SU1138949A1 - Differential digital-to-analog converter - Google Patents
Differential digital-to-analog converter Download PDFInfo
- Publication number
- SU1138949A1 SU1138949A1 SU833653610A SU3653610A SU1138949A1 SU 1138949 A1 SU1138949 A1 SU 1138949A1 SU 833653610 A SU833653610 A SU 833653610A SU 3653610 A SU3653610 A SU 3653610A SU 1138949 A1 SU1138949 A1 SU 1138949A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- current
- inputs
- control
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
ДИФФЕРЕНЦИАЛЬНЫЙ ЦИФРОАНАЛО . ГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий входной регистр, первые п информационных входов которого подключены к соответствующим входным шинам преобразуемого кода, п первых и п вторых выходов - к соответствующим управл ющим входам п трехпозиционных ключевых элементов, входы которых подключены к соответствующим выходам блока источников эталонных токов, первые выходы - к входу первого преобразовател тока в напр жение, вторые выхо-. ды - к входу второго преобразовател тока в напр жение, третьи выходы - к общей шине, выход первого преобразовател тока в напр жение подключен к щине пр мого выхода, выход второго преобразовател тока в напр жение подключен к шине инверсного выхода, отличающийс тем, что, с целью расширени функциональных возможностей , в него введены п входньрс инверторов, блок управлени , элемент И, генератор синхросигналов, элемент И-НЕ, источник эталонного напр жени установки нулевой зоны, инвертор, первый и второй компараторы , первые входы которых подключены к выходу первого преобразовател тока в напр жение, вторые входы - к выходу второго преобразовател тока в напр жение , третьи входы - к выходу источника эталонного напр жени установки нулевой зоны, выход первого компаратора подключен к входу инвертора , выход которого подключен к пер (Л вому входу элемента И-НЕ, второй вход которого подключен к выходу второго компаратора, а выход - к шине контрольного выхода и к первому входу блока управлени , второй вход которого подключен к шине управлени , первый выход - к первому управл ющему входу входного регистра, второй выход - к первому входу элемента И, 00 второй вход которого подключен к 00 :о ( выходу генератора синхросигналов, а выход - к второму управл ющему входу входного регистра, п вторых информасо ционных входов которого подключены к выходам соответствующих входных инверторов, входы которых подключены к соответствующим входным шинам преобразуемого кода.DIFFERENTIAL DIGITAL. A GENERAL CONVERTER containing an input register, the first n information inputs of which are connected to the corresponding input buses of the code being converted, the first and second outputs to the corresponding control inputs n of three-position key elements, the inputs of which are connected to the corresponding outputs of the reference current source block, the first outputs - to the input of the first current-voltage converter, the second output -. dyes are connected to the input of the second current-voltage converter, the third outputs are connected to the common bus, the output of the first current-voltage converter is connected to the direct output bus, the output of the second current-voltage converter is connected to the inverse output bus, characterized in that in order to expand its functionality, n input inverters, a control unit, an AND element, a clock signal generator, an AND-NOT element, a zero-zone reference voltage source, an inverter, the first and second comparators, and the first cat inputs were introduced into it connected to the output of the first current-to-voltage converter, second inputs to the output of the second current-voltage converter, third inputs to the output of the zero-zone reference voltage source, the output of the first comparator connected to the input of the inverter, The left input of the NAND element, the second input of which is connected to the output of the second comparator, and the output to the control output bus and to the first input of the control unit, the second input of which is connected to the control bus, the first output to the first input input register, the second output to the first input of the element I, 00 whose second input is connected to 00: o (the output of the clock signal generator, and the output to the second control input input of the register, and the second information inputs of input inverters whose inputs are connected to the corresponding input buses of the code being converted.
Description
.Изобретение относитс к цифровой измерительной и вычислительной технике и может быть использовано в пре образоватёл х код - аналог и аналогкод в качестве основного или вспомогательного узла.The invention relates to digital measuring and computing technology and can be used in code converters — analogue and analogue code as the main or auxiliary node.
Известен цифроаналоговый преобразователь , содержащий резнетивную матрицу , транзисторные ключи и выходное устройство, обеспечивающее получение симметричного двухпол рного выхода с целью управлени балансной нагрузкгойA digital-to-analog converter is known, which contains a resustive matrix, transistor switches, and an output device that provides a symmetrical two-pole output in order to control a balanced load.
D. D.
Такой преобразователь имеет сложный метрологический контроль, проводимый на специальных стендах с длительным прерыванием процесса преобразовани .Such a converter has a complex metrological control carried out on special stands with a long interruption of the conversion process.
Наиболее близким к изобретению по технической сущности вл етс дифференциальный цифроаналоговый преобразователь, содержащий входной регистр, первые п информационных которого подключены к соответствующим входным шинам преоб-разуе мого кода, п первых и п вторых выходов - к соответствующим управл$пощим входам и п трехпозиционных ключевых элементов, входы которых подключены соответствующим выходам блока источНИКОВ эталонных токов, первые выходы - к входу первого преобразовател тока в напр жение, вторые выходы - к входу второго преобразовател тока в напр жение, третьи .выходы - к общей шине, выход первого преобразовател тока в напр жение подключен в шине пр мого выхода, выход второго преобразовател тока в напр жение подключен к щине инверсного выхода 2 .The closest to the invention according to the technical nature is a differential digital-to-analog converter containing an input register, the first n information of which is connected to the corresponding input buses of the converted code, the first and second outputs to the corresponding control inputs and three-position key elements , the inputs of which are connected to the corresponding outputs of the block of sources of reference currents, the first outputs to the input of the first current-voltage converter, the second outputs to the input of the second azovatel current voltage, the third Yield - a common bus, the output of the first transducer current to voltage is connected direct to the output bus, the second transducer current to voltage output is connected to the inverted output schine 2.
Проведение метрологического контрл выходной характеристики линейност известного преобразовател требует специального эталонного оборудовани и может вьтолн тьс только в полуавтоматическом режиме. Вследствие этого сужаютс функциональные возможности преобразовател .Conducting a metrological control of the linear output characteristic of a known converter requires special reference equipment and can only be performed in semi-automatic mode. As a result, the functionality of the converter is reduced.
Цель изобретени - расширение функциональных возможностей.The purpose of the invention is to expand the functionality.
Поставленна цель достигаетс тем что в дифференциальный цифроаналоговый преобразователь, содержащий входной регистр, первые п информационных входов которого подключены к соответствующим входным шинам преобразуемого кода, п первых и п вторыThe goal is achieved by the fact that the differential digital-to-analog converter containing the input register, the first n information inputs of which are connected to the corresponding input buses of the code being converted, n first and n second
Выходов - к соответствующим управл ющим входам н п трехпозиционных ключевьпс элементов, входы которых подключены к соответствующим выходам блока источников эталонных токов, первые выходы - к входу первого преобразовател тока в напр жение, вторые выходы - к входу второго преобразовател тока в напр жение, третьи выходы - к общей шине, выход первого преобразовател тока в напр жение подключен к шине пр мого выхода, выход второго преобразовател тока в напр жение подключен к шине инверсного выхода, введены п входнцх инверторов, блок управлени , элемент И, генератор синхросигналов, элемент И-НЕ, инвертор, источник эталонного напр жени установки нулевой зоны, первый и второй компараторы , первые входы ко.торьгх подключены выходу первого преобразовател тока -в напр жение, вторые входы - к выход второго преобразовател тока в напр жение , третьи входы - к выходу источника эталонного напр жени установки нулевой зоны, выход первого компаратора подключен к входу инвертора , выход которого подключен к первому входу элемента И-НЕ, второй вход которого подключен к выходу второго компаратора, а выход - к шин контрольного выхода и к первому входу блока управлени , второй вход которого подключен к шине управлени , первый выход - к первому управл ющем входу входного регистра, второй выход - к первому входу элемента И, второй вход которого подключен к выходу генератора синхросигналов, а выход - к второму управл ющему входу входного регистра, п вторых информационных входов которого подключены к выходам соответствующих входных инверторов, входы которых подключены к соответствующим входным шинам преобразуемого кода. IThe outputs are connected to the corresponding control inputs of n three-position switches of elements whose inputs are connected to the corresponding outputs of the reference current source block, the first outputs are connected to the input of the first current-voltage converter, the second outputs are connected to the second current-voltage converter, and the third outputs - to the common bus, the output of the first current-to-voltage converter is connected to the direct output bus, the output of the second current-to-voltage converter is connected to the inverse output bus, n input inverters are entered, the control unit effects, the element And, the clock signal generator, the element AND-NOT, the inverter, the source of the reference voltage of the zero zone setting, the first and second comparators, the first inputs of the co.tork are connected to the output of the first current converter - to the voltage, the second inputs - to the output of the second converter the current to the voltage, the third inputs to the output of the reference voltage source of the zero zone setting, the output of the first comparator is connected to the input of the inverter, the output of which is connected to the first input of the NAND element, the second input of which is connected to the output of the second the comparator and the output to the control output buses and to the first input of the control unit, the second input of which is connected to the control bus, the first output to the first control input of the input register, the second output to the first input of the And element, the second input of which is connected to the sync signal generator output and the output to the second control input of the input register, n of the second information inputs of which are connected to the outputs of the corresponding input inverters whose inputs are connected to the corresponding input buses of the code being converted . I
На чертеже представлена функциональна схема предлагаемого преобразовател .The drawing shows the functional diagram of the proposed Converter.
Она содержит входные шины 1 преобразуемого кода, на которые поступает преобразуемый код, входные инверторы 2, инвертирующие входной код, входной регистр 3, шину 4 управлени блок 5 управлени , элемент И 6, генератор 7 синхросигналов, трехпозиционные ключевые элементы 8, блок 9 источников эталонных токов по числу разр дов кода, первый и второй преобразователи 10 и 11 тока в напр же- , ние, источник 12 эталонного напр жени установки нулевой зоны, первый компаратор 13, второй компаратор 14, инвертор 15, элемент И-НЕ 16, шину 17 пр мого выхода, шину 18 контрольного выхода, шину19 инверсного выхода. Входные шины 1 преобразуемого кода соединены с первыми п информационными входами входного регистра 3 и входами п входных инверторов 2, выходы которых подключены к вторым п информационным входам входного регйстра 3, п первых и п вторых выходов которого подключены к соответствующим управл ющим входам п трехпозиционных ключевых элементов 8, входы которых подключены к соответствующим выходам блока 9 источников эталонных токов, первые выходы - к входу первого преобразовател 10 тока в напр жение, вторые выходы - к входу второго преобразовател 11 тока в напр жение, третьи выходы - к общей шине, рыход первого преобразовател 10 тока в напр жение подключен к шине 17 пр мого выхода и первым входам компараторов 13 и 14, выход второго преобразовател 11 тока в напр жение подключен к шине 19 инверсного выхода и вторым входам компараторов 13 и 14, третьи входы которых подключены к выходу источника 12. зта лонного напр жени установки нулевой зоны. Выход первого компаратора 13 подключен к входу инвертора 15, выхо которого подключен к первому входу элемента И-НЕ, второй вход которого подключен к выходу второго компарато ра 14, выход - к шине 18 контрольного выхода и к первому входу блока 5 управлени , второй вход которого под ключен к шине 4 управлени , первый выход - к первому управл ющему входу входного регистра 3, вторбй выход к первому входу элемента И 6, второй вход которого подключен к выходу генератора 7 синхросигналов, выход к второму управл ющему входу входног регистра 3. Цифроаналоговый преобразователь работает в двух ре ммах: режиме преобразовани п-разр дного кода в пара фазное аналоговое напр жение и в ре жиме контрол линейности выходной характеристики, причем работа устройства начинаетс с метрологического контрол . Работа преобразовател в режиме етрологического контрол произвоитс посредством подачи по шине 4 управлени сигнала, переключающего блок 5 управлени в режим автоматического контрол параметров. При этом первый такт контрол метрологических характеристик любого Е-го разр да содержит команду блока 5 управлени , посредством которой регистр 3 входного кода переключаетс в режим последовательного сдвига. После переключени режима на следующем такте блок 5 управлени разрешает подачу через элемент И от генератора 7 синхросигналов на второй управл ющий вход регистра 3 синхросигналов, посредством которых в регистр 3 эаписьгоаетс последовательный р д разр дных коэффищ1ентов . На третьем и последующих тактах режима контрол блок 5 управлени посредством первого и второго входов регистра 3 присваивает младшим разр дам регистра такие разр дные коэффициенты , что с помощью трехпозиционных ключевых элементов 8 от блока 9 источников эталонных токов на вход первого преобразовател 10 тока в напр жение подключен разр дс весом о,где oip - основание системы счислени ; aj +1 Р 0,1,2,... параметр кода, при - классический двоичный код; Р J 1 - коды Фибоначчи и золотой пропорции ; - унитарный код, а на вход второго преобразовател 11 тока в напр жение подключаетс сумма младших разр дов с весами , е-« e-p-i л «d . Р p r oipHJ если р О если р 1. Выходные сигналы устройства при этом подчин ютс соотношени м v4-Rn,. г СИ 9-0- i 1 ,. .; ..V pteoT , еск |лы51 /4 :М,It contains the input bus 1 convertible code, which receives the converted code, input inverters 2, inverting the input code, input register 3, bus 4 control unit 5 controls, element AND 6, generator 7 clock signals, three-position key elements 8, unit 9 sources reference currents according to the number of bits of the code, the first and second converters 10 and 11 of the current into voltage, source 12, the reference voltage of the zero zone setting, the first comparator 13, the second comparator 14, inverter 15, AND-HE element 16, bus 17 direct output bus 18 contra the output of the bus 19 inverse output. Input buses 1 of the code to be converted are connected to the first n information inputs of the input register 3 and inputs n of the input inverters 2, the outputs of which are connected to the second n information inputs of the input register 3, the first and second n outputs of which are connected to the corresponding control inputs of the three-position key elements 8, the inputs of which are connected to the corresponding outputs of the block 9 of the sources of reference currents, the first outputs to the input of the first converter 10 of the current into voltage, the second outputs to the input of the second converter l 11 current to voltage, third outputs to common bus, output of first current to voltage converter 10 is connected to bus 17 of the direct output and first inputs of comparators 13 and 14, output of second current to voltage converter 11 is connected to inverse bus 19 the output and the second inputs of the comparators 13 and 14, the third inputs of which are connected to the output of the source 12. This is the neutral voltage of the zero zone setting. The output of the first comparator 13 is connected to the input of the inverter 15, the output of which is connected to the first input of the NAND element, the second input of which is connected to the output of the second comparator 14, the output to the control output bus 18 and to the first input of the control unit 5, the second input of which connected to the control bus 4, the first output to the first control input of the input register 3, the second output to the first input of the AND 6 element, the second input of which is connected to the output of the sync signal generator 7, the output to the second control input of the input register 3. Digital Channel first converter operates in two mmah D: conversion mode n-bit code in the vapor phase analog voltage and re bench control linearity of the output characteristic, the operation of the apparatus begins with metrological control. Operation of the converter in the mode of environmental monitoring is carried out by applying a signal through bus 4 of the control, which switches the control unit 5 to the mode of automatic control of the parameters. At the same time, the first clock of control of the metrological characteristics of any E-th bit contains the command of control unit 5, by means of which register 3 of the input code switches to the sequential shift mode. After switching the mode on the next clock, the control unit 5 permits the flow through the AND element from the oscillator 7 to the second control input of the register 3 of the clock signals, by means of which a successive series of bit coefficients is written to register 3. On the third and subsequent checks of the control mode, control block 5 assigns such bit coefficients to lower register bits by means of the first and second inputs of the register, that with the help of three-position key elements 8 from block 9 sources of reference currents to the input of the first current-voltage converter 10 The bit weight is about, where oip is the base of the number system; aj +1 P 0,1,2, ... code parameter, with - classic binary code; Р J 1 - Fibonacci codes and golden ratio; - a unitary code, and the sum of the lower-order bits with weights, e- > e-p-i l & d, is connected to the input of the second converter 11 of the current to the voltage. P p r oipHJ if p O if p 1. The output signals of the device in this case are subject to the ratios v4-Rn ,. g SI 9-0- i 1,. ; ..V pteoT, еск | ly51 / 4: M,
где Rjj, Rj - коэффициенты преобразовани тока в напр жеР .ние; Лчбр - величина, пропорциоиальна разности токов поступающих на входы преобразователей 1 О и 11.where Rjj, Rj are the current-to-current conversion ratios; Lhbr is a quantity proportional to the difference of the currents entering the inputs of the 1 O and 11 converters.
Разр дные коэффициенты а- регистра могут принимать значение а|(-1; 0;1), что позвол ет интерпретировать используемые представлени кода в регистре 3 как симметричные варианты двоичного кода, кодов Фибоначчи и золотой пропорции.The a-register bit coefficients can take the value a | (-1; 0; 1), which makes it possible to interpret the code representations used in register 3 as symmetrical variants of the binary code, Fibonacci codes, and the golden ratio.
Если при контроле f-ro разрада сигнал , то это свидетельствует о неисправности /катастрофическом отказе) либо расстройке -го разр да . Метрологический контроль при этом прекращаетс , и устройство признаетс непригодным к эксплуатации . Если же , то блок 5 уйравлени производит контроль следующего (1+1)-го разр да. Последовательность операций, выполн емых при контроле (+1)-го и более старших разр дов, така же как и при контроле f-ro разр да. Метрологический контроль устройства производитс от младших разр дов к старшим, начина с разр да с номером . Причем предполагаетс , что при точными вл ютс разр д с номером и дополнительный разр д.с таким же весом (), а при р точными вл ютс разр ды с номерами от до .If the f-ro signal is monitored, this indicates a malfunction / catastrophic failure) or detuning of the -th bit. Metrological control is then terminated, and the device is declared unserviceable. If, then block 5, the control makes the control of the next (1 + 1) -th bit. The sequence of operations performed in the control of (+1) -th and higher bits is the same as in the control of the f-ro discharge. Metrological control of the device is performed from the least significant bits to the older ones, starting with the digit with the number. Moreover, it is assumed that with exact numbers the discharge with a number and an additional discharge with the same weight () are, and with p, bits with numbers from to are exact.
По окончании выполнени метрологического контрол блок 5 управлени переключает устройство в режим непосредственного преобразовани входных кодов в аналоговые величины. При этом регистр 3 переключаетс в режим параллельной записи и входной код, подлежащий преобразованию по входным шинам 1, поступает на первый и через входные инверторы 2 на второй информационные входы регистра 3 входного кода. Выход регистра управл ет подключением источников эталонных токов к выходам устройства таким образом, что токи, соответству нщие значащим разр дам кода, подключаютс к шине 17 пр мого выхода, а токи, соответствующие нулевым разр дным коэффициентам, - к шине инверсного выхода. В этом случае на выходах 17 и 19 устройства формируютс парафазные аналоговые величины, которые могут быть использованы дл управлени балансной нагрузкой.Upon completion of the metrological control, the control unit 5 switches the device to the direct conversion mode of the input codes to analog values. In this case, the register 3 switches to the parallel recording mode and the input code to be converted via the input buses 1 is fed to the first and through the input inverters 2 to the second information inputs of the input code register 3. The register output controls the connection of reference current sources to the device outputs in such a way that the currents corresponding to significant code bits are connected to the direct output bus 17, and the currents corresponding to zero bit coefficients to the inverse output bus. In this case, at the outputs 17 and 19 of the device, paraphase analog values are generated, which can be used to control the balanced load.
Технико-экономический эффект заключаетс и расширении функциональных возможностей преобразовател за счет обеспечени режима самоконтрол , что позвол ет обнаруживать в процессе преобразовани как катастрофические , так и метрологические отказы.The technical and economic effect is also an extension of the functionality of the converter by providing a self-monitoring mode, which makes it possible to detect both catastrophic and metrological failures in the conversion process.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833653610A SU1138949A1 (en) | 1983-10-24 | 1983-10-24 | Differential digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833653610A SU1138949A1 (en) | 1983-10-24 | 1983-10-24 | Differential digital-to-analog converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1138949A1 true SU1138949A1 (en) | 1985-02-07 |
Family
ID=21085899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833653610A SU1138949A1 (en) | 1983-10-24 | 1983-10-24 | Differential digital-to-analog converter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1138949A1 (en) |
-
1983
- 1983-10-24 SU SU833653610A patent/SU1138949A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Патент US № 4092639, кл. 340/347, 30.05.78. 2. Лаврентьев В. Н. и Кпочан П. С. Аналого-цифровые преобразователи двустороннего уравновешивани . Киев, 1982, с. 15, рис. 4 (прототип). . * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2214738A (en) | Analog to digital converter | |
| US3493958A (en) | Bipolar analog to digital converter | |
| US5373292A (en) | Integration type D-A/A-D Conversion apparatus capable of shortening conversion processing time | |
| SU1138949A1 (en) | Differential digital-to-analog converter | |
| US4185275A (en) | Capacitive analog to digital converter | |
| SU1150767A2 (en) | Analog-to-digital converter with self-check | |
| JPS5928294B2 (en) | AD converter | |
| SU964981A1 (en) | Method and apparatus for analogue-digital conversion | |
| SU1398100A1 (en) | Self-check d-a converter | |
| SU1580555A1 (en) | Digit-analog servo converter | |
| SU1179533A1 (en) | Analog-to-digital converter | |
| SU1309086A1 (en) | Analog storage | |
| RU1802413C (en) | Follow-up analog-to-digital converter | |
| GB2145889A (en) | Analog-to-digital conversion | |
| SU1728857A2 (en) | Multichannel measuring device | |
| SU1481861A1 (en) | Analog memory | |
| SU1381699A1 (en) | Device for calibrating testing of digital-to-analog converters | |
| SU1046926A1 (en) | Analogue-digital converter | |
| SU1223368A1 (en) | Analog-to-digital converter | |
| GB2143389A (en) | High speed A-D converter | |
| SU1462232A1 (en) | Regulator | |
| SU1188669A2 (en) | Digital phasemeter | |
| SU1018234A1 (en) | Analog/digital converter | |
| SU1172013A1 (en) | Servo analog-to-digital converter | |
| SU780188A1 (en) | Multichannel analogue-digital converter |