SU1111156A1 - Устройство дл вычислени модул вектора - Google Patents

Устройство дл вычислени модул вектора Download PDF

Info

Publication number
SU1111156A1
SU1111156A1 SU833574784A SU3574784A SU1111156A1 SU 1111156 A1 SU1111156 A1 SU 1111156A1 SU 833574784 A SU833574784 A SU 833574784A SU 3574784 A SU3574784 A SU 3574784A SU 1111156 A1 SU1111156 A1 SU 1111156A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
adder
counter
subtractor
term
Prior art date
Application number
SU833574784A
Other languages
English (en)
Inventor
Юрий Иванович Тормышев
Олег Спиридонович Катернога
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU833574784A priority Critical patent/SU1111156A1/ru
Application granted granted Critical
Publication of SU1111156A1 publication Critical patent/SU1111156A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ВБЕЧИСЛЕНИЯ МОДУЛЯ ВЕКТОРА, содержащее три счетчика , отличающеес  тем, что, с целью повышени  точности и упрощени  устройства, оно содержит элемент ИЛИ, три элемента задержки, :сумматор-вычитатель, вход младшего разр да которого соединен с выходом элемента ИЛИ, первый вход которого соединен со счетным входом первого счетчика, входом первой координаты устройства и через первый элемент задержки с входом разрешени  прин ти  слагаемого сумматора-вычитател , входы первого слагаемого ёумматоравычитаУел  соединены соответственно с разр дными выходами первого счетчика j вход разрешени  прин ти  второго слагаемого сумматора-вычитател  через второй элемент задержки соединен с вторым входом элемента ИЛИ, входом второй координаты устройства и счетным входом второго счетчика, разр дные выходы второго счетчика соединены соответственно с входами второго слагаемого сумматора-вычитател , i входы вычитаемого которого соединены соответственно со сдвигом на один, (Л разр д в сторону старших разр дов с разр дными выходами третьего счетчика , счетный вход которого соединен с выходом знакового разр да сумматоравычитател  и через третий элемент задержки с входом разрешени  прин ти  вычитаемого сумматора-вычитател .

Description

ел
а
Изобретение относитс  к области автоматики и вычислительной техник, и может быть использовано в специализированных вычислительных устройст- вах, например, дл  измерени  длины отрезков пр мой при полуавтоматичес ком вводе и кодировании графической информации с помощью вводных графических терминалов планшетного типа и измерени  линейного перемещени  исполнительного органа в системах с числовым программным управлением. ,
Известно устройство дл  вычислени  квадратного корн  из суммы квадратов двух чисел, содержащее регистры is первого и второго операндов, распределитель импульсов, сумматор, п ть групп элементов И, две группы элементов ИЛИ, регистр суммы, регистр разности, два элемента НЕ til. Недостатками данного устройства  вл ютс  его сложность и недостаточна  точность, завис ща  от величин чисел поступающих на его вход. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее два делител  частоты, четыре счетчика, два блока утроени  числа импульсов, схему сравнени , .блок управлени , четыре элемента И, элемент НЕ, причем выходы утроени  числа импульсов соединены с входами соответствующих счетчиков, входы первого и второго чисел соединены с входами схемы сравнени , выход « которой соединен с входом блока уп- , равлени , выходы блока управлени  соединены с входами делителей часто- , ты и соответствующих элементов И f . Недостатками этого устройства  вл ютс  невысока  точность и сложность. Поставленна  цель достигаетс  тем, что устройство дл  вычислени  модул „вектора, содержащее три счетчика , дополнительно содержит элемент ИЛИ, три элемента задержки, сумматорвычитатель , вход младшего разр да которого соединен с выходом элемента ИЛИ, первый вход которого соединен со счетным входом первого счетчика, входом первой координаты устройства и через первый элемент задержки с входом разрешени  прин ти  первого слагаемого в сумматор-вычитатель, входы первого слагаемого сумматора-вычитател  соединены соответственно с разр дными выходами первого счетчика, вход разрешени  прин ти  второго слагаемого в сумматор-вычитатель
через второй элемент задержки соединен с вторым входом элемента ИЛИ, входом второй координаты устройстваи .счетным входом второго счетчика, разр дные ззыходы второго счетчика соединены соответственно с входами второго слагаемого сумматора-вычитател ,. входы вычитаемого которого соединены соответственно со сдвигом на один разр д в сторону старших разр дов с разр дными выходами третьего .счетчика, счетньй вход которого соединен с выходом знакового разр да сумматора-вычитател  и через третий . пр та ус 20 ве ве . ме и ве ус но . гд не л  со ной элемент задержки с входом разрешени  н ти  вычитаемого сумматора-вычиел  . На чертеже представлена блок-схема ройства дл  вычислени  модул  тора. Устройство дл  вычислени  модул  тора содержит счетчики 1-3, элет 4 ИЛИ, элементы 5-7 задержки y iмaтop-вычитaтeль 8. Дл  Определени  величины модул  тора Сг j Vx2 + у2 предлагаемое ройство реализует вычисление оце- . ной функции - F,1c-лVi йxU1X.y,z(.и) -гл2;,., (i) Ах, ,it , Л2(, - текущие единичные приращени  переменных и модул  вектора; и 2 - текущие значени  условных переменных И мрдул  вектора, которые определ ютс  следующими соотношени ми 5 1-Хг1 2:лХ1Ч V .t Здесь Xj; и y. - текущие значени  ависимых переменных. Текущие значени  приращений модувектора определ ютс  следующим тношением 1 при fiil,0j , (3) LO при . Следовательно, значение абсолютпогрешности вычисл емого модул 
вектора Г2;з не превышает полов.ины шаra единичного приращени , т.е., 0,5, и не зависит от длины вектора.
Вычисление оценочной функции .);, описываемой вьфажени ми (1) и (3), осуществл етс  в процессе вычислений в сумматоре 8.
; Счетчики 1 и 2 служат соответственно дл  формировани  х У 2) путем последовательного суммировани  единичных решений . Х| и ду ; счетчик 3 - дл  образовани  текущего значени  модул  вектора tzj. | элемент 4 ИЛИ - дл  сборки единичных приращений АХ и ду ; элементы 3-7 задержки - дл  задержки входных сигналов на врем , достаточное дл  выполнени  ари етических операций суммировани  в счетчиках ,1-3. Сумматорвычитатель 8 служит дл  суммировани  содержимого At сумматора и приращени  АХ, или А УЧ , т.е. А + 1 В. , содержимого B. сумматора и удвоенного значени  содержимого x-j счетчика 1 или содержимого счет ика 2, т.е. В, + 2 х или В, + 2 у| дл  вычитани  удвоенного значени  содержимого Sf( счетчика 3 из содержимого сумматора, т.е.
С -м-2г, и дл  выполнени  функции схемы сравнени  (.3).
Устройство работает следующим образом.
В исходном состо нии счетчик 3 обнулен , в счетчики 1 и 2 записано нисло, равное минус единице,т.е. во всех разр дах записаны единицы, а в сумматор-вычитатель 8 занесен код, соответств1ующий отрицательному числу 0,5.
На входные; шины ах и ду устройства подаютс  последовательности единичных сигналов х и у; , каждый из которкт поступает через элемент 4 ИЛИ на входсумматора-вычитатель 8, где к его содержимому А прибавл етс  единица, т.е. A-t- + 1 В, на входы сзгммирующих счетчиков 1 или 2, соответственно накапливающих и у , и на входы элементов задержки 5 или 6 соответственно . Сигналы, поступающие через элементы задержки на управл ющие входы сумматора, вызывают соответственно суммирование содержимого В, сумматора с удвоенным значением содержимого 2.х( счетчика 1 или содержимого 2 у1 счетчика 2, т.е. В + 2 х С.-. или Вц. + 2 у; С.,., . Если результат сложени  получаетс  положительным.
то импульс переноса,,возникающий в знаковом разр де сумматора,поступает на вход суммирующего счетчика 3 и через элемент 7 задержки на управл ющий вход сумматора-вычитател  8, где происходит вычитание удвоенного значени  содержимого 2 счетчика 3 из содержимого С сумматора, т.е. . -22. Результат вычитани  получаетс  отрицательным, так как между переменными соблюдаетс  соотношение (xj, - 0,5.
Таким образом, в счетчике 3 образуетс  сумма.2fc, -текущее значение которой с точностью до половины шага единичного приращени  соответствует корню квадратному из суммы квадратов Х| и у/, поступивших на входы счетчиков 1 и 2. Модуль вектора, опре0 деленный в процессе вычислени , переписываетс  из счетчика 3 на входную шину t-zl.
Рассмотрим работу устройства на примере. В качестве исходных данных вз ты численные значени  переменных X, у, которые получены при формировании пр молинейной траектории.
В известном устройстве, которое реализует упрощенный алгоритм вычислени  корн  квадратного i из суммь квадратов двух чисел х.и у,
- ах{Ы1,(х1.) «)
значение погрешности увеличиваетс  с увеличением значени  величины 2.
Предположим, что в двух примерах значени  величин х и у соответственно равны х 110, у| 30 и х
0 1100, у, 300. Подставив значени  . этих величин в выражение (4), определим г, 110 и 2 1100, соответственно дл  которых вычислены истин ные значени  :.2i 114 и Нг
5 1140. Следовательно, абсолютна  погрешность вычислени  соотве,тственно составл ет , 4 и 40, т.е. значение Погрешности увеличиваетс  с увеличением значени  2. .
П Максимальное значение погрешности вычислени  величины в известном устройстве не превышает 0,0607 .. В предлагаемом устройстве погрешность уменьшена в у О,,0607 2/0,5 0,12 , раз (где у- коэффициент выигрыша в точности).
Предлагаемое устройство отличаетс  простотой,достаточно высокой точ- ность(о вычислени , может найти широ511111566
кое применение в системах, требующих на, что позволит получить высокий измерени  в реальном времени линейно- технико-экономический эффект по сра го перемещени  исполнительного орга- неншо с базовым устройством.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЯ ВЕКТОРА, содержащее три счетчика, отличающееся тем, что, с целью повышения точности и упрощения устройства, оно содержит элемент ИЛИ, три элемента задержки, сумматор-вычитатель, вход младшего разряда которого соединен с выходом элемента ИЛИ, первый вход которого соединен со счетным входом первого счетчика, входом первой координаты устройства и через первый элемент задержки с входом разрешения принятия слагаемого сумматора-вычитателя, входы первого слагаемого Сумматоравычитателя соединены соответственно с разрядными выходами первого счетчика j вход разрешения принятия второго слагаемого сумматора-вычитателя через второй элемент задержки соединен с вторым входом элемента ИЛИ, входом второй координаты устройства и счетным входом второго счетчика, разрядные выходы второго счетчика соединены соответственно с входами второго слагаемого сумматора-вычитателя, входы вычитаемого которого соединены соответственно со сдвигом на один, разряд в сторону старших разрядов с разрядными выходами третьего счетчика, счетный вход которого соединен с выходом знакового разряда сумматоравычитателя и через третий элемент задержки с входом разрешения принятия вычитаемого сумматора-вычитателя.
    SU „,.1111156
SU833574784A 1983-04-08 1983-04-08 Устройство дл вычислени модул вектора SU1111156A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833574784A SU1111156A1 (ru) 1983-04-08 1983-04-08 Устройство дл вычислени модул вектора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833574784A SU1111156A1 (ru) 1983-04-08 1983-04-08 Устройство дл вычислени модул вектора

Publications (1)

Publication Number Publication Date
SU1111156A1 true SU1111156A1 (ru) 1984-08-30

Family

ID=21057511

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833574784A SU1111156A1 (ru) 1983-04-08 1983-04-08 Устройство дл вычислени модул вектора

Country Status (1)

Country Link
SU (1) SU1111156A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 1027719, кл. G 06 F 7/552, 1982. 2. Авторское свидетельство СССР № 645154, кл. С 06 F 7/552, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
US3763358A (en) Interweaved matrix updating coordinate converter
SU1111156A1 (ru) Устройство дл вычислени модул вектора
SU1201836A1 (ru) Устройство дл вычислени модул вектора
SU528695A1 (ru) Устройство умножени частоты следовани импульсов
SU1051556A1 (ru) Устройство дл сокращени избыточности информации
SU1076911A1 (ru) Устройство дл вычислени функции @ ( @ - @ )/( @ + @ )
SU1259253A1 (ru) Вычислительное устройство
SU1008749A1 (ru) Вычислительное устройство
SU1013953A1 (ru) Устройство дл вычислени показательной функции
SU651317A1 (ru) Цифровой интерпол тор
SU477420A1 (ru) Процессор дл оперативного коррел ционно-спектрального анализа
SU922760A2 (ru) Цифровой функциональный преобразователь
SU1383302A1 (ru) Линейный интерпол тор
SU938287A1 (ru) Вычислительное устройство дл решени уравнений
SU674032A1 (ru) Устройство дл вычислени элементарных функций
SU942037A1 (ru) Веро тностный коррелометр
SU1686437A1 (ru) Конвейерное устройство дл вычислени сумм произведений
SU434406A1 (ru) Вычислительное устройство
SU1201837A1 (ru) Устройство дл вычислени модул многомерного вектора
SU935954A1 (ru) Вычислительное устройство дл решени дифференциальных уравнений
SU1015377A1 (ru) Устройство дл вычислени корн
SU1335988A1 (ru) Устройство дл вычислени элементарных функций
SU1262487A1 (ru) Устройство дл извлечени корн четвертой степени
SU593211A1 (ru) Цифровое вычислительное устройство
SU915075A1 (ru) Вычислительное устройствоi