1 Изобретение относитс к вычислительной технике и может быть исполь зовано в ассоциативных запоминающих устройствах и схемах выбора приоритета . Известно устройство дл „вьщелени единиц из заданного п-разр дного двоичного кода, содержащее два последовательно соединенных регистра блок вьщелени единиц, блок исключени единиц, преобразователь номера вьщеленной единицы в двоичный код и дешифратор двоичного кода tn. Наиболее близким по технической сущности к изобретению вл етс устройство, содержащее два регистра группу из п элементов И, группу из h элементов ЗАПРЕТ, вторую группу из (п-2) элементов И и треть группу из п элементов И 2 . Недостатком устройства вл етс наличие значительного числа элементов . Цель изобретени - упрощение уст ройства. Поставленна цель достигаетс тем, что устройство дл последовательного вьщелени единиц из и-раз р дного двоичного кода, содержащее Jb-разр дный регистр, группу из элементов И, первые входы которых соединены с тактовым входом устройства , а выходы - с первыми входами соответствующих разр дов регистра, дополнительно содержит вторую группу из (п-1) элементов И, группу из (л-2) элементов НЕ и группу из (п-1) элементов ИЛИ, причем пр мой выход каждого i -го разр да регистра (где i 1, t -1) соединен с соответствующим входом каждого )-го элемента ИЛИ группы (где i 1 i ) , а пр мой выход п -го разр да регистра соединен с вторым входом м-го элемента И первой группы и с соответствующими входами всех элементов ИЛИ группы, выходы которых подключены к первым входам соответствующий элементов И второй группы, выходы которых соединены с соответствующими информационными вьпсодами устройства и с вторыми входами соответствукхЦих элементов первой группы, при этом второй вход каждого элемента И второй группы, кроме (h-l)-ro, через соот 4Z ветствующий элемент НЕ группы соеди-: иен с первым входом последующего элемента И второй группы, при э ом второй вход (h-l)-ro элемента И второй группы соединен с инверсным выходом п-го разр да регистра, а вторые входы всех разр дов регистра вл ютс кодовыми информационными входами устройства. На чертеже показана схема устройства дл последовательного вьщелени единиц из восьмиразр дного двоичного кода. Устройство содержит группу из восьми элементов И 1, группу из семи элементов И 2, группу из семи элементов ИЛИ 3, группу из шести элементов НЕ 4 5 восьмиразр дный регистр 5, группу кодовых входов 6, группу информационных выходов 7 и тактовьй вход 8.. . Устройство работает следующим образом. Предположим, что на кодовые входы 6 устройства подана комбинаци с единицей в п том и седьмом разр дах.На выходах всех элементов ИЛИ 3 будет 1, так как единичный выход с седьмого разр да регистра 5 соединен с входами всех элементов ШШ 3 группы. Из группы элементов И 2 1 сработает только на седьмой элемент, на выходе которого вьщелитс перва единица из входной кодовой комбинации , котора поступит на соответствующий информационный выход 7. При подаче на вход 8 тактового импульса триггер седьмого разр да регистра 5 устанавливаетс в нулевое состо ние и на выходах щестого и седьмого элементов ИЛИ 3 группы будет действовать О. В результате на выходе седьмого элемента И 2 группы устанавливаетс О,а на выходе п того 1, т.е. вьщел етс втора единица из входной кодовой комбинации . При подаче следующего тактового импульса триггер п того разр да регистра 5 устанавливаетс в нулевое состо ние и устройство готово к приему следующей кодовой комбинадаи без дополнительной установки. Таким образом, предлагаемое устройство имеет более простую структуру и содержит на (р-2) элемента меньше по сравнению с прототипом.1 The invention relates to computing and can be used in associative memory devices and priority selection circuits. A device is known for extracting units from a given n-bit binary code, containing two serially connected registers of a unit allocation unit, an exclusion unit, a number converter from a fixed unit to a binary code, and a binary code decoder tn. The closest to the technical essence of the invention is a device containing two registers a group of n elements And, a group of h elements BANGE, a second group of (n-2) elements I and a third group of n elements I 2. The disadvantage of the device is the presence of a significant number of elements. The purpose of the invention is to simplify the device. This goal is achieved by the fact that a device for sequential selection of units of an u-random binary code, containing a jb-bit register, a group of AND elements, the first inputs of which are connected to the clock input of the device, and the outputs with the first inputs of the corresponding bits register, additionally contains the second group of (n-1) AND elements, a group of (l-2) NOT elements and a group of (n-1) OR elements, and the direct output of each i-th digit of the register (where i 1 , t -1) is connected to the corresponding input of each) -th element OR groups s (where i 1 i), and the direct output of the n-th register bit is connected to the second input of the M-th element of the first group and with the corresponding inputs of all the elements of the OR group whose outputs are connected to the first inputs of the corresponding AND elements of the second group, the outputs of which are connected to the corresponding information points of the device and with the second inputs of the corresponding elements of the first group, the second input of each element of the second group, except for (hl) -ro, through the corresponding 4Z element of the NOT group of connections: yen ment and a second group, when th e second input (h-l) -ro element and the second group is connected to the inverted output of the nth discharge register and the second inputs of register bits are code information inputs. The drawing shows a device for sequential allocation of units of an eight-bit binary code. The device contains a group of eight elements AND 1, a group of seven elements AND 2, a group of seven elements OR 3, a group of six elements NOT 4 5 eight-bit register 5, a group of code inputs 6, a group of information outputs 7 and clock input 8 .. . The device works as follows. Suppose that the code inputs 6 of the device are combined with a unit in the fifth and seventh bits. The outputs of all the OR 3 elements will be 1, since the single output of the seventh bit of the register 5 is connected to the inputs of all the 3 III groups of the elements. From the group of elements, AND 2 1 will work only on the seventh element, the output of which selects the first unit from the input code combination that goes to the corresponding information output 7. When the clock pulse is applied to input 8, the seventh-bit trigger of register 5 is set to zero state and at the outputs of the sixth and seventh elements OR 3 groups will act O. As a result, the output of the seventh element of group 2 and 2 is set to O, and the output of the fifth 1, i.e. Select the second unit from the input code combination. When the next clock pulse is applied, the trigger of the fifth digit of the register 5 is set to the zero state and the device is ready to receive the next code combination without additional installation. Thus, the proposed device has a simpler structure and contains less (p-2) elements compared to the prototype.