SU1252778A2 - Device for determining the most significant digit position - Google Patents
Device for determining the most significant digit position Download PDFInfo
- Publication number
- SU1252778A2 SU1252778A2 SU843813842A SU3813842A SU1252778A2 SU 1252778 A2 SU1252778 A2 SU 1252778A2 SU 843813842 A SU843813842 A SU 843813842A SU 3813842 A SU3813842 A SU 3813842A SU 1252778 A2 SU1252778 A2 SU 1252778A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- additional
- input
- bit
- elements
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах,Цепь изобретени - расширение класса решаемых задач за счет преобразовани пр мого кода в дополнительный код числа. Устройство содержит п-разр дный регистр 1, элементы И-НЕ 2,, 2,...,2., , зле- менты И 3, ,,..,3„-, , элементы НЕ 4 ,, . выходы 5,, устройства, элементы ИЛИ 6,,6,.,., 6., , элементы И 7,, 7 ,. . ., 7„. ,выходные шины 8,,82,...,8 устройства. В устройстве нар ду с режимом выделени старшего значащего разр да, возможно преобразование пр мого кода числа в дополнительный. 1 ил. 8, Nd Л Ч X) N)The invention relates to computing and can be used in digital computing devices. The circuit of the invention is an extension of the class of tasks by transforming the direct code into an additional code of a number. The device contains an n-bit register 1, elements AND-NOT 2 ,, 2, ..., 2.,, And 3, ,,, .., 3 „-,, elements NOT 4 ,,. Outputs 5 ,, devices, elements OR 6,, 6,.,., 6.,, elements AND 7 ,, 7,. . ., 7 ". , output tires 8,, 82, ..., 8 devices. In the device, along with the mode of selecting the most significant digit, it is possible to convert a direct code of a number into an additional one. 1 il. 8, Nd LH X) N)
Description
Изобретение относитс к вычислительной технике, может быть использовано в цифровых вычислительных -стройств. 1х и вл етс усовершенст- рованием устройства по основному авт.св. № 723573.The invention relates to computing, can be used in digital computing devices. 1x and is an enhancement of the device according to the main auth. No. 723573.
Цель иэобрете1П1 - расширение класса решаемых задач за счет обеспечени возможности преобразовани п-разр дного (п - число за вок) пр мого кода в дополнительный.The purpose of ibooter1P1 is to expand the class of problems to be solved by providing the possibility of converting an n-bit (n is the number of the supply) of the direct code into an additional one.
На чертеже представлена функциональна схема устройства.The drawing shows the functional diagram of the device.
Устройство содержит п-разр дньгй регистр 1, элементы И-НЕ 2,,...,2„ , ,, элементы И 3,The device contains n-bit dngy register 1, elements AND-NOT 2 ,, ..., 2 „, ,, elements AND 3,
п In i
4, , . . . ,4 „.J , выходы 5, , . . . ,5 устройства , элементы ИЛИ 6 ,...,6 , элементы И 7 , . . . , 7 ,,., , выходы 8, , . . . 8р устройства.four, , . . . , 4 „.J, exits 5,,. . . , 5 devices, elements OR 6, ..., 6, elements AND 7,. . . , 7 ,,.,, Outs 8,,. . . 8p devices.
Устройство работает следующим образом.The device works as follows.
Возможны два режима работы устройства; выделение старшего значащего |азр да и преобразование пр мого кода числа в дополнительный.There are two possible modes of operation of the device; highlighting the most significant | space and converting the direct code of a number to an additional one.
В первом случае в регистр 1 записываетс анализируемый код (старший разр д снизу по чертежу). Схема распредел ет потенциалы таким образом , что единица старшего разр да, распростран сь на значащие младшие разр ды, запрещает прохождение сигналов значащих цифр на выходы нпадщих разр дов устройства независимо от того, какое записано значение в пределах разр дности. Сигнал, равный единице, будет на выходе той шины, номер которой соответствует разр ду регистра 1, в котором записана старша единица анализируемого кода. На всех остальных шинах 5 должен быть О независимо от состо ни других разр дов регистра.In the first case, the analyzed code is written to register 1 (the low-order bit from the bottom of the drawing). The circuit distributes the potentials in such a way that the unit of the most significant bit, extending to the significant lower bits, prohibits the passage of signals of significant digits to the outputs of the falling bits of the device, regardless of what value is written within the limits of the size. A signal equal to one will be at the output of the bus whose number corresponds to the register register 1, in which the highest unit of the analyzed code is recorded. On all other tires, 5 must be O regardless of the state of the other bits in the register.
Известно , что дл преобразовани пр мого кода числа в дополнительный необходимо выделить самую младшую единицу преобразуемого кода, оставить ее без изменени , а во всех ос тавшихс более старших разр дах 1 заменить на О, О - на I.It is known that in order to convert a direct code of a number into an additional one, it is necessary to select the lowest unit of the code to be converted, leave it unchanged, and in all remaining higher bits 1, replace O and O with I.
В соответствии с этим во втором случае преобразуемый код записываетс в регипр 1 так, чтобы старший разр д был сверху (по чертежу). Устройство распрелеп ет потенциалы таким образом, что единица младшегоAccordingly, in the second case, the code to be converted is written to register 1 so that the high bit is at the top (as per the drawing). The device distributes potentials in such a way that the unit of the youngest
разр да, распростран сь по цепочке 1поментов И-НЕ 2 и НЕ 4, запрещает прохождение сигналов значащих цифр на выходе S старших разр дов (5,5 выход старшего разр да) независимо от от того, какое число запи сано в пределах разр дности. Сигнал, равный единице, будет на том выходе 5, номер которого соответствует разр дуThe bit distributed through the chain of 1 AND-NOT 2 and NOT 4 points forbids the passage of signals of significant digits at the output S of the higher bits (5.5 output of the higher bit) regardless of what number is recorded within the limits of the bit. A signal equal to one will be at that output 5, the number of which corresponds to the discharge
10 регистра 1 , в котором записана младша единица преобразуемого кода. На всех остальных выходах 5 должен быть О независимо от состо ни других разр дов регистра. Кроме того, еди15 ница, распростран сь по цепочке10 register 1 in which the unit of the converted code is written. At all other outputs, 5 must be 0, regardless of the state of the other bits of the register. In addition, one, spread through the chain
элементы НЕ элементов И-НЕ 2 и НЕ А, дает разрешение нл одни входы элементов И 7, flpyrvfe входы которых подключены к инверсным выходам старших разр дов ре20 гистра .elements of NOT elements AND-NOT 2 and NOT A, give permission to NL one inputs of elements AND 7, flpyrvfe whose inputs are connected to the inverse outputs of the higher bits of the register.
Таким образом, инверсный код старших разр дов, наход щихс перед разр дом , в котором записана сама младша единица, через открытые элементыThus, the inverse code of the most significant bits before the bit, in which the younger unit itself is written, through open elements
25 и 7 и Ш1И 6 поступает на выходы 8 Oh - выход старшего разр да цопол- нительного кода преобразуемого числа ) .25 and 7 and Ш1И 6 arrives at the outputs 8 Oh - the output of the highest bit of the complementary code of the number being converted).
3535
4040
30thirty
((
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843813842A SU1252778A2 (en) | 1984-11-20 | 1984-11-20 | Device for determining the most significant digit position |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843813842A SU1252778A2 (en) | 1984-11-20 | 1984-11-20 | Device for determining the most significant digit position |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU723573 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1252778A2 true SU1252778A2 (en) | 1986-08-23 |
Family
ID=21147241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843813842A SU1252778A2 (en) | 1984-11-20 | 1984-11-20 | Device for determining the most significant digit position |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1252778A2 (en) |
-
1984
- 1984-11-20 SU SU843813842A patent/SU1252778A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 723573, кл. G 06 F 9/46, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1252778A2 (en) | Device for determining the most significant digit position | |
EP0350027A3 (en) | Sample-hold circuit | |
SU1043633A1 (en) | Comparison device | |
SU1188728A1 (en) | Device for implementing boolean functions | |
SU1469503A1 (en) | Adder | |
SU1070555A1 (en) | Device for sequential selecting of ones from binary code | |
SU1302320A1 (en) | Shift register | |
SU1022151A1 (en) | Device for sequential election of units of n-bit binary code | |
SU1195360A1 (en) | Device for determining extreme points | |
SU1322458A1 (en) | Successive approximation register | |
SU902282A1 (en) | Device for receiving information through two parallel communication channels | |
SU898432A2 (en) | Device for determining the most significant digit | |
SU1107124A1 (en) | Device for sequential extracting of ones from n-bit binary code | |
SU750729A1 (en) | Multichannel code-to-time interval converter | |
SU1267624A1 (en) | Binary code-to-modular code converter | |
SU1653154A1 (en) | Frequency divider | |
SU1647549A1 (en) | Digital function generator | |
SU1180917A1 (en) | Permutation generator | |
SU1695308A2 (en) | Modulo three pyramidal convolution | |
SU1262564A1 (en) | Versions of device for displaying information | |
SU1003351A1 (en) | Counter with parallel carrying | |
SU928635A1 (en) | Code-to-time interval converter | |
SU1589399A1 (en) | Code converter | |
SU1536372A2 (en) | Device for ordering n numbers | |
SU1377843A1 (en) | Code ring oscillator |