1 Изобретение относитс к св зи и может использоватьс в устройстве п редачи дискретной информации. По основному авт. св. № 633152 известно синхронизирующее устройство содержащее последовательно соединенные генератор, делитель частоты и блок задержки, а также входной блок первый и второй счетчики, первый и второй триггеры и элемент ИЛИ, при чем выход генератора через входной блок подключен к первым входам первого и второго счетчиков, к вторым входам которых подключен выход делител частоты, а выходы первого и вто рого счетчиков подключены к входам первого триггера и элемента ИЛИ, выход которого подключен к входу второго триггера, к другому входу которого подключен выход делител частоты , а выход второго триггера подключен к другому входу входного блокам Недостатком этого устройства вл етс низка точность синхронизации , обусловленна тем, что по вление импульса сброса на выходе делител частоты не св зано по времени с началом приема информационного импульса . Цель изобретени - повышение точности синхронизации путем.прив зки импульса сброса делител частоты к началу приема информационного импуль са. Цель достигаетс тем, что в синхронизирующее устройство, содержащее последовательно соединенные генерато делитель частоты и блок задержки, а также входной блок, первьй и второй счетчики, первый и второй триггеры и элемент ИЛИ, причем выход генератора через входной блок подключен к первым входам первого и второго счётчиков, к вторым входам которых под.кпючен выход делител частоты, а выходы первого и второго счетчиков подключены к входам первого триггера и элемента ИЛИ, выход которого подкл очен к входу второго триггера, к другому входу которого подключен выход делител частоты, а выход втррого триггера подключен к другому входу входного блока, введены последовательно соединенные второй элемент ИЛИ и R5-триггер запуска, выход которого подсоединен к дополнительному входу делител частоты, выход которого подсоединен к входу 432 Сброс RS-триггера запуска, а первый и второй входы второго элемента ИЛИ подключены к первым входам первого и второго счетчиков соответстТвенно . На чертеже представлена структурно-электрическа схема синхронизирующего устройства. Снихронизирующее устройство содержит генератор 1, делитель 2 частоты, входной блок 3, содержащий элементы И 4-6 и элемент НЕ 7, первый и второй счетчики 8 и 9, первый и второй триггеры 19 и 11, первый и второй элементы ИЛИ 12 и 13, RS -триггер 14 запуска и блок 15 задержки. Синхронизирующее устройство работает следующим образом. В начальный момент счетчики 8 и 9, триггеры 10 и RS -триггер 14 запуска наход тс в нулевом состо нии , а триггер 11 - в единичном состо нии , в результате делитель частоты 2 отключен, а элемент И 4 открыт дл прохождени информационных импульсов. Если на вход устройства поступает импульс - Информационна единица , то он открывает элемент И 5. Импульсы генератора 1 с частотой через элементы И 4 и 5 поступают на вход считающего до m счетчика 8 и через элемент ИЛИ 13 на S-вход RS-триггера 14 запуска, который устанавливаетс в единичное состо ние, разреша , тем самым, работать делителю частоты 2. После т-го импульса генератора 1 на выходе счетчика 8 по вл етс импульс ,- которым триггер 10 устанавливаетс в единичное состо ние, что соответствует по влению на выходе синхронизирующего устройства Информационной единицы. Этот же импульс устанавливает через элемент ИЛИ 12 триггер 11 в нулевое состо ние , при этом элемент И 4 закрываетс и импульсы генератора 1 не поступают на счетчик 8, а п-ый импульс гененатора 1 (первый импульс с выхода делител 2) возвращает счетчик 8, триггер 11 и RS-триггер 14 запуска в исходное состо ние. При поступлении Информационного нул работа синхронизирующего устройства происходит аналогично, только импульсы генератора 1 проход т через элемент И 6 на счетчик 9.1 The invention relates to communications and can be used in a discrete information transfer device. According to the main author. St. No. 633152 known a synchronizing device containing a series-connected generator, a frequency divider and a delay unit, as well as an input unit, the first and second counters, the first and second triggers, and the OR element, and the output of the generator is connected to the first inputs of the first and second counters through the input unit, the second inputs of which are connected to the output of the frequency splitter, and the outputs of the first and second counters are connected to the inputs of the first trigger and the OR element, the output of which is connected to the input of the second trigger, to another input of which The output of the frequency divider is turned on, and the output of the second trigger is connected to another input of the input unit. The disadvantage of this device is the low synchronization accuracy due to the fact that the appearance of a reset pulse at the output of the frequency divider is not related in time to the start of receiving the information pulse. The purpose of the invention is to improve the synchronization accuracy by loading the reset pulse of the frequency divider to the beginning of the reception of the information pulse. The goal is achieved by the fact that a synchronization device containing a series-connected frequency generator and a delay unit, as well as an input unit, first and second counters, first and second triggers, and an OR element, the generator output through the input unit is connected to the first inputs of the first and second counters, to the second inputs of which a frequency splitter output is connected, and the outputs of the first and second meters are connected to the inputs of the first trigger and the OR element, whose output is connected to the input of the second trigger, to another input to The output of the frequency divider is connected costly, and the output of the second trigger is connected to another input of the input unit, the second OR element and the R5 start trigger are connected in series, the output of which is connected to the auxiliary input of the frequency divider, the output of which is connected to input 432 Reset of the RS trigger trigger, and the first and second inputs of the second element OR are connected to the first inputs of the first and second counters, respectively. The drawing shows a structural electrical diagram of a synchronizing device. The sniffing device comprises a generator 1, a frequency divider 2, an input unit 3 containing AND 4-6 elements and a HE 7 element, first and second counters 8 and 9, first and second triggers 19 and 11, first and second elements OR 12 and 13, RS trigger trigger 14 and delay block 15. The synchronization device operates as follows. At the initial time, the counters 8 and 9, the trigger 10 and the RS trigger trigger 14 are in the zero state, and the trigger 11 is in the single state, as a result, the frequency divider 2 is turned off, and the And 4 element is open for the passage of information pulses. If a pulse arrives at the device input - an information unit, it opens element AND 5. Generator 1 pulses with frequency through elements 4 and 5 arrive at the input of counter 8 that counts up to m and through element OR 13 to S input of a trigger RS-trigger 14 which is set to one state, thereby allowing the frequency divider 2 to work. After the t-th pulse of generator 1, a pulse appears at the output of counter 8, with which the trigger 10 is set to one, which corresponds to the appearance at output sync device nformatsionnoy unit. The same impulse sets the element 11 through the OR 12 trigger 11 to the zero state, the AND 4 closes and the generator 1 pulses do not enter the counter 8, and the nth impulse of the genator 1 (the first pulse from the output of divider 2) returns the counter 8, a trigger 11 and an RS start trigger 14. Upon receipt of the Information Zero, the operation of the synchronizing device occurs in a similar way, only the pulses of the generator 1 pass through the element 6 to the counter 9.
Э 10927434E 10927434
Блок 15 задержки обеспечивает спечивает высокую точность синхропопадание строОирутощих импульсов нанизации благодар строго фиксировансередину информационных импульсов.ному положению импульса сброса сThe delay unit 15 ensures high accuracy of the synchronization of building impulses of the string due to the strictly fixed center of information pulses. The position of the reset pulse with
Технико-экономическа эффектив-выхода делител частоты относительность изобретени заключаетс в том,5 ° начала приема информационного имчто синхронизирующее устройство обе-пульса.The technical and economic efficiency of the output of the frequency divider, the relativity of the invention consists in the fact that 5 ° of the beginning of the reception of information and that it is a two-pulse synchronizing device.