SU1092728A1 - Self-diagnosis calculating apparatus - Google Patents

Self-diagnosis calculating apparatus Download PDF

Info

Publication number
SU1092728A1
SU1092728A1 SU823520400A SU3520400A SU1092728A1 SU 1092728 A1 SU1092728 A1 SU 1092728A1 SU 823520400 A SU823520400 A SU 823520400A SU 3520400 A SU3520400 A SU 3520400A SU 1092728 A1 SU1092728 A1 SU 1092728A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
counter
parity
Prior art date
Application number
SU823520400A
Other languages
Russian (ru)
Inventor
Александр Владимирович Бушуев
Татьяна Дмитриевна Климова
Евгений Михайлович Овчинников
Original Assignee
Предприятие П/Я А-1178
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1178 filed Critical Предприятие П/Я А-1178
Priority to SU823520400A priority Critical patent/SU1092728A1/en
Application granted granted Critical
Publication of SU1092728A1 publication Critical patent/SU1092728A1/en

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Abstract

СЧЕТНОЕ УСТРОЙСТВО С САМОг КОНТРОЛЕМ, содержащее счетчик, устройство выработки признака четности, триггер, выход которого соединен с входом элемента сравнени , отличающеес  тем, что, с целью повышени  быстродействи  контрол , в него введен элемент суммировани  по модулю два, выход которого подключен к второму входу элемента сравнени , а входы поразр дно соединены с выходами соответствующих разр дов счетчика и первыми входами устройства выработки признака четности, второй и третий входы которого соединены соответственно с первым и вторым входами счетчика, а выход с счетным входом триггера, вход обнулени  которого соединен с вторым входом счетчика, устройство выработки признака четности содержит дополнительный триггер, элемент 2И-ИЛИ и дешифратор, входы которого соединены с первыми входами устройства выработки признака четности, а выход подключен к первому входу первого элемента И элемента 2И-ИЛИ, выход которого соединен с выходом устройства выработки признака четности, второй вход первого и первый вход второго элементов И элемента 2И-МЛ11 (Л объединены между собой, соединены со счетным входом дополнительного С триггера и с вторым входом устройства выработки признака четности, третий вход которого соединен с входом обнулени  дополнительного триггера , выход которого подключен к второму входу второго элемента И элемента 2И-1ШИ.COUNTABLE DEVICE WITH CONTROL BY SELF, containing a counter, a device for generating a parity feature, a trigger, the output of which is connected to the input of a comparison element, characterized in that, in order to improve the control speed, a modulo-sum element is entered into it, the output of which is connected to the second input the comparison element, and the bitwise inputs are connected to the outputs of the corresponding counter bits and the first inputs of the parity feature generator, the second and third inputs of which are connected respectively to the first and the second inputs of the counter, and the output with the counting trigger input, the zeroing input of which is connected to the second input of the counter, the parity feature generation device contains an additional trigger, element 2I-OR and a decoder, the inputs of which are connected to the first inputs of the parity characteristic generation device, and the output is connected to the first input of the first element AND element 2I-OR, the output of which is connected to the output of the device for generating the parity feature, the second input of the first and the first input of the second element AND element 2I-ML11 (L are combined a row are connected to the counting input of the additional flip-flop C and a second input device generating a parity indication, a third input coupled to the reset input of additional flip-flop, whose output is connected to the second input of the second AND-2I 1SHI element.

Description

Изобретение относитс  к импульсно технике и может быть использовано в устройствах вычислительной и измерительной техники. Известно устройство дл  контрол  счетчика, содержащее счетчик, элементы И, триггер to . Однако устройство не обладает дос таточными функциональными возможност ми. Наиболее близким техническим решением к предложенному  вл етс  счет ное, устройство с самоконтролем, содержащее счетчик, устройство выработ ки признака четности, триггер, выход которого соединен с входом элемен та сравнени  Г 2 3 , Устройство также обладает относительно низким быстродействием. Цель изобретени  - повышение быст родействи  контрол . Цель достигаетс  тем, что в счетное устройство с самоконтролем, содержащее счетчик, устройство -выработки признака четности, триггер, выход которого соединен с входом элемента сравнени , введен элемент суммировани  по модулю два, выход ко торого подключен к второму входу эле мента сравнени , а входы поразр дно соединены с выходами соответствующих разр дов счетчика и первыми входами yctpoйcтвa выработки признака четности , второй и третий входы которого соединены соответственно с первым и вторьм входами счетчика, а выход со счетным входом триггера, вход обнулени  которого соединен с вторым входом счетчика, устройство выработки признака четности содержит дополнительный триггер, элемент 2И-ИЛИ и дешифратор, входы которого соединены с первыми входами устройства выработки признака четности, а выход подключен к первому входу первого элемента И элемента 2И-ИЛИ, выход ко торого соединен с выходом устройства выработки признака четности, второй вход первого и первьв вход второго элементов И, элемента 2И-1ШИ объединены между собой, соединены со счетным входом дополнительного триггера и с вторым входом устройства выработки признака четности, третий вход которого соединен с входом обнулени  дополйительного триггера, выход которого подключен к второму входу вто рого элемента И элемента 2И-1-ШИ. На фиг.1 представлена .блок-схема счетного устройства с самоконтролем; на фиг.2 - временна  диаграмма работы ус тройства. Счетное устройство с самоконтролем содержит счетч ж 1, устройство выработки признака четности 2, устройство 3 суммировани  по модулю два, счетный триггер 4, элемент 5 сравнени , линии 6-8 св зи, дешифратор 9, второй счетный триггер 10 и элемент П 2И-ИЛИ,причем выход счетчика 1 соединен с входом дешифратора 9 и входом устройства 3 суммировани  по модулю два, выход котороП соед1шен с входом элемента 5 сравнен}  , второй вход которого соед1шен с выходом счетного, триггера 4, вход которого соединен с выходом элемента II 2ИИЛИ , первые входы которого соединены с первым входом счетчика и первым входом второго счетного триггера 10, второй вход которого соединен с вторым входом счетчика, вторые входы элемента 11 2И-ИЛН соединены соответственно с вых- i второго счетного триггера 10 выходом дешифратора 9. Запускающш сигнал поступает по линии св зи 6, установка в . ноль счетчика , второго счетного триггера 10 и счетного триггера 4 осуществл етс  по линии св зи 7, сигнал неисправности снимаетс  по линии св зи 8. Устройство, работает следукщим образом . Первоначально все элементы пам ти устанавливаютс  в исходное состо ние. На первый вход счетчика и первьш вход второго триггера 10, работакицего в режиме делени  частоты, поступают запускающие сигналы. Счетчик подсчитывает поступаюп ие импульсы и его вьпсодной код поступает на вход устройства 3 суммировани  по модулю два и вход дешифратора 9. Депгафратор 9 вы вл ет все кодовые комбинац1ш , в которых число единиц, начина  с младшего разр да и до первого кул  в коде, четное. Число комбинации выходных сигналов счетчика, на которые дешифратор 9 вьдает сигнал, определ етс  выражением - т-2 N. i::0 де п - число разр дов счетчикаj m -г- - дл  п четного; 3 n-1 нечетного. Например, дл  п тиразр дного чика в соответствии с указанным ражением . 10927284 Бькодной код счетчика, при кото дешифратор формирует сигнал, и счет- номер запускающих сигналов счетчика вы- дл  данного прютера приведены в таб5 лиЦб,The invention relates to a pulse technique and can be used in computing and measuring devices. A device for controlling a counter is known, which contains a counter, AND elements, a to trigger. However, the device does not have sufficient functionality. The closest technical solution to the proposed is a counting device with self-control, containing a counter, a device for producing a parity feature, a trigger, the output of which is connected to the input of the comparison element G 2 3. The device also has a relatively low speed. The purpose of the invention is to increase the speed of control. The goal is achieved by the fact that a self-checking counting device containing a counter, a device for generating a parity attribute, a trigger whose output is connected to the input of the comparison element, has modulo-two summing element, the output of which is connected to the second input of the comparison element, and the inputs bit by bit are connected to the outputs of the corresponding bits of the counter and the first inputs of the yoke output of the parity feature, the second and third inputs of which are connected respectively to the first and second inputs of the counter, and the output from the counting input the flip-flop, the zeroing input of which is connected to the second counter input, the parity feature generation device contains an additional trigger, element 2И-OR and a decoder, whose inputs are connected to the first inputs of the parity characteristic device, and the output is connected to the first input of the first element And element 2I- OR, the output of which is connected to the output of the device for generating the parity feature, the second input of the first and the first input of the second element AND, element 2I-1ShI are interconnected, connected to the counting input of an additional t the rigger and the second input of the device for generating the parity feature, the third input of which is connected to the zeroing input of the auxiliary trigger, the output of which is connected to the second input of the second element AND element 2I-1-SHI. Figure 1 shows the block diagram of the counting device with self-control; 2 is a time diagram of the operation of the device. The counting device with self-control contains a counting 1, a device for generating a parity attribute 2, a modulo-two summation device 3, a counting trigger 4, a comparison element 5, links 6-8, a decoder 9, a second counting trigger 10, and an element P 2-OR The output of counter 1 is connected to the input of the decoder 9 and the input of the device 3 modulo-summing two, the output of which is connected to the input of element 5 is compared}, the second input of which is connected to the output of counting trigger 4, the input of which is connected to the output of element II 2IILI, the first the inputs of which are connected The first inputs of the element 11 2I-LII are connected respectively to the output i of the second counting trigger 10 by the output of the decoder 9. The trigger enters through the communication line and the first input of the counter and the first input of the second counting trigger 10, the second input of which is connected to the second input of the counter. 6, installation in. the zero of the counter, the second counting trigger 10 and the counting trigger 4 is carried out on the communication line 7, the fault signal is removed on the communication line 8. The device operates in the following way. Initially, all of the memory elements are reset. The first input of the counter and the first input of the second trigger 10, operating in the frequency division mode, receive triggering signals. The counter counts the incoming pulses and its expired code enters the input of the device 3 modulo two and the decoder input 9. Dephafrator 9 detects all code combinations, in which the number of ones, starting with the least significant bit and before the first code in the code, is even . The number of combinations of output signals of the counter, to which the decoder 9 enters the signal, is determined by the expression - m-2 N. i :: 0 de n - the number of bits of the counter j m -g- for n even; 3 n-1 odd. For example, for a five-bit chick in accordance with the specified razheniem. 10927284 The bit code of the counter, at which the decoder generates a signal, and the count — the number of trigger signals of the counter you have output for this device are given in the tabl lCB,

Работа устройства дл  п тиразр дного счетчика по сн етс  временной диаграммой, приведенной на фиг.2, Н временной диаграмме прин ты следующие обозначени :The operation of the device for a five-bit counter is illustrated by the timing diagram shown in Fig. 2, the following notation is taken on the H timing diagram:

Т1 - счетный триггер элемент Т 2 - второй счетный триггерT1 - counting trigger element T 2 - second counting trigger

(элемент 10); Вых.Ош - выход дешифратора (элемент 9); Сх.М2 - схема суммировани  по(item 10); Exit Osh - output decoder (element 9); Cm.M2 - Summation scheme by

модулю два (элемент 3); Вых.В - выход первой схемы Иmodule two (element 3); VH.V - the output of the first circuit AND

(элемент 11);(Element 11);

ЗЫХ.В2 - выход второй схемы ИZYH.V2 - the output of the second circuit AND

(элемент 11);(Element 11);

1 -т SP - выходной код счетчика; Зап.сигн.- запускающие сигнальь 1 -t SP - counter output code; Alarm-triggering signal

счетчика.counter.

Счетный триггер Т1 (элемент 4 ) может быть запущен с выхода второго IО счетного триггера и с выхода дешифратора 9. Через элемент 11 2ИИЛИ соответствующие этш1 цеп м сигн лы запуска счетного триггера Т1 на фиг..2 показаны на лш1и х Вых.Б и Вых.В2 и результирующие сигналы на шине Вх.ТI.The counting trigger T1 (element 4) can be started from the output of the second IO counting trigger and from the output of the decoder 9. Through the element 11 2ILI, the corresponding output signals of the triggering of the counting trigger T1 in FIG. 2 are shown in l Out x and B and Out .V2 and the resulting signals on the TI.I bus.

При правильной работе счетчика сигналы с выхода устройства 3 суммировани  по модулю два и с выхода счетного триггера 4  вл ютс  imверсными , при этом элемент 5 сравнени  не вьщает сигнал неисправностиWhen the counter is working correctly, the signals from the output of the device 3 modulo two and from the output of the counting trigger 4 are imverse, and the comparison element 5 does not cause a fault signal

При неисправности счетчика, про вл ющейс , например, в пропуске запускающего сигнала или формировании счетчиком неправильного выходного кода, инверси  выходных сигналов со схемы суммировани  по модулю два и выхода счетного триггера Т1 нарушаетс . Схема суммировани  формирует сигнал неисправности.When a counter malfunctions, such as a skip trigger signal or an incorrect output code is generated by the counter, the inversion of the output signals from the modulo two summing circuit and the output of the counting flip-flop T1 is violated. The summation circuit generates a fault signal.

Технико-экономический эффект данного устройства заключаетс  в увеличении быстродействи  контрол . В известном устройстве неисправности тригеров в разр дах счетчика обнаруживаютс  с задерзккой в несколько запускающих сигналов относительно момента про влени  неисправности. В данном устройстве неисправность счетчика обнаруживаетс  сразу после ее про влени , т.е..в момент действи  запускающего импульса, реакци  (выходной код) счетчика на которьй оказалась неверной. Благодар  этому создаетс  возможность полного исключсм   распространени  ошибки что особенно важно при использовании счетного устройства в устройствах формировани  управл ющих сигналов. The technical and economic effect of this device is to increase the control speed. In the known device, the malfunctions of the triggers in the bits of the counter are detected with a delay of several trigger signals relative to the time of the malfunction. In this device, the counter malfunction is detected immediately after its appearance, i.e., at the moment of the trigger pulse, the reaction (output code) of the counter to which turned out to be incorrect. This creates the possibility of complete elimination of the error, which is especially important when using a counting device in control signal generation devices.

фс(8.2fs (8.2

Claims (1)

СЧЕТНОЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее счетчик, устройство выработки признака четности, триггер, выход которого соединен с входом элемента сравнения, отличающееся тем, что, с целью повышения быстродействия контроля, в него введен элемент суммирования по модулю два, выход которого подключен к второму входу элемента сравнения, а входы поразрядно соединены с выходами соответствующих разрядов счетчика и первыми входами устройства выработки признака четности, второй и третий входы которого соединены соответственно с первым и вторым входами счетчика, а выход с счетным входом триггера, вход обнуления которого соединен с вторым входом счетчика, устройство выработки признака четности содержит дополнительный триггер, элемент 2И-ИЛИ и дешифратор, входы которого соединены с первыми входами устройства выработки признака четности, а выход подключен к первому входу первого элемента 11 элемента 2И-ИЛИ, выход которого соединен с выходом устройства выработки признака четности, второй вход первого и первый вход второго элементов И элемента 2И-ИЛИ объединены между собой, соединены со счетным входом дополнительного триггера и с вторым входом устройства выработки признака четности, третий вход которого соединен с входом обнуления дополнительного триггера, выход которого подключен к второму входу второго элемента И элемента 2И-ИЛИ.ACCOUNTING DEVICE WITH SELF-CONTROL, containing a counter, a device for generating a parity sign, a trigger, the output of which is connected to the input of the comparison element, characterized in that, in order to increase the speed of control, a modulo-two summing element is inserted into it, the output of which is connected to the second input of the element comparisons, and the inputs are bitwise connected to the outputs of the corresponding bits of the counter and the first inputs of the device generating the sign of parity, the second and third inputs of which are connected respectively to the first and second the counter inputs, and the output with the counting input of the trigger, the zeroing input of which is connected to the second input of the counter, the device for generating a parity flag contains an additional trigger, a 2I-OR element and a decoder, the inputs of which are connected to the first inputs of the device for generating a parity flag, and the output is connected to the first the input of the first element 11 of the element 2 AND-OR, the output of which is connected to the output of the device generating the sign of parity, the second input of the first and first input of the second elements AND element 2I-OR are interconnected, connected s with the counting input of the additional trigger and with the second input of the device for generating a parity flag, the third input of which is connected to the input of zeroing the additional trigger, the output of which is connected to the second input of the second element AND of the 2 AND-OR element. SU .„.1092728 фи»!SU. „. 1092728 fi"!
SU823520400A 1982-10-13 1982-10-13 Self-diagnosis calculating apparatus SU1092728A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823520400A SU1092728A1 (en) 1982-10-13 1982-10-13 Self-diagnosis calculating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823520400A SU1092728A1 (en) 1982-10-13 1982-10-13 Self-diagnosis calculating apparatus

Publications (1)

Publication Number Publication Date
SU1092728A1 true SU1092728A1 (en) 1984-05-15

Family

ID=21038683

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823520400A SU1092728A1 (en) 1982-10-13 1982-10-13 Self-diagnosis calculating apparatus

Country Status (1)

Country Link
SU (1) SU1092728A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 674200,кл. Н 03 К 21/34, 1977. 2. Кл мко Э.И. Схемный и тестовый контроль автоматических цифровых вычислительных машин. К., Сов.радио 1963, с.76 (прототип). *

Similar Documents

Publication Publication Date Title
SU1092728A1 (en) Self-diagnosis calculating apparatus
SU966914A1 (en) Binary counter with error check
SU1283980A1 (en) Serial code-to-parallel code converter
SU1383367A1 (en) Device for checking compare circuits
SU1462493A1 (en) Device for monitoring signal sequence
SU1405020A1 (en) Electronic watch with correction of indicatings by standard time signals
SU1157663A1 (en) Pulse train generator
SU906011A1 (en) Device for checking information transmission fidelity by quasiternary code
SU1117582A1 (en) Electronic timepiece
SU1045388A1 (en) Switching device
SU679984A1 (en) Shift register control unit
SU503228A1 (en) Device for information exchange
SU1377816A2 (en) Digital time device
SU1061128A1 (en) Device for data input/output
SU409385A1 (en)
SU1385283A1 (en) Pulse sequence selector
SU434595A1 (en) AUTOMATING SYSTEM SWITCHING DEVICE
SU1091167A1 (en) Device for checking pulse sequence source
RU1791957C (en) Device for pulse sequence control
SU1037234A1 (en) Data input device
SU1073778A1 (en) Switching device for multichannel monitoring and control system
SU1622857A1 (en) Device for checking electronic circuits
SU564623A1 (en) Electronic clock with readings correction according to time checking signals
SU928399A1 (en) Indication device
SU898604A1 (en) Pulse repetition frequency discriminator