Изобретение относитсй к автоматику и вычислительной технике и может быть использовано при создании специ ализированных вычислителей. Известно устройство дл определени , разности, содержащее реверсивный счетчик, узел распределени входных сигналов, дешифратор, элементы И и ИЛИ tl J. Недостатком данного устройства вл етс невозможность работать с ко дами, представленными импульсами раз личной частоты. Наиболее близким по технической сущности к изобретению вл етс устройство дл определени разности, содержащее счетчик, первый и второй элементы И, первый и второй элементы ИЛИ, причем пр мой и инверсный выходы знакового разр да счетчика подключены к первым входам первого и второго элементов И соответственно , а вход счетчика поключен к выходу первого элемента ИЛИ, входы которого подключены соответственно к шинам первого и второго чисел, входы второго элемента ИЛИ подключены к выходу первого элемента И и первой управл ющей шине, а выход второго элемента ИЛИ - к счетным входам всех разр дов счетчика, вторые входы первого и второго элементов И подключены к второй управл ющей шине, выход второго элемента И подключен к счетному входу младшего разр да счетчика 2 . Недостатком данного устройства вл етс его низкое быстродействие так как числа на входы должны подаватьс раздельно во времени. Цель изоб{)етени - повьщ ение быст родействи устройства путем возможно сти асинхронной подачи- число-импульс ных кодов на его информационные вход Поставленна цель достигаетс тем что в устройстве дл вычислени разн сти число-импульсных кодов, содержащ счетчик, первый и второй элементы ИЛ первый и второй элементы И, первые входы которых соединены соответствен но с инверсным и пр мым выходами зна кового разр да счетчика, вторые вход первого и второго элементов объедине ны и соединены с входом окончани по дачи кодов устройства, счетчик вьптол нен реверсивным, а в устройство введены третий и четвертый элементы И, перва и втора группы элементов И, первый, второй и третий элементы за95 держки. первый и второй формирователи импульсов, элемент И-НЕ и JK-триггер , инверсный выход которого соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выходы первого и второго элементов задержки соединены соответственно с вторыми входами третьего и четвертого элементов И,выход первого элемента ИЛИ соединен с входом установки в ноль ЛК-триггера, входы первого и второго формирователей импульсов вл ютс информационными входами устройства, выходы первого и второго формирователей импульсов соединены соответственно с входами первого и второго элементов задержки и с первым и вторым входами элементов И-НЕ, выход которого соединен с входом установки в единицу ЗК-триггера, выход третьего элемента И соединен с суммирующим входом реверсивного счетчика, выход четвертого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И и с входом третьего элемента задержки, вьгход второго элемента ИЛИ соединен с вьтчитак цим входом реверсивного счетчика, пр мые разр дные выходы которого соединены соответственно с первыми входами элементов И первой группы, вторые входы которых объединены и соединены с выходами первого элемента И, входы элементов И первой группы вл ютс выходами положительной разности чисел устройства, инверсные разр дные выходы реверсивного счетчика соединены соответственно с первыми входами элементов И второй группы, вторые входы которых объединены и соединены с выходами третьего элемента задержки, выходы элементов И второй группы вл ютс выходами отрицательной разности чисел устройства. На чертеже представлена функциональна схема устройства дл вычислени разности число-импульсных кодов. Устройство содержит первый и второй формирователи 1 и 2 импульсов, первый и второй элементы 3 и 4 задержки , элемент И-НЕ 5, первый элемент ИЛИ 6, ОК-триггер 7, первый и второй элементы И 8 и 9, второй элемент ИЛИ 10, реверсивный счетчик 11, третий и четвертый элементы И 12 и 13, третий элемент 14 задержки, первую группу элементов И 15, вторую группу элементов И 16, первую и вторую информационные шины 17 и 18, шину 19 окончани подачи кодов, шины 20 положительной разности чисел, шины 21 отрица тельной разности чисел, причем перва .и втора информационные шины 17 и 18 соединены соответственно с входами первого и второго формирователей 1 1;И 2 импульсов, ВЫХОДЫ которых соеди;нёны соответственно с входами первого и второго элементов 3 и 4 задержки и с первым и вторым входами элемента И-НЕ 5, выход которого соединен с входами установки в единицу iJKтриггера 7, выходы первого и второго элементов 3 и 4 задержки соединены соответственно с первыми входами третьего и четвертого элементов И 12 и 13 и с первым и вторым входами первого элемента ИЛИ 6, выход первого элемента ИЛИ 6 соединен с входом установки в ноль JK-триггера 7, инверсный выход которого соединен с вторыми входами третьего и четвертого элементов И 12 и 13, выход третьего элемента И 12 соединен с входом сложени реверсивного счетчика 11, выход четвертого элемента И 13 соединен с пер вым входом второго элемента ИЛИ 10, второй вход которого соединен с выходом второго элемента И 9, а выход вто рого элемента ИЛИ 10 соединен с вычитающим входом реверсивного счетчика 11, инверсный и пр мой знаковые разр дные выходы которого соединены соот ветственно с первыми входами первого и второго элементов И 8 и 9, вторые входы которых объединены и соединены с шиной 19 окончани подачи кодов, выход второго элемента И 9 соединен с входом третьего элемента 14 задержки , пр мые разр дные выходы реверсивного счетчика 11 соединены соответственно с первыми входами элементов И 15 первой группы, вторые входы которых объединены и соединены с выходами первого элемента И 8, а выходы соединены соответственно с шинами 20 положительной разности чисел, инверсные разр дные выходы реверсивного счетчика 11 соединены соответственно с первыми входами элементов И 16 второй группы, вторые входы которых объедине ны и соединены с выходом третьего элемента 14 задержки, а вьрсода соединены соответственно с шинами 21 отрицательной разности чисел. Длительность импульсов t на выходах формирователей 1 и 2 импульсов устанавливаетс не менее времени переходных процессов реверсивного счетчика 11, возникающих при поступлении импульса на один из его входов. Элементы 3 и 4 задержки задерживают импульсы на врем Т без изменени их длительности. Величина t выбираетс большей t на врем срабатывани элемента И-НЕ 5 - t ср5 и триггера дл того. чтобы к моменту по влени импульса на входе элемента И 12 (или И 13) была исключена возможность срабатывани триггера 7. Величина задержки элемента 14 выбираетс больше времени переходных процессов в реверсивном счетчике I1, возникающих при поступлении на его вход импульса. Реверсивный счетчик I1 имеет .п + 1 разр д ,из которых п разр дов вл ютс числовыми, а п + 1-й разр д - знаковым. На первые выходные шины 20 вьщаетс разность чисел А-Б, имеюща положительный знак, т.е. при на вторые выходные шины 21 выдаетс разность чисел А-Б, имеюща отрицательный знак, т.е. при А Б. Устройство дл вычислени разности работает следующим образом. В исходном состо нии реверсивный счетчик 11 и триггер 7 наход тс в нулевом состо нии (цепи установки в исходное состо ние не показаны), на входных и выходных шинах отсутствуют сигналы, на выходе элемента И-НЕ 5 присутствует единичный сигнал. Устройство начинает работать при подаче одного из чисел А (по шине 17) или Б (по шине 18). Подача кодов чисел А и Б может осуществл тьс как раздельно во времени, т.е. сначала код одного из чисел, а потом второго, .так и одновременно, т.е. коды обоих чисел подаютс в один и тот же промежуток времени. После подачи кодов обоих чисел на шину.19 подаетс импульс окончани подачи кодов. Частота импульсов, в кодах, поступающих на разные входы устройства, может быть различна. При поступлении импульса кода на одну из входных шин 17 (или 18) и отсутствии импульса на другой 18 (или 17) в течение времени t срабатывает Соответствующий формирователь 1 (или 2) импульсов и по переднему фронту входного импульса формирует на выходе импульс длительностью t. Импульс с выхода формировател 1 (или 2) импульсов запускает элемент 3 (или 4) задержки и поступает на один из входой элемента И-НЕ 5, который закрыт из-за отсутстви импульса на втором входе. Через врем ГГ импульс с выхода элемента 3 (или 4)задержки поступает на вход элемента И 12 (или 13), который открыт по второму входу, и далее - на суммирующий (или через эле мент ИЛИ 10 на вычитающий) вход ревер сивного счетчика 11 и фиксируетс им Одновременно импульс с выхода элемента 3 (или 4) задержки, поступа через элемент ИЛИ 6, подтверждает нулевое положение триггера 7 по своему- задне- му фронту. При поступлении импульса кода на одну из шин 17 (или 18) и поступлении импульса кода на другую шину 18 (или 17) в течение времени t аиало- гично предыдущему срабатывают формирователи i и 2 импульсов и запускаютс элементы 3 и 4 задержки. В момент совпадени по времени импульсов срабатывает элемент И-НЕ 5 и по заднему фронту (перепаду 1-0) выходного сигнала устанавливает триггер 7 в единичное положение, при этом закрываютс элементы И 12 и 13. Через врем ,17 после по влени импульса на выходе того формировател 1 (или 2) импульсов , который начал срабатывать первым, по вл етс единичный сигнал на втором К-входе триггера 7 (но триггер не срабатыва ет по перепаду 0-1). Импульсы с выходов элементов 3 и 4 задержки не проход т через элементы И 12 и 13 на входы реверсивного счетчика 1I. Импульсы с выходов элементов 3 и 4 задержки в этом случае складываютс по длительности ,элементом ИЛИ 6, т.е. на выходе элемента ИЛИ 6 будет один импульс, начинающийс в момент по влени импульса на одном из его входов, а заканчивающийс в момент окончани импульса на другом его выходе. В момент окончани импуль са на выходе элемента ИЛИ 6, т.е.. по его заднему фронту (по перепаду 1-0) триггер 7 устанавливаетс в нулев9е положение. Таким образом, в этом случае на входы реверсивного счетчика 1 импульсы не пропускаютс , т.е. схема осущестпл ет нычитание без участи реверсивлого счетчика 11. Работа устройства при различных вариантах подачи кодов чисел и различных отношени х величин чисел. Коды чисел подаютс раздельно во времени . 1.., первым подаетс код числа А. Импульсы кода числа А с шины I7 поступают через формирователь 1 импульсов , элемент 3 задержки и элемент И 12 на суммирующий вход реверсивного счетчика 11, в котором после окончани подачи кода будет записано число А. Далее, с шины 18 поступает код числа Б, импульсы которого через формирователь 2 импульсов, элемент 4 задержки , элемент И 13 и элемент ИЛИ 10 поступают на вычитающий вход реверсивного счетчика I1. После окончани подачи кода числа Б в реверсивном счетчике 11 записано число А-Б, знаковый разр д реверсивного счетчика 11 находитс в нулевом положении (т.е. число А-Б 0) и элемент И 8 подготовлен к работе. Импульс окончани подачи ко-дов с шины 19 проходит через элемент И 8 на входы элементов И 15 первой группы и выдает на шины 20 пр мой код числа А-Б, 2. , первым подаетс код числа Б. Импульсы кода числа Б с шины 18 поступают .через формирователь 2 импульсов , элемент 4 задержки, элемент И 13 и элемент ИЛИ 10 на вычитающий вход реверсивного счетчика II. Первый из этих импульсов устанавливает все разр ды реверсивного счетчика 11 в единичной положение, т.е. в единичное положение установлен и знаковый разр д . После окончани подачи кода числа Б в реверсивном счетчике II записан дополнительный код отрицательного числа Б. Далее 6 шины 17 поступает код числа А, импульсы KOTOj)oro через формирователь 1 импульсов, элемент 3 задержки и элемент И 12 поступают на суммирующий вход реверсивного счетчика 1I. При поступлении Б-го, импульса кода числа А в реверсивном счетчике I1 установитс О во всех разр дах, а дальше накапливаетс положительна разность. После окончани подачи кода числа А в реверсивном счетчике II записано число А-Б, а знаковый разр д реверсивного счетчика II находитс в нулевом состо нии и подготовлен к работе элемент И 8. Импульс окончани подачи кодов с щИны 19 проходит через элемент И 8 на входы элементов И 15 первой группы и вьщает на шины 20 пр мой код числа А-Б. 3. А Б, первым подаетс код числа А. Аналогично вьшеописанным случа м код числа А записываетс в реверсивный счетчик II, в котором после окон чани подачи кода записано число А Потом код числа Б, также аналогично вышеописанным случа м, поступает на вычитающий вход реверсивного счетчика II. При поступлении А-го импульса кода числа Б разр ды реверсивного счетчика II устанавливаютс в нулево состо ние, при поступлении (А+1)-го импульса кода числа Б все разр ды, ; включа и знаковый, устанавливаютс в единичное положение. После окончани подачи кода числа Б в реверсивном счетчике 11 записан дополнительный код числа А-Б, а так как знаковый разр д реверсивного счетчика 11 находитс в единичном состо нии, то к работе подготовлен элемент И 9 на . вход элемента 1А задержки и, кроме того, через элемент ИЛИ 10 - на вычи тающий вход реверсивного счетчика 11 в котором образуетс обратньй код числа А-Б. После окончани переходных процессов в реверс,ивном счетчике П на вькоде элемента 14 задержки формируетс импульс, который через элементы И 16 вьщает на шины 21 пр мой код числа А-Б (отрицательньгй зна учитываетс тем, что число выдаетс на шины 2Ц 4. А Б, первым подаетс код числа Б. . Аналогично вьш1еописанному случаю в п.2 код числа Б записываетс в реверсйвный счетчик 11, в котором посл окончани кода записан дополнительны код числа Б (знаковый разр д ревер сивиого счетчика 11 находитс в единичном положении). Далее, также аналогично вьштеописанному, в реверсивны счетчик 11 поступает код числа А, после чего в реверсивном счетчике 11 формируетс дополнительный код числа А-Б, а так как знаковый разр д реверс сивного счетчика 11 находитс в единичном состо нии, то к работе подготовлен элемент И 9. Импульс окончани подачи кодов с шины 19 проходит через элемент ИЛИ 10 на вычитающий вход реверсивного счетчика 11, в котором образуетс обратный код числа А-Б. Импульс с выхода элемента 14 задержки через элементы И 16 формирует на шинах 21 код числа А-Б (отрицательный знак также учитываетс тем, что число выдаетс на шины 21). . Коды чисел подаютс одновременно. В этом случае импульсы кодов с периодом проход т каждый по своему каналу на суммирующий или вычитающий вход реверсивного счетчика 11, а импульсы с периодом Т t на входы реверсивного счетчика 11 не поступают .. После подачи кодов в реверсивном счетчике 11 записано число А-Б и знаковый разр д находитс в нулевом состо нии , если А Б ИЛИ в реверсивном счетчике 1I записан дополнительный код числа А-Б и знаковый разр д находитс в единичном состо нии, если А Б. При поступлении импульса с шины 19 об окончании подачи кодов, аналогично вышеописанному, производитс Формирование пр мого кода числа А-Б на шинах 20 (при А Ё) или на шинах 21 (при А Б), Введение в устройство двух элементов И, двух групп элементов И, двух формирователей импульсов, элемента И-НЕ, трек элементов задержки и триггера с. соответствующими св з ми выгодно отличает предлагаемое устройство от известного, поскольку врем вычислени разности число-импульсных кодов можно сократить до длительности подачи большего числа, подава оба числа одновременно.The invention relates to automation and computing and can be used to create specialized solvers. A device is known for determining the difference, containing a reversible counter, an input signal distribution unit, a decoder, AND and OR tl J. elements. The disadvantage of this device is the inability to work with codes represented by pulses of different frequencies. The closest to the technical essence of the invention is a device for determining the difference containing a counter, the first and second elements AND, the first and second elements OR, and the direct and inverse outputs of the sign bit counter are connected to the first inputs of the first and second elements AND, respectively and the input of the counter is connected to the output of the first OR element, whose inputs are connected respectively to the buses of the first and second numbers, the inputs of the second OR element are connected to the output of the first AND element and the first control bus, and you the second element OR is connected to the counting inputs of all the bits of the counter, the second inputs of the first and second elements AND are connected to the second control bus, the output of the second element AND is connected to the low-order counter inputs 2. The disadvantage of this device is its low speed since the numbers must be fed separately to the inputs in time. The purpose of the image {) eteni is to increase the speed of the device by the possibility of asynchronous feed-number-pulse codes to its information inputs. The goal is achieved by the fact that the device for calculating the number-pulse code difference, containing the counter, the first and second IL elements. the first and second elements And, the first inputs of which are connected respectively to the inverse and direct outputs of the digit discharge of the counter, the second input of the first and second elements are combined and connected to the input of the end of the delivery of device codes, the counter ptol nen reversible, and introduced into the apparatus the third and fourth AND gates, the first and second group of AND gates, the first, second and third elements za95 Derzhko. The first and second pulse shapers, the NAND element and the JK trigger, the inverse output of which is connected to the first inputs of the third and fourth AND elements, the second inputs of which are connected respectively to the first and second inputs of the first OR element, the outputs of the first and second delay elements are connected respectively with the second inputs of the third and fourth elements AND, the output of the first element OR is connected to the input of the LC-flip-flop in zero, the inputs of the first and second pulse shapers are information inputs of the device tva, the outputs of the first and second pulse formers are connected respectively to the inputs of the first and second delay elements and to the first and second inputs of the NAND elements, the output of which is connected to the input of the unit installation of the QC-trigger, the output of the third element AND is connected to the summing input of the reversible counter , the output of the fourth element AND is connected to the first input of the second element OR, the second input of which is connected to the output of the second element AND and to the input of the third delay element, the input of the second element OR is connected to each other The inputs of the reversible counter, the forward bit outputs of which are connected respectively to the first inputs of the elements AND of the first group, the second inputs of which are combined and connected to the outputs of the first element AND, the inputs of elements AND of the first group are outputs of the positive difference of the device numbers, inverse bit outputs reversible counter is connected respectively to the first inputs of the elements And the second group, the second inputs of which are combined and connected to the outputs of the third delay element, the outputs of the elements And the second group s outputs are negative difference numbers device. The drawing shows the functional diagram of the device for calculating the difference of the number of pulse codes. The device contains the first and second shaper 1 and 2 pulses, the first and second elements 3 and 4 of the delay, the element AND NOT 5, the first element OR 6, OK trigger 7, the first and second elements AND 8 and 9, the second element OR 10, reversible counter 11, the third and fourth elements And 12 and 13, the third delay element 14, the first group of elements And 15, the second group of elements And 16, the first and second information buses 17 and 18, the bus 19 of the code supply end, the bus 20 of positive difference of numbers , tires 21 are the negative difference of numbers, the first. and the second information tires 17 and 1 8 are connected respectively to the inputs of the first and second formers 1 1; And 2 pulses, the OUTPUTS of which are connected; respectively, to the inputs of the first and second elements 3 and 4 of the delay, and to the first and second inputs of the AND-NOT element 5 whose output is connected to the installation inputs in unit iJKtrigger 7, the outputs of the first and second elements 3 and 4 of the delay are connected respectively to the first inputs of the third and fourth elements And 12 and 13 and the first and second inputs of the first element OR 6, the output of the first element OR 6 is connected to the installation input to zero JK -three Hera 7, the inverse output of which is connected to the second inputs of the third and fourth elements 12 and 13, the output of the third element 12 and is connected to the input of the reversible counter 11, the output of the fourth element 13 and 13 is connected to the first input of the second element 10, the second input of which and the output of the second element OR 10 is connected to the subtractive input of the reversing counter 11, the inverse and direct sign bit outputs of which are connected respectively to the first inputs of the first and second elements And 8 and 9, the second inputs of which are connected and connected to the bus 19 of the end of the supply of codes, the output of the second element And 9 is connected to the input of the third delay element 14, the forward bit outputs of the reversible counter 11 are connected respectively to the first inputs of the elements 15 of the first group, the second inputs of which are combined and connected to the outputs of the first element And 8, and the outputs are connected respectively to the buses 20 of the positive difference of numbers, the inverse bit outputs of the reversible counter 11 are connected respectively to the first inputs of the elements And 16 second group, the second inputs of which are combined us, and connected to the output of the third delay element 14, and vrsoda connected respectively with the tire 21 a negative difference numbers. The pulse duration t at the outputs of the formers 1 and 2 pulses is set to no less than the transient time of the reversing counter 11 that occurs when a pulse arrives at one of its inputs. Elements 3 and 4 of the delay delay the pulses by time T without changing their duration. The value of t is chosen greater than t for the response time of the NAND element 5 - t cf5 and the trigger for this. so that by the moment of appearance of the pulse at the input of element 12 and (or 13) the possibility of triggering the trigger 7 is excluded. The magnitude of the delay of element 14 is chosen longer than the transient time in the reversible counter I1 that occurs when a pulse arrives at its input. The reversible counter I1 has .n + 1 bit, of which n bits are numeric and n + 1th bit significant. On the first output tires 20, the difference of the numbers AB is indicated, having a positive sign, i.e. in the case of the second output bus 21, a difference of numbers AB is outputted, having a negative sign, i.e. with A B. The device for calculating the difference works as follows. In the initial state, the reversible counter 11 and the trigger 7 are in the zero state (the setup circuit is not shown in the initial state), there are no signals on the input and output buses, and a single signal is present at the output of the AND-NOT element 5. The device begins to work when applying one of the numbers A (via bus 17) or B (via bus 18). The submission of codes of numbers A and B can be carried out separately in time, i.e. first the code of one of the numbers, and then the second, .so and at the same time, i.e. codes of both numbers are given in the same time interval. After the codes of both numbers are sent to the bus. 19, a pulse is given to the end of the codes supply. The frequency of the pulses, in codes, arriving at different inputs of the device, may be different. When a code pulse arrives at one of the input buses 17 (or 18) and there is no pulse at the other 18 (or 17) during the time t, the corresponding shaper 1 (or 2) pulses is triggered and generates a pulse of duration t on the output leading edge. The pulse from the output of the imager 1 (or 2) pulses triggers the element 3 (or 4) delay and enters one of the input element AND-NOT 5, which is closed due to the absence of a pulse at the second input. Through time GG, the pulse from the output of element 3 (or 4) of the delay arrives at the input of element AND 12 (or 13), which is open at the second input, and then to the summing (or through element OR 10 to the subtracting) input of the reversing counter 11 and is fixed by it. Simultaneously, the pulse from the output of element 3 (or 4) of the delay through the element OR 6 confirms the zero position of the trigger 7 along its back edge. When a code pulse arrives at one of the buses 17 (or 18) and a code pulse arrives at the other bus 18 (or 17) during the time t, the shapers i and 2 pulses are triggered, and elements 3 and 4 of the delay are triggered. At the moment when the pulses coincide in time, the AND-HE element 5 is triggered and, on the falling edge (difference 1-0) of the output signal, sets trigger 7 to the single position, at which time elements 12 and 13 are closed. Time 17 after the appearance of an output pulse That shaper 1 (or 2) pulses, which began to operate first, appears a single signal at the second K-input of trigger 7 (but the trigger does not respond to the differential 0-1). The pulses from the outputs of elements 3 and 4 of the delay do not pass through the elements 12 and 13 to the inputs of the reversible counter 1I. The pulses from the outputs of elements 3 and 4 of the delay in this case add up in duration, the element OR 6, i.e. at the output of the element OR 6 there will be one pulse, starting at the moment of appearance of the pulse at one of its inputs, and ending at the moment of the end of the pulse at the other output. At the moment of termination of the impulse at the output of the element OR 6, i.e., at its trailing edge (1–1 difference), trigger 7 is set to zero position. Thus, in this case, pulses are not passed to the inputs of the reversible counter 1, i.e. The scheme performs the counting without the fate of a reversible counter 11. The device operates with various options for supplying codes of numbers and various ratios of the values of numbers. Number codes are served separately in time. 1 .., the code of the number A is supplied first. The pulses of the code of the number A from the I7 bus come through the driver 1 pulses, delay element 3 and element 12 to the summing input of the reversing counter 11, in which the number A will be written after the end of the code supply. Next the bus number 18 receives the code of number B, the pulses of which through the driver 2 pulses, the delay element 4, the element 13 and the element OR 10 arrive at the subtracting input of the reversible counter I1. After the end of the submission of the code of the number B in the reversible counter 11, the number AB is recorded, the sign bit of the reversible counter 11 is in the zero position (i.e. the number AB) and the And 8 element is ready for operation. The end-of-feed impulse from the bus 19 passes through the element AND 8 to the inputs of the elements 15 of the first group and sends the direct code of number AB to the tires 20, the code of number B first. Pulses of the code of number B from the bus 18 received through the driver 2 pulses, the element 4 delay, the element And 13 and the element OR 10 on the subtracting input of the reversible counter II. The first of these pulses sets all bits of the reversible counter 11 to the unit position, i.e. the sign position is also set to one. After the end of the submission of the code of number B, the additional code of negative number B is recorded in the reversible counter II. Next, 6 of the bus 17 receives the code of the number A, the pulses KOTOj) oro through the pulse former 1, the delay element 3 and the element 12 pass to the summing input of the reversible counter 1I. Upon receipt of the B-th pulse of the code of the number A in the reversible counter I1 is set to O in all bits, and then the difference accumulates. After the end of the submission of the code of the number A in the reversible counter II, the number AB is recorded, and the sign bit of the reversible counter II is in the zero state and element 8 is ready for operation. The pulse of the end of the submission of the codes from the SHY 19 passes through the element E 8 to the inputs elements And 15 of the first group and leads to the bus 20 direct code of the number AB. 3. A B, the code of the number A is supplied first. Similarly to the cases described above, the code of number A is recorded in reversible counter II, in which, after the end of the code supply, the number A is written. Then the code of B, also similarly to the above described cases, is fed to the subtracting input of the reversing counter II. Upon receipt of the A-th pulse of the code of the number B, the bits of the reversible counter II are set to zero, upon receipt of the (A + 1) -th pulse of the code of the number B all bits,; including sign, are set to one position. After the end of the submission of the code of the number B, the additional code of the number AB is recorded in the reversible counter 11, and since the sign bit of the reversible counter 11 is in the unit state, element I 9 is prepared for operation. the input of delay element 1A and, in addition, through the element OR 10, to the subtracting input of the reversible counter 11 in which the reverse code of the number AB is formed. After the end of the transient processes in the reverse, the output counter P on the code of the delay element 14 generates a pulse, which, through the elements 16, transfers the direct code of the number AB to the buses 21 (the negative sign is taken into account by the number issued to the buses 2 C. 4. A B , the code of number B. is supplied first. Similarly to the case described in paragraph 2, the code of number B is recorded in a reversible counter 11, in which, after the end of the code, an additional code of number B is written (the sign bit of the reverse counter 11 is in the unit position). Further, also similar to video This means that the code of number A enters the reversible counter 11, after which the additional code of the number AB is formed in the reversible counter 11, and since the sign bit of the reversible counter 11 is in the unit state, element 9 is prepared. Impulse ending the delivery of codes from the bus 19 passes through the element OR 10 to the subtractive input of the reversible counter 11, in which the reverse code of number AB is formed. On the buses 21, the impulse from the output of delay element 14 through the elements 16 forms the code of number AB (negative sign also taken into account by that number is issued on tires 21). . Number codes are served simultaneously. In this case, the pulses of codes with a period each pass through their own channel to the summing or subtracting input of the reversible counter 11, and the pulses with a period of T t do not arrive at the inputs of the reversing counter 11. After the codes have been applied, the number AB is recorded in the reversing counter 11 the sign bit is in the zero state, if A B OR an additional code of the number A-B is written in the 1I reversible counter and the sign bit is in the unit state, if A B. When the pulse arrives from the bus 19 about the end of the codes, similarly to the above, Formation of a direct code of the number AB on tires 20 (at A E) or on tires 21 (at A B), Introduction to the device of two elements AND, two groups of elements AND, two pulse shapers, element NAND, track elements delay and trigger with. By appropriate connections, the proposed device differs from the known one, since the time for calculating the difference of the number-pulse codes can be reduced to the duration of submitting a larger number by supplying both numbers simultaneously.