Изобретение относитс к импульсной технике и может быть использова но в вычислительной технике и в системах сбора и обработки данных. Известно переключающее устройство с переменным циклом работы, содержащее periiCTp начального канала, регистр циклов, регистр групп, счетчик начального канала, счетчик циклов , счетчик групп, дешифратор, две линии задержки, восемь элементов И и три элемента ИЛИ l . Такой распределитель импульсов обладает недостаточными функциональ ными возможнЪст ми из-за сложности работы по строгоОпределенной прогтрамме , что ограничивает число возможных вариантов опроса каналов, а также зависимости быстродействи от скорости работы внешних устройств. Наиболее близким к изобретению по технической сущности вл етс распределитель импульсов, содержащий триггер, первый вход которого подключен к шине тактовых импульсов а выход соединен с управл ющим входом генератора и входом управлени реверсивного счетчика, счетный вход которого соединен с выходом генератора и с первым входом стробируемого дешифратора, второй вход которого подключен к выходу двоцчного счетчи ка, первый вход счетчика соединен с выходом элемента И/ вход установки в напь двоичного счетчика подключен к выходу элемента ИЛИ, первый вход которого соединен с выходом реверси ного счетчика и с вторым входом уст новки в ноль триггера, второй вхоД элемента ИЛИ подключен к выходу одно вибратора и входу линии задержки 2 Однако известный распределитель импульсов обладает недостаточной функциональной способностью, так ка не позвол ет производить последова7 тельный сброс задаваемого числа каналов , начина с любого. Цель изобретени - расширение функциональных возможностей. Поставленна цель достигаетс тем, что распределитель импульсов, содержащий триггер, первый вход кото рого подключен к шине тактовых импульсов , а выход соединен с управл ющим входом генератора и входом управлени реверсивного счетчика, счет ный вход которого соединен с выходом генератора и с первым входом стробируемэго дешифратора, второй вход которого подключен к выходу двоичного счетчика, первый вход счетчика соединен с выходом элемента И, вход установки в ноль двоичного счетчика подключен к выходу элемента ИЛИ, первый вход которого соединен с выходом реверсивного счетчика и с й орым входом установки в ноль триггера второй вход элемента ИЛИ подключен к выходу одновибратора и входу линии задержки, введены дополнительные элементы ИЛИ, лини задерлски, счетчик начального канала, счетчик конечного канала, арифметическое логическое устройство, шина записи номера начального канала и шина записи номера конечного канала, причем первый вход дополнительного элемента ИЛИ соединен с выходом генератора, второй вход - с шиной записи номера начального канала и счетным входом счетчика начального канала, выход которого соединен с первым входом элемента И и входом второго числа арифметического логического устройства , вход первого числа арифметического логического устройства соединен с выходом счетчика конечного канала, вход которого подключен к выходу линии задержки, а также к шине записи номера конечного канайа, выход одновибратора соединен с входами установки в ноль счетчиков начального и конечного канала, вход дополнительной линии задержки подключен к выходу реверсивного счетчика, выход к второму входу элемента И, выход дополнительного элемента ИЛИ соединен с вторым входом двоичного счетчика, а выход арифметического логического устройства соединен с установочным входом реверсивного счетчика. На чертеже изображена функциональна схема распределител импульсов, Распределитель импульсов содержит соединенные последовательно триггер 1, подключенный к шине 2 тактовых импульсов, и генератор 3, а 7:ак же двоичный счетчик 4 и подсоединенный к его выходу стрсбируемый де 1шфратор 5, вход стробировани которого соединен с генератором 3, счетчик 6 начсшьного канала, счетный вход которого соединен с шиной 7 записи начального канала, счетчик 8 конечного канала, счетный вход которого соединен с шиной 9 записи конечного канала, арифметическое логическое устройство 10, вход первого числа которого соединен со счетчиком 8 конечного канала, а вход второго числа - со счетчиком 6 начального канала, реверсивный счетчик 11, установочный вход которого соединен с выходом арифметического логического устройства 10, одновибратор 12, линию 13 задержки, дополнительную линию 14 задержки, элемент И 15, дополнительный элемент ИЛИ 16, элемент ИЛИ 17, причем выход одновибратора 12 соединен с входом линии 13 задержки, входами установки нул счетчика 6 начального канала, счетчика 8 канала и с первым входом элемента ИЛИ 17, второй вход элемента ИЛИ 17 соединен с выходом реверсивного счетчика 11, который также соединен с входом установки в нуль три гера 1, и входом дополнительной 14 задержки, выход элемента ИЛИ 17 соединен с входом установки нуль двоичного счетчика 4, выход линии 13 задержки соединен с шиной записи конечного канала выход допол нительной линии 14 задержки соединен с первым входом элемента И 15, второй вход которого соединен с вых дом счетчика б начального канала, выход элемента И 15 соединен с уста новочным входом двоичного счетчика 4, первый вход дополнительного элемента ИЛИ 16 соединен с генерато ром 3, второй - с шиной 7 записи начального канала, а выход дополнительного элемента ИЛИ 16 соединен со счетным входом двоичного счетчика 4, управл ющий вход реверсивного счетчика 11 соединен с триггером 1, а счетный вход.- с генератором 3, Арифметическое логическое устройств выполнено на микросхеме К155ИПЗ. Распределитель импульсов работае следуючщм образом. При подаче напр жени питани срабатывает одновибратор 12, вьораба тывающий импульс сброса всех тригге ров и счетчиков схемы в ноль. Этот же импульс, задержанный линией13 з держки, поступает на счетный вход счетчика 8 конечного канала, устана лива в нем код 0001. В счетчике 6 начального канала записан код 0000, Это соответствует одноканальному ре жиму работы. При необходимости обес печени любого другого режима работы на счетный вход счетчика б начал ного канала по шине 7 записи началь ного канала подаетс последовательность импульсов записи кода номера начального канала, а на счетный вхо счетчика 8 конечного канала по шине 9 записи конечного канала подает с последовательность импульсов записи кода номера.конечного канала. Одновременно с записью кода в счетчик б, происходит запись этого же кода в счетчик 4 через дополнительный элемент ИЛИ 16, При этом код, записываемый в счетчики 4 и 6, должен быть численно на единицу меньше чем номер начального канала. Это не обходимо дл правильной работы и упрощени схемы. Информаци в счетчиках б начального канала и 8 конеч ного канала хранитс до тех пор, пока в них не будет записана нова информаци . С выходов счетчиков 6 начального канала и В конечнсзго кан ла коды подаютс на входы арифметического логического устройства 10, I. осуществл ющего вычисление и хране- ние кода числа опрашиваемых каналов,, который затем подаетс на установочные входы реверсивного счетчика II. Режимом работы реверсивного счетчика 11, а также задающего генератора 3 управл ет триггер 1. В исходный момент триггер 1 установлен в нулевое состо ние, при этом с его пр мого выхода на управл ющий вход реверсивного счетчика 11 подаетс уровень, разрешающий запись из арифметического логического устройства 10. Этот же уровень запрещает работу задающего генератора 3. С приходом от внешнего источника тактового импульса по щине 2 тактовых импульсов триггер 1 перебрасываетс , разреша работу генератора 3 и реверсивного счетчика 11 в режиме счета. С каждым импульсом генератора в двоичном счетчике 4 код увеличиваетс на единицу , а в реверсивном счетчике 11 уменьшаетс на единицу. С выходов ДВОИЧНОГО счетчика 4 код поступает на входы стробируемого дешифратора 5, стробируемого импульсами генератора , несколько задержанными по времени. На соответствующих выходах дешифратора последовательно по вл ютс импульсы опроса каналов. Как только генератор вырабатывает число импульсов , равное количеству опрашиваемых каналов, в реверсивном счетчике устанавливаетс код 0000 и на его выходе по вл етс импульс сброса и перезаписи. По этому импульсу триггер 1 сбрасываетс в ноль, разреша перезапись кода числа каналов в реверсивный счетчик 11 из арифметического логического устройства 10. Этот же импульс через элемент ИЛИ 17 сбрасывает в ноль двоичный счетчик 4 и задержанный линией задержки 14 поступает на вход элемента И 15, разреша запись в двоичный счетчик 4 кода из счетчика 6 начального канала. Таким образом, в конце цикла все счетчики и триггеры автоматически устанавливаютс в исходное состо ние. С приходом очередного тактового импульса цикл работы распределител импульсов повтор етс . Изменение режима работы осуществл етс записью новых номеров начального и конечного опрашиваемых каналов . Быстродействие распределител определ етс скоростью работы генератора 3. Таким образом, расшир ютс функциональные возможности распределител импульсов благодар наличию возможности свободного задани номеров начального и конечного опрашивани каналов .The invention relates to a pulse technique and can be used in computing and in data acquisition and processing systems. Known switching device with a variable cycle of operation, containing the initial channel periiCTp, cycle register, group register, initial channel counter, cycle counter, group counter, decoder, two delay lines, eight AND elements, and three OR elements l. Such a pulse distributor has insufficient functional capabilities due to the complexity of work on a strictly defined program, which limits the number of possible polling channels, as well as the dependence of speed on the speed of external devices. The closest to the invention in technical essence is a pulse distributor containing a trigger, the first input of which is connected to the clock pulse bus and the output is connected to the control input of the generator and the control input of the reversible counter, the counting input of which is connected to the output of the generator and to the first input of the gated decoder , the second input of which is connected to the output of the binary counter, the first input of the counter is connected to the output of the I / I element and the installation input to the binary counter is connected to the output of the element OR, the first input of which is connected to the output of the reversing counter and with the second input of the setup to zero of the trigger, the second input of the OR element is connected to the output of one vibrator and the input of the delay line 2 However, the known pulse distributor has insufficient functional capability. sequential reset of the specified number of channels, starting with any. The purpose of the invention is to expand the functionality. The goal is achieved by the pulse distributor containing a trigger, the first input of which is connected to the clock pulse bus, and the output is connected to the control input of the generator and the control input of the reversible counter, the counting input of which is connected to the output of the generator and to the first input of the strobe decoder the second input of which is connected to the output of the binary counter, the first input of the counter is connected to the output of the AND element, the input of setting the binary counter to zero is connected to the output of the OR element, the first input of which о connected to the output of the reversible counter and with the 13th input of the installation to zero of the trigger the second input of the element OR is connected to the output of the one-vibrator and the input of the delay line, additional elements OR, the zadlerski line, the initial channel counter, the counter of the final channel, the arithmetic logic device, the write bus the number of the initial channel and the write bus of the number of the ending channel, the first input of the additional element OR is connected to the generator output, the second input is connected to the recording bus of the number of the initial channel and counting input m of the initial channel counter, the output of which is connected to the first input of the element I and the input of the second number of the arithmetic logic unit; , the output of the one-shot is connected to the inputs for setting zero the start and end channel counters, the input of the additional delay line is connected to the output of the reversing counter, the output is to the second input of AND, OR output of the complementary element is coupled to the second input of the binary counter, and the output of the arithmetic logic unit is connected to the adjusting input of the reversible counter. The drawing shows a functional diagram of a pulse distributor. The pulse distributor contains a trigger 1 connected in series, 2 clocks connected to the bus, and a generator 3, and 7: the same binary counter 4 and a stfrarator 5 connected to its output, the gate of which is connected to the generator 3, the counter 6 of the perm channel, the counting input of which is connected to the recording channel bus 7 of the initial channel, the counter 8 of the end channel, the counting input of which is connected to the bus 9 recording the end channel, arithmetic logical device 10, the input of the first number of which is connected to the counter 8 of the final channel, and the input of the second number - with the counter 6 of the initial channel; 14 delays, element 15, an additional element OR 16, element OR 17, the output of the one-shot 12 connected to the input of the delay line 13, the inputs for setting the zero of the initial channel counter 6, the channel counter 8 and the first input The element OR 17, the second input of the element OR 17 is connected to the output of the reversible counter 11, which is also connected to the input of the zero setting three headers 1, and the input of an additional 14 delay, the output of the element OR 17 is connected to the input of the zero setting of the binary counter 4 the delay is connected to the write bus of the final channel; the output of the additional delay line 14 is connected to the first input of the element 15, the second input of which is connected to the output of the counter of the initial channel; the output of the element 15 is connected to the input of the binary counter 4; The secondary input of the OR 16 element is connected to the generator 3, the second to the recording channel 7 bus of the initial channel, and the output of the additional element OR 16 is connected to the counting input of the binary counter 4, the control input of the reversible counter 11 is connected to the trigger 1, and the counting input. - with oscillator 3, Arithmetic logical devices are executed on a K155IPZ microcircuit. Pulse distributor work as follows. When the supply voltage is applied, the one-shot 12 is triggered, the pulse-absorbing impulse of resetting all the triggers and circuit counters to zero. The same pulse, delayed by the line 13 of the holder, arrives at the counting input of the counter 8 of the final channel, the code 0001 is set in it. In the initial channel counter 6, the code 0000 is written. This corresponds to the single-channel mode of operation. If necessary, the liver of any other mode of operation feeds the counting input of the start channel counter b via the write bus 7 of the start channel and feeds a sequence of pulses to write the code of the initial channel number, and sends the count of the end channel to the count input of the end channel counter 8. write the code number of the end channel. Simultaneously with the recording of the code in the counter b, the same code is recorded in the counter 4 through the additional element OR 16. The code written in the counters 4 and 6 must be numerically one less than the initial channel number. This is not necessary for proper operation and simplification of the circuit. The information in the initial channel and the final channel 8 counters is stored until new information is recorded in them. From the outputs of the counters 6 of the initial channel and the final channel, the codes are fed to the inputs of the arithmetic logic unit 10, I. performing the calculation and storage of the code of the number of polled channels, which is then fed to the installation inputs of the reversible counter II. The operating mode of the reversible counter 11, as well as the master oscillator 3 controls the trigger 1. At the initial moment, the trigger 1 is set to the zero state, while from its direct output to the control input of the reversing counter 11 a level is applied that permits recording from the arithmetic logic unit 10. This same level prohibits the operation of the master oscillator 3. With the arrival of a clock pulse from an external source, a trigger 1 is thrown across the splint 2 clock pulses, allowing the generator 3 and the reversing counter 11 to operate in the account mode. that With each generator pulse in binary counter 4, the code is increased by one, and in the reverse counter 11 it is reduced by one. From the outputs of the BINARY counter 4, the code is fed to the inputs of the gated decoder 5, gated by generator pulses, somewhat delayed by time. At the corresponding outputs of the decoder, polling of the channels appears successively. As soon as the generator generates a number of pulses equal to the number of polled channels, a code 0000 is set in the reversing counter and a reset and overwrite pulse appears at its output. Trigger 1 is reset to zero by this pulse, allowing overwriting the code of the number of channels in the reversible counter 11 from the arithmetic logic device 10. This same pulse through the OR element 17 resets the binary counter 4 to zero and delayed by the delay line 14 enters the element And 15, allowing write to the binary counter 4 codes from the counter 6 of the initial channel. Thus, at the end of the cycle, all counters and triggers are automatically reset. With the arrival of the next clock pulse, the cycle of the pulse distributor is repeated. Changing the mode of operation is carried out by recording the new numbers of the initial and final polled channels. The performance of the distributor is determined by the speed of operation of the generator 3. Thus, the functionality of the pulse distributor expands due to the possibility of free assignment of the initial and final channel polling numbers.