SU1056202A1 - Устройство дл контрол микропрограмм - Google Patents

Description

мы первого peincTjja микрокоманд соединен с первыми входами п того и шестого элементов И и второго элемента ИЛИ, выход которого соединен с единичным входом триггера управлени , выход признака конца микропрограммы второго регистра микрокоманд соединен со вторыми входами второго элемента ИЛИ и п того элемента И, а так же с первым входом седьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, и через второй элемент задержки с первым входом .восьмого элемента И, единичный выход триггера управлени  соединен с вторым входом первого эле мента И и через третий элемент за- держки соединен с вторыми входами седьмого и шестого элементов И, выхо которого соединен с вторым входом третьего элемента ИЛИ, через четвертый элемент задержки соединен с первым входом дев того элемента И, выход п того элемента И соединен с инверсными входами первого, шестого и седьмого элементов И, а также с третьим входом третьего элемента ИЛИ, выход которого соединен с нулевым 2 входом триггера пуска, управл ющим входом регистра результата и входом первого элемента задержки, выход первого элемента задержки через п тый элемент задержки соединен с нулевым входом триггера управлени  и установочными входами первого и второго регистров логических условий, регистра результата и счетчика, выход которого соединен с первым входом схемы сравнени , выходы первого и второго регистров логических условий соединены соответственно с первым и вторым входами блока анализа, выход которого соединен с информационным входом регистра результата, информационный выход, единичный и нулевой выход триггера первого разр да регистра результата соединены соответственно с вторыми входами cxehfti сравнени  и вторыми входами восьмого и дев того элементов И, выходы которых соединены соответственно с вторым и третьим входами первого элемента ИЛИ, второй выход генератора импульсов соединен с установочными входами первого и второго регистров микрокоманд.

t

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при разработке средств функционального диагностировани  мультимикропрограммных систем,

Известно устройство дл  контрол  микропрограмм, содержащее регистры, схему сравнени , элемент задержки и логические элементы И, ИЛИ ГЛ .

Недостатком известного устройств  вл етс  низка  достоверность контрол , котора  обусловлена тем, что устройство обеспечивает обнаружение только одного класса субъектиных ошибок типа тупик V

Известно устройство дл  контрол  микропрограммного автомата, содержащее регистры, триггер, элементы И, ИЛИ и схему сравнени  У.

Недостатком известного устройств  вл етс  также низка  достоверность контрол .

Известен также микропрограммный процессор, в состав которого входит устройство дл  контрол  микропрограми, содержащее счетчик, схему сравнени :

регистр, триггер и элементы (f).

Недостатками известного устройства  вл ютс  низка  достоверность контрол  и узка  область применени . Это обусловлено тем, что оно контролирует ход выполнени  микропрограммы путем подсчета числа микрокоманд только в линейной неразветвленной ее части. Кроме того, это устройство не позвол ет контролировать микропрограммы .

Наиболее близким по технической сущности и достигаемому положительному эффекту к изобретению  вл етс  устройство дл  контрол  микропрограммного процессора, содержащее счетчик , первый и второй регистры логических условий, первый, регистр микрокоманд , генератор импульсов, блок анализа, схему сраи {ени , тригтеры пуска и управлени , первый коммутатор , первый элемент задержки, первый и второй элементы ИЛИ-, первый - дев тый элементы И, причем вход пуска устройства соединен с еди1 ичным вхо дом триггера пуска, единичный выход которого соединен с управл ющим вхо дом генератора импульсов, первый выход генератора импульсов соединен с пер вым входом первого элемента И, выхо которого соединен со счетным входом счетчика, вход логических условий устройства соединен с информационным входом первого коммутатора , выход которого соединен с инфор мационным входом первого регистра логических условий, первый информационный вход устройства соединен с входом первого регистра микрокоманд выходы кода логических условий и метка ветвлени  которого соединены соответственно с управл ющим входом первого коммутатора и первым входом второго элемента И, выход которого соединен с управл ющим вхо дом первого регистра логических условий ,, выходы схемы сравнени  и пер вого элемента задержки соединены с первым и вторым входами третьего элемента И соответственно, выход которого соединен с первым входом первого элемента ИЛИ, выход которого  вл етс  выходом устройства ( . : Недостатком известного устройства  вл етс  узка  область применени , котора  обусловлена тем, что в нем реализуетс  контроль последовательных микропрограмм путем под счета числа регшизованных микрокоманд к зависимости от выполн емой ветви (кортежа значений логических условий) и анализа соответстви  индексов , измен ющихс  в течение микротакта логических условий заданному распределению сдвигов. Это уст ройство ориентировано только на одновременный контроль одной (последовательной ) микропрограммы, что су щественно область его применени . Дл  того, чтобы реализоват контроль параллельных микропрограмм необходимо одновременно использоват два устройства, аналогичных известному , и специальную схему анализа. Такое техническое решение потребует больших затрат оборудовани  и приводит к снижению надежности устройства . Цель изобретени  - расширение области применени  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  контрол  микропрограмм, содержащее счетчик, йервый и второй регистры -логических условий, первый регистр микрокоманд , генератор импульсов, блок анализа , схему сравнени , триггер пуска , триггер управлени , первый кйммутатор , первый элемент задержки, первый и второй элементы ИЛИ, первый , второй, третий, четвертый, п тый , шестой, седьмой, восьмой и дев тый элементы И, причем вход пуска устройства соединен с единичным вход дом триггера пуска, единичный выход которого . соеди.нен с управл ющим входом генератора импульсов, первый выход генератора импульсов соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика, вход логических условий устройства соединен с информационным входом первого коммутатора, выход которого соединен с информационным входом первого регистра логических условий, первый информационный вход устройства соединен с входом первого регистра микрокоманд , выходы кода логических условий и метка ветвлени  которого соединены соответственно с управл ющим входом первого коммутатора и первым входом второго элемента И, выход которого соединен с управл ющим входом первого регистра логических условий , выходы схемь сравнени  и первого элемента задержки соединены соответственно с первым и вторым входами третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого  вл етс  выходом устройства, введены второй регистр микрокоманд, регистр результата , второй коммутатор, третий элемент ИЛИ, второй, третий, четвертый и п тьй элементы задержки, причем второй информационный вход устройства соединен с входом второго регистра микрокоманд, выход кода логических условий которого соединен с управл ющим входом второго коммутатора , вход логических условий устройства соединен с информационным входом второго коммутатора, выход которого соединен с- информационным входом второго регистра логических условий, единичный выход триггера пуска соединен с вторым входом вто роге элемента И и первым входом чет вертого элемента И, выход которого соединен с управл ющим входом втрро го регистра логических условий, выход метки ветвлени  второго регистра микрокоманд соединен с вторым входом четвертого элемента И, выход метки конца микропрограмм первого регистра микрокоманд соединен с пер выми входами п того, шестого элементов И и второго элемента ИЛИ, вы ход которого соединен с единичным входом триггера управлени , выход метки конца микропрограммы второго регистра микрокоманд соединен с вто рыми входами второго элемента ИЛИ и п того элемента И, а также с первым входом седьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, а через второй элемент задержки-с первым , входом восьмого элемента И, единичный выход триггера управлени  соединен с вторым входом первого элемента И, а через третий элемент задержки соединен с вторыми входами седьмого и шестого элементов И, выход которого соединен с -вторым вх дом/третьего элемента ИЛИ, а через четвертый элемент задержки соединен с первым входом дев того элемента И, выход п того элемента И соединен с инверсными входами первого, шесто го и седьмого элементов И, а также с третьим входом третьего элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, управл ющим , входом регистра результата и входом первого элемента задержки, выход первого элемента задержки через п тый элемент задержки соединен с нулевым входом триггера управлени  и установочными входами первого и второго регистров логических условий, регистра результата и счетчика, выход которого соединен с первым входом схемы сравнени , выходы первого и второго регистров логических условий соединены соответственно с первым и вторым входами блока анализа, выход которого соединен с информационным входом регистра результата, информационный выход, единичный и нулевой выход триггера первого разр да регистра результата соединены соответственно с вторыми входами схемы сравнени  026 , и вторыми входами восьмого и дев того элементов И, выходы которых соединены соответственно с вторым и третьим входами первого элемента ИЛИ, второй выход генератора импульсов соединен с установочными входами первого и второго регистров микро-, команд. Сущность изобретени  состоит в расширении области применени  устройства на основе организации одновременного контрол  двух параллельно ); выполн емых микропрограмм. Контроль параллельных микропрограмм осуществл етс  путем сравмени  действительного и требуемого значений контрольного признака, получаемого путем модификации кода разности числа микрокоманд, содержащихс  в ветв х реализуемых параллельных микропрограмм, кодом значений логических условий. На фиг. 1 приведена функциональна  схема предлагаемого устройства; на фиг. 2 - временна  диаграмма работы устройства; на фиг. 3 - функциональна  схема первого и второго коммутаторов; на фиг. 4 - фрагмент параллельной микропрограммы; на фиг. 5 - фрагмент таблицы соответстви , описывакщей работу блока анаг лиза. Устройство содержит триггер 1 пуска, первый регистр 2 микрокоманд содержащий пол  кода логических условий 2.1,метки ветвлени  2.2, информационное 2.3 и метки конца первой микропрограммы 2.4, первый коммутатор 3, первый регистр 4 логических условий, блок 5 анализа, регистр 6 результата, восьмой 7 и дев тый 8 элементы Н соответстбенно,, первый элемент ИЛИ 9, второй 10 и четвертый 1I элементы И соответственно , схем,1 12 сравнени , третий элемент И 1.3, второй регистр 14 микро- команд с пол ми кода логических условий 14.1, метки ветвлени  14,2, информац {онным 14.3, метки конца второй микропрограммы 14.4, второй коммутатор 15, второй регистр 16 логических условий, генератор 17 импульсов с первым 17,1 и вторым 17,2 выходами,, триггер 18 управлени , первый элемент И 19, счетчик 20, п тый элемент И 21, второй элемент ИЛИ 22, третий 23, второй 24 и четвертый 25 элементы задержки соответственно , шестой 26 и седьмой 27 элементы И соответственно, третий элемент ИЛИ 28, первый 29 и п тый 30 элементы задержки соответственно входы пуска 31, логических условий 32, первый 33 и второй 34 информационные входы устройства соответственно , выход 35 устройства. Первый (второй) коммутатор 3 (15 ( фиг. З) содержит группу элементов И 36.1-36.И и элемент ИЛИ 37. На .j4 и 5прин ты следующие ОООЗНо.Чбп1тЯ А. J I у 4 9 9 7 микрокоманда первой и второй .параллельной микpoпpoгpaй в l, Xj,x,x{,x - - . о логические услови ; N ,Nr - количес во микрокоманд в микропрограммах при фиксированных значени х логических условий; ь требуемое зна чение контрольного признака, |U ма разр д. По сним назначение основных узлов устройства. Регистры 2 и 14 микрокоманд пред назначены дл  хранени  микрокоманд параллельных мшсропрограмм. Эти регистры имеют в соответствии с форма тон микрокоманд чбтыре пол : поле кода логических условий 2.1 (14)j в котором указываетс  код (номер) провер емого в данной точке ветвлени  логического услови ; поле метки ветвлени  2,2 (14.2), в котором записываетс  единица только в точках ветвлени ; информационное поле 2,3 (14.3), в котором записываютс  операционные и адресные части микрокоманд (адресные части посту . пают на формирователь адреса, а опе рационные на-выход устройства; выходы : этого пол  условно не показаны ); поле метки конца микропрограмttu 2.4 (14.4), в котором записываетс  единица только в последней мик рокоманде микропрограммы. Триггер 1 предназначен дп  фиксации сигнала начала параллельного участка, который  вл етс  пусковым сигналом дп  данного устройства. Элементы И 10 и 11 предназначены дл  разрешени  записи значений логических условий в регистры логичес ких условий по меткам ветвлений в процессе выполнени  параллельных микропрограмм. Регистры 4 и 16 логи ческих условий предназначены дл  записи кода значений логических условий . Запись информации в эти ре . гистры осуществл етс  через комму28 таторы 3 и 15 (фиг. 3). С помощью элементов И 36,I,...,36.П иэ кода значений логических условий, поступающих на входы 32, выдел етс  один разр д (код на входах 2.1 (14.1) унитарный ) и значение провер емого логического услови  через элемент ИЛИ 37 записываетс  в регистры 4 и 16. Блок 5 анализа предназлачен дл  формировани  кода знакового разр да Sign((iN ) этого числа в зависимости от кодов значений логических условий и  вл етс  комбинационным кодовым преобразователем. Алгоритм функционировани  блока 5 анализа по сн етс  примером, представлеиным на фиг. 4 и 5. Дл  данной пар аллельной микропрограммы (фиг. 4) таблица соответстви  входных наборов представлена на фиг. 5. Регистр 6 результата предназначен дл  записи и хранени  кода д N, сформированного в блоке 5 анализа, элементы И 7 и 8 - дп  сравнени  знаков, схема 12 сравнени  - дл  сравнени  абсолютных значений кодов,элемент И 13 - дл  разрешени  выдачи результата сравнени  после формировани  кода Л в регистре 6. Элемент ИЛИ 9 предназначен ,,л  выдачи сигнала ошибки в случае несовпадени  Sign(N ) и-51дп(4МЙ) или кодов/iN / и/i,. Элемент ИЛИ 22 предназначен дл  форМировани  сигнала об окончании лю-бой нли обеих параллельных микропрограмм . Генератор 17 тактовых импульсов обеспечивает синхронизац ло работы . По импульсам с выхода 17.1 производитс  считывание микрокоманд в регистры 2 и .14, а с выхода 17.2 - их обнуление. Триггер 18 предназначен дл  фиксации сигнала окончани  одной из параллельных микропрограмм . Элемент И 19 предназначен дл  разрешени  подсчета счетчиком 20 кода разности микрокоманд д Мь в случае, если вьшолнение одной микропрограммы уже закончено, а второй еще нет. Элемент 23 задержки предназначен дп  исключени  формировани  результата контрол  по сигналу об окончании выполнени  первой микропрограммы . Элемент И 21 предназначен дп  обеспечени  сравнени  кодов/ i N / , блокировки сравнени  знаков Sign() н SignCiNb) и запрещени  записи информации в счетчик 20 в случае одновременного окончани  выполнени  параллельных микропрограмм. Элементы Е 26 н 27 предназначены дл  формировани  сигнала знака Sign() после окончани  обеих параллельнь х микропрограмм. Элемент ИЛИ 28 предназначен дл  формирова ,ни  сигнала об окончании параллельного участка и записи кодаАМРв ре гистр 65 элементы задержки 24 и 25 дл  задержки поступлени  сигнала зн ка Sign(&N) на сравнение его со зн ком Sign(&N) на врем  записи информации о нем в регистр 6. Элемент 29.задержки предназначен дл  задерж ки сигнала на вьщачу результата сра нени  кодов/Л и/АМ Р/до его за писи 3 регистр 6. Элемент 30 задерж ки предназначен дл  задержки сигнал на автоматическую установку схемы в исходное состо ние до тех пор пока не будет произведено сравнение вели чин / и М Р/и/А , и S i gn (А ) и Sign( Контроль параллелыл 1Х микропрограмм заключаетс  в следующем. В регистрах 4 и 16 логических условий в процессе реализации пара.л лельных микропрограмм записываютс  коды значений логических условий. По результирующему коду в блоке 5 анализа вычисл етс  код. После выполнени  одной из микропрограмм, на пример - () счетчиком 20 начинаетс  подсчет числа реализуемых да лее микрокоманд в ьадкропрограмме p(U. По окончании выполнени  второй микропрограммы Фп(т) вычисл етс  знак разности Sign{uN). Sign(AN) если последней заканчиваетс  микропрограмма gt SignUN) i 0 если последней заканчиваетс  микропрогра ма Фа . На элементах И 7 и 8 (й сравниваетс  со знаком разности, . записанным в знаковом разр де регистра 6, В случае несовпадени  формируетс  сигнал ошибки на выходе 35устройства. Сигнал ошибки формируетс  также при несовпадении кодов (uN) и (flN ) на схеме 12 сравнени . Если обе микропрограммы Р и закончатс  одновременно, то знаки .Sign(&N и Sign(aM) не сравниваютс , а сравниваютс  только коды . При автоматической установке схемы в исходное состо ние в регистры 4 и 16 логических условий записываетс  единица в первый разр д. Эта единица служит маркером формируемого кода логических условий. Тогда дл  формировани  кода Л N используетс  информаци , снимаема  с разр дов регистров 4 и 16, расположенных выше первого единичного. Устройство контрол  параллельных микропрограмм работает следующим образом . В исходном состо нии все элементы пам ти, за исключением регистров 4 и 16 логических условий, наход тс  в нулевом состо нии, Врегистрах 12 и 13 логических-условий записаны единицы в первых разр дах, По приходу на вход 31 устройства сигнала Начало параллельного участка первый триггер 1 устанавливаетс  в единичное состо ние. Сигнал высокого уровн , снимаемый с его выхода, поступает на входы элементов И 10 и II, разрешает запись логических условий в регистры 4 и 16 логических условий и подачу импульсов от генератора 17. Значени  логических условий , поступающие на входы 32 устройства записываютс  в регистры 4 и 6 логических условий по меткам ветвлени  в микропрограммах, поступающим с полей 2,2 и 14.2 регистров микроманд, через элементы И 10 и П на синхровходы регистров 4 и 16. Сигнал об окончании выполнени  микропрограммы, например, Ф () поступает с пол  2.4 (14.4) через элемент ИЛИ 22 на вход (фиг, 2) триггера 18 и устанавливает его в единичное состо ние. Тогда при поступлении каждого синхроимпульса считывани  очередной микрокоманды (первого выхода генератора )7) на вход элемента И 19 в счетчике 20 формируетс  код ii.11. Сигнал окончани  мшcpoпpoгpaм   I Pj,(P|j} через элемент И 26 (27 не Проходит, так как он 6nokHpoBaH нулевым сигналом, поступающим с выхоа элемента 23 задержки. По приходу сигнала окончани  выполнени  микропрограммы Тп (Ф) на выходе элемента И 27 (26) по вл етс  сигнал высокого уровн , которьш поступает через элемент ИЛИ 28 на R-вход триггера 1 и С-вход регистра i6. При этом первый триггер I устанавливаетс  в нулевое состо ние

и запрещает aiHinci. логических условий н регистры 4 и 16 логических условий . Код U N записываетс  в регистр 6 результата. С задержкой, равной времени записи регистр 6, осуп(ествл емой элементом 24 (25) задержки , сигнал поступает на вход элемента И 7 (8) и свидетельствует о том что знак разности ЛМ отрицательный (положительный). На другой вход этого элемента поступает сигнал со знакового разр да регистра 6. Этот сигнал равен единице, если 3HaK./gN noложительный , и нулю, если знак М отрицательный.

Таким образом, при несовпадении Sign( и Sign UN) на выходе элемента И 7 (8) по витс  единичгелй сигнал, который через первый элемент ИЛИ 9 пройдет на выход 33 устройства

Одновремеино со сравнением знака, единичный сигнал с выхода элемента ИЛИ 28 с задержкой на элементе 29 задержки поступает на вход элемента И 13 и разрешает прохождение на выход устройства i4 сигнала результата сравнени  кодов / л и j ft Нб |. Эти коды снимаютс  соответственно с выходов регистра 6 и счетчика 20 и посту ,пают на входы 12 сравнени . Если коды не совпадают, то единичный сигнал ошибки с выхода схемы 12 сравнени  через элементы И 13 иИЛИ 9 поступает на выход устройства 35.

С задержкой на элементе 30 задержи , равной времени сравнени  кодов

М ийКб, сигнал поступит затем на R-входы триггеров 1 и 15, регистра 6, 01-входы регистров 4 и 16 огических условий. При этом триггеры I и 15 и регистр 6 обнул ютс , а

в первые разр ды регистров 4 и 16 логических условий записываютс  единицы.

Если выполнение обеих микропрограмм , закончитс  одновременно, то с выходов полей 2.4 и 14.4 одновременно поступ т сигналы, триггер 18 , установитс  в единичное состо ние, но подсчет кода &N6 в счетчике 20 не произведетс , так как инверсный вход элемента И 19 запираетс  сигналом высокого уровн , поступающим с выхода элемента И 21, этим же сигналом запираютс  элементы И 26 и 27. Единичный сигнал, снимаемый с выхода шестого элемента И 21, поступает на вход элемента ИЛИ 28, что влечет за собой окончание формировани  кода а N и запись его в регистр 6 результата, сравнение кода|дМ Ч с |bN&|, автоматическую установку схемы висходное положение аналогично вышеописанному.

Таким образом, предлагаемое устройство позвол ет осуществл ть в отличи от известных контроль как последовательных , так и параллельных микропрограмм.

Фиг 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОГРАММ, содержащее счетчик, первый й второй регистры логических условий, первый регистр микрокоманд, генератор импульсов, блок анализа, схему сравнения, триггер пуска, тригт ‘гер управления, первый коммутатор, первый’элемент задержки, первый и второй элементы ИЛИ, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, причем вход пуска устройства соединен с единичным входом триггера пуска, единичный выход которого соединен с управляющим входом генератора импульсов, первый выход генератора импульсов соединен с первым входом йервого элемента И, выход которого соединен со счетным входом счетi' чика, вход логических условий устройства соединен с информационным входом первого коммутатора, выход ко- . торого соединен с информационным входом Первого регистра логических условий, первый информационный вход устройства соединен с входом первого регистра микрокоманд, выходы кода логических условий и признак ветвления которого соединены соответственно с управляющим входом первого коммутатора и первым входом второго элемента И, выход которого соединен с управляющим входом первого регистра логических условий, выходы схемы сравнения и первого элемента задержки соединены с первым и вторым входами третьего элемента И соответственно, выход которого соединен с первым вхо дом первого элемента ИЛИ, выход которого является выходом устройства, отличающееся тем, что, с целью расширения области применения, в устройство введены второй регистр микрокоманд, регистр результата, второй коммутатор, третей элемент ИЛИ, второй, третий, четвертый й пятый элементы задержки, причем второй информационный вход устройства 'соединен с входом второго регистра (Микрокоманд, выход кода логических ’условий которого соединен с управляющим входом второго коммутатора, вход логических условий устройства соединен с информационным вхо-‘ дом. второго коммутатора, выход которого соединен с информационным входом второго регистра логических (условий, единичный выход триггера пуска соединен с вторым входом второго элемента И и первым входом четвертого элемента И, выход которого соединен с управляющим входом второго регистра логических условий, выход признака ветвления второго регистра микрокоманд соединен с вторым входом четвертого элемента И, выход признака конца микропрограм1056202 мы первого регистра микрокоманд соединен с первыми входами пятого и шестого элементов И и второго элемента ИЛИ, выход которого соединен с единичным входом триггера управления, выход признака конца микропрограммы второго регистра микрокоманд соединен со вторыми входами второго элемента ИЛИ и пятого элемента И, а так-, же с первым входом седьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, и через второй элемент задержки с первым входом .восьмого элемента И, единичный выход триггера управления соединен с вторым входом первого элемента И и через третий элемент задержки соединен с вторыми входами седьмого и шестого элементов И, выход которого соединен с вторым входом третьего элемента ИЛИ, через четвертый элемент задержки соединен с первым входом девятого элемента И, выход пятого элемента И соединен с инверсными входами первого, шестого и седьмого элементов И, а также с третьим входом третьего элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, управляющим входом регистра результата и входом первого элемента задержки, выход первого элемента задержки через пятый элемент задержки соединен с нулевым входом триггера управления и установочными входами первого и второго регистров логических условий, регистра результата и счетчика, выход которого соединен с первым входом схемы сравнения, выходы первого и второго регистров логических условий соединены соответственно с первым и вторым входами блока анализа, выход которого соединен с информационным входом регистра результата, информационный выход, единичный и нулевой выход триггера первого разряда регистра результата соединены соответственно с вторыми входами схемя сравнения и вторыми входами восьмого и девятого элементов И, выходы которых соединены соответственно с вторым и третьим входами первого эле мента ИЛИ, второй выход генератора импульсов соединен с установочными входами первого и второго регистров микрокоманд.