SU1034172A1

SU1034172A1 - Number/interpulse time interval converter

Info

Publication number: SU1034172A1
Application number: SU823414263A
Authority: SU
Inventors: Виктор Александрович Булаев; Игорь Васильевич Попов
Original assignee: Азовский научно-исследовательский институт рыбного хозяйства
Priority date: 1982-03-23
Filing date: 1982-03-23
Publication date: 1983-08-07

Abstract

ПРЕОБРАЗОВАТЕЛЬ ЧИСЕЛ В ДЛИТЕЛЬНОСТЬ МЕЖИМПУЛЬСНЫХ ИНТЕРВАЛОВ , содержащий счетчик импульсов, первый дешифратор, выход которого подключен к единичному входу управл юЫего триггера, единичный выход которого соединен с входом первого формировател импульсов, выход которого подключен к выходной шине, о т л и ч а ю щ и и с тем, что, с целью расширени функциональных возможностей, в него введены регистр адреса оперативного запоминающего устройства, сумматор, второй дешифратор и второй формирователь импульсов, при этом входы сумматора соединены с соответствующими входными шинами, а выходы соответственно подключены к первому входу первого дешифратора и первому входу регистра адреса оперативного запоминак цего устройства, выход которого подключен к второму входу первого дешифратора, выход которо- го соединен со счетным входом счетчика импульсов, вход установки ;нул которого соединен с нулевым выходом управл ющего триггера, а выход - с входом второго дешифратора , выход которого через второй формирователь импульсов,подключен к нулевому входу управл ющего триг .Гера, шине сброса и входам установки нул счетчика импульсов, сумматора и регист15а адреса оперативного запоминающего устройства.NUMBER CONVERTER DURING THE INTERPULSE INTERVAL DURATION, containing a pulse counter, the first decoder, the output of which is connected to the single control input of the trigger, the single output of which is connected to the input of the first pulse generator, the output of which is connected to the output bus, which is connected to the output of the first pulse generator, the output of which is connected to the output bus, which is connected to the input of the first pulse generator, the output of which is connected to the output bus, which is connected to the input of the first pulse generator, the output of which is connected to the output bus, which is connected to the input of the first pulse generator, the output of which is connected to the output bus, which is connected to the input of the first pulse generator, the output of which is connected to the output bus, which is connected to the input of the first pulse generator, which output is connected to the output bus, which is connected to the input of the first pulse generator, the output of which is connected to the output bus. and with the aim of expanding the functionality, the register of the address of the operational memory, the adder, the second decoder and the second pulse shaper are entered into it, while the inputs of the adder connected to the corresponding input buses, and the outputs are respectively connected to the first input of the first decoder and the first input of the register of the operational memory of the device, the output of which is connected to the second input of the first decoder, the output of which is connected to the counting input of the pulse counter, the installation input; connected to the zero output of the controlling trigger, and the output to the input of the second decoder, the output of which through the second pulse shaper is connected to the zero input of the controlling three G. Hera, reset bus and inputs for setting the zero pulse counter, adder and register 15 of the random access memory address.

Description

Изобретение относитс к устройствам автоматики и вычислительной технике и может быть использовано Б системах контрол и управлени различными промышленными объектами допускающими импульсное регулирование параметров, в системах автоматизированного управлени научными экспериментами , а также в гибридных вычислительных -системах, Бк;лючающих универсальные ЭЦВМ.The invention relates to automation devices and computing equipment and can be used in monitoring and controlling systems of various industrial objects that allow pulse control of parameters, in systems of automated control of scientific experiments, as well as in hybrid computing systems, Bc, including universal electronic computers.

Известен преобразователь кодов во временной интервал большой и средней длительности, содержащий генератор импульсов, вентиль, счетчик , дешифратор, линию задержки и управл ющий триггер. При этом преобразуемое число вводитс в счетчик устройства в обратном коде, а затем складываетс с импульсами генератора до получени импульса переполнени на старшем разр де счетчика Cll.A known converter of codes into a time interval of long and medium duration, comprising a pulse generator, a gate, a counter, a decoder, a delay line, and a control trigger. In this case, the number to be converted is entered into the counter of the device in the reverse code, and then added to the generator pulses before obtaining an overflow pulse at the highest bit of the Cll counter.

К недостаткам: данного преобразовател следует отнести значительные погрешности, обусловленные нестабильностью частоты опорного генератора импульсов, рассогласованием фаз импульсов опорного генератора и старт-импульса и задержкой в тракте формировани конца временного интервала, а также ограниченные функциональные возможности преобразовани , св занные, в частности с ограниченными возможност ми масштабировани временного интервала , в силу использовани генератора фиксированной частоты, с невозможностью мен ть характер преобразовани числа в- силу фиксированной структуры устройства и определенного кода исходного числа. Кроме того техническа реализаци преобразовател относительно сложна.Disadvantages: this converter should include significant errors due to frequency instability of the reference pulse generator, phase mismatch of the reference generator pulses and the start-pulse and delay in the formation path of the end of the time interval, as well as limited conversion functionality. due to the use of a fixed frequency generator, with the inability to change the nature of the mation of fixed in-force device structure and specific code of the original number. Furthermore, the technical implementation of the converter is relatively complex.

Известен также преобразователь чисел в длительность межимпульсных интервалов, содержащий генератор импульсов, счетчики, триггер управлени , логические элементы и управл ющий коммутатор, входы которого соединены соответственно с выходами дополнительного счетчика и выходами источника информации, а выход - с разрешающим .входом триггера управлени и с первым входом второго элемента И, второй вход которого подключен к шине запуска и входу установки нул дополнительного счетчика импульсов, а выход к первому входу элемента ИЛИ, второ вход которого соединен с инверсным выходом триггера управлени , а выход - с вторым входом первого элемента И и с выходом устройства, выход счетчика импульсов подключен к его входу записи и единичному входу триггера управлени , счетный вход которого соединен с выходомA number-to-pulse converter is also known, containing a pulse generator, counters, a control trigger, logic elements, and a control switch, the inputs of which are connected to the outputs of the additional counter and the information source, respectively, and the output enabling the control trigger input and the first one the input of the second element And, the second input of which is connected to the start-up bus and the installation input zero of the additional pulse counter, and the output to the first input of the element OR, secondly od is connected to the inverted output of the control flip-flop, and an output - to a second input of the first AND gate and the output device, the pulse counter output is connected to the input of the recording unit and the trigger control input, the count input is connected to output

генератора импульсов, а пр мой выход - с входом дополнительного счет-1 чика импульсов, установочные входы счетчика импульсов подключены к выходам источника информации С 2. 5 Недостатками указанного преобразовател вл ютс ограниченные возможности масштабировани временного интервала между импульсами на его выходе и сложность технической реализации в силу значительного числа составл ющих его компонентов. Цель изобретени - расширение функциональных возможностей.the pulse generator, and the direct output - with the input of the additional pulse counter-1, the installation inputs of the pulse counter are connected to the outputs of the information source C 2. 5 The disadvantages of this converter are the limited possibilities of scaling the time interval between the pulses at its output and the complexity of the technical implementation of the strength of a significant number of its components. The purpose of the invention is to expand the functionality.

Поставленна цель достигаетс The goal is achieved

5 тем, что в преобразователь чисел в длительность межимпульсных интервалов , содержащий счетчик импульсов , первый дешифратор, выход которого подключен к единичному входу управл ющего триггера, единичный выход которого соединен с входом первого формировател импульсов, выход которого подключен к выходной |шине, введены регистр адреса оперативного запоминающего устройства,5 by the fact that the first decoder, the output of which is connected to the unit input of the control trigger, the unit output of which is connected to the input of the first impregnator, whose output is connected to the output bus, is entered into the converter of numbers into the duration of the interpulse intervals, which contains the address register random access memory,

5 сумматор, второй дешифратор и второй формирователь импульсов, при этом входы сумматора соединены с соответствующими входными шинами, а выходы соответственно подключены к первому входу п ервого дешифратора и первому входу регистра оперативного запоминающего устройства , выход которого подключен к второму входу первого дешифратора,5 the adder, the second decoder and the second pulse shaper, while the inputs of the adder are connected to the corresponding input buses, and the outputs are respectively connected to the first input of the first decoder and the first input of the RAM register, the output of which is connected to the second input of the first decoder,

5 выход которого соединен со счетным .входом счетчика импульсов, вход ус1тановки нул которого соединен с I нулевым выходом.управл ющего триггера , а выход - с входом второго де-;5 the output of which is connected to the counting input of the pulse counter, the installation input zero of which is connected to the I zero output of the control trigger, and the output to the input of the second de-;

,, шифратора, выход которого через второй формирователь импульсов подключен к нулевому входу управл ющего .триггера, шине сброса и входам установки нул счетчийа импульсов, : сумматора и регистра адреса оперативного запоминающего устройства.,, The encoder, whose output through the second pulse driver is connected to the zero input of the controlling trigger, the reset bus and the zero input inputs of the counting pulse,: adder and real-time memory address register.

На чертеже показана структурна электрическа схема предлагаемого преобразовател .The drawing shows the structural electrical circuit of the proposed converter.

Q Преобразователь содержит дешифратор 1, управл ющий триггер 2, счетки 3, второй дэпифратор 4, формирователь 5 и 6 импульсов, выходную шину 7,- шину 8; регистр адреса oneijaтивного запоминающего устройства (.ОЗУ) 9, сумматор (СМ 10 и входные шины 11 - 13.Q Converter contains decoder 1, control trigger 2, counts 3, second decipher 4, driver 5 and 6 pulses, output bus 7, bus 8; the address register of the one-way memory device (. RAM) 9, the adder (CM 10 and the input buses 11 - 13.

Устройство 9, сумматор 10 и шины 8, 11, 12 и 13, обведенные штриховой линией, могут входить в сое0 тав стандартной ЭЦВМ.The device 9, the adder 10 and the tires 8, 11, 12 and 13, encircled by a dashed line, can be included in the standard electronic PC.

Преобразователь работает сле дук цим образом.The converter operates in the following way.

Из ЭЦВМ предварительно выдаютс сигналы, устанавливающие в нулевое 5 состо ние .регистр адреса оперативно-.Signals are preliminarily issued from the computer that set the zero state of the register to zero operatively.

го запоминающего устройства 9, сумматор 10, управл ющий триггер 2 и счетчик 3 по шине 8 обнулени .the memory device 9, the adder 10, the control trigger 2 and the counter 3 via the zero reset bus 8.

Число (а() из чейки оперативной пам ти ЭЦВМ программным путем заноситс в дополнительном коде по шинам 12 в сумматор 10 и осуществл етс процесс сложени этого числа с некоторым другим посто нным числом (Ь) поступившим по шинам 13, в циклическом режиме до получени нул в сумматоре 10. Адрес чейки оперативной пам ти (С).) выбираетс однозначно. Дл преобразовател он служит управл ющим кодом при выборке его по шинам 11 через сумматор 10 в регистр адреса оперативного запоминающего устройства.The number (a ()) of the computer's RAM memory is programmatically entered in the additional code on bus 12 into adder 10 and the process of adding this number with some other constant number (b) received on bus 13 is carried out, in a cyclic mode until zero is obtained in the adder 10. The address of the memory cell (C).) is chosen unambiguously. For the converter, it serves as the control code when sampling it over the buses 11 through the adder 10 into the random access memory address register.

В ходе выполнени команд происходит либо одновременное по вление адреса выбранной чейки в регистре адреса оперативного запоминающего устройства 9 и сумматоре -10, либо произвольна комбинаци содержимых этих регистров.During the execution of commands, either the simultaneous occurrence of the address of the selected cell in the address register of the operational memory 9 and the adder -10, or an arbitrary combination of the contents of these registers occurs.

Дешифратор 1 представл ет собой диодную сборку, выполненную по схеме совпадени И по низкому уровню с инверкзным выходом. Входы дешифратора 1 св заны с соответствующими выходами триггеров регистра адреса ОЗУ 9 и с выходом сумматора 10, на котором формируетс сигнал Сд, в виде низкого уровн . При по влении в регистре адреса ОЗУ 9 управл щего кода (ф} на выходах триггеров тоже по вл етс низкий уровень. Таким образом, при наличии нул в сумматоре 10 и управл ющего кода в ре гистре адреса ОЗУ дешифратор срабатывает .The decoder 1 is a diode assembly, made according to the AND-low matching circuit with an inverse output. The inputs of the decoder 1 are associated with the corresponding outputs of the trigger register of the address of the RAM 9 and with the output of the adder 10, on which the signal Cd is generated, in the form of a low level. When a control code appears in the register of the RAM address 9 (f), the output level of the flip-flops also appears low. Thus, if there is a zero in the adder 10 and the control code in the RAM address register, the decoder is triggered.

В исходном СОСТОЯНИИ;когда не выполн етс условие одновременного по влени управл ющего кода в регисре адреса оперативного запоминающего устройства 9 и нул в сумматоре 10, хот бы на одном входе дешифратора 1 имеем высокий уровень, а на его выходе - низкий уровень. Т&ким образом, в .процессе сложени на выходе дешифратора 1 по вл етс сери импульсов, которые подаютс на единичный вход управл ющего триггера 2 и счетный вход счетчика 3. Первый импульс устанавливает в единицу первый триггер счетчика 3 и управл ющий триггер 2. Перепад с низкого на высокий уровень на единичном выходе управл ющего триггера 2 запускает второй формирователь б, на вь1ходе которого по вл етс импульс, сигнализирующий о начал преобразовани числа в межимпульсный , интервал.IN THE INITIAL STATE; when the condition of simultaneous occurrence of the control code in the register of the address of the operational storage device 9 and zero in the adder 10 is not met, at least one input of the decoder 1 has a high level, and at its output a low level. T & kim way, in the process of addition, the output of the decoder 1 appears a series of pulses, which are fed to the single input of control trigger 2 and the counting input of counter 3. The first pulse sets to one the first trigger of counter 3 and control trigger 2. Delta From low to high level at the unit output of control trigger 2, the second driver b is started, at the beginning of which a pulse appears, signaling about the beginning of the conversion of the number to the interpulse interval.

Перепад с высокого на низкий уровень с нулевого выхода управл ющего триггера 2 не устанавливает счетчик 3 в нуль, поскольку триггеры счетчика 3 перебрасываютс из одного состо ни в другое положительным импульсом. A high to low gradient from the zero output of control trigger 2 does not set counter 3 to zero, because the triggers of counter 3 are transferred from one state to another by a positive pulse.

Последующие импульсы с выхода дешифратора 1, подтвержда единичное состо ние управл ющего триггера 2, пересчитываютс счетчиком 3. Выходы триггеров счетчика 3, подключены к входам второго дешифратора 4, Subsequent pulses from the output of the decoder 1, confirming the unit state of the control trigger 2, are recalculated by the counter 3. The outputs of the trigger 3 of the trigger are connected to the inputs of the second decoder 4,

10 выбраны таким образом, что после пересчета последнего импульса из серии, по вл ющейс на выходе дешифратора 1, на входах дешифратора 4 имеем низкий уровень, а на его 10 are chosen in such a way that after recalculation of the last pulse from the series that appears at the output of the decoder 1, we have a low level at the inputs of the decoder 4, and at its inputs

5 выходе - высокий. Дешифратор 4 представл ет собой дио.дную сборку выполненную по схеме совпадени И по низкому уровню с инверсным выходом . Поскольку в исходном состо 0 нии счетчик 3 находитс в нуле и на входах дешифратора 4 имеем высокий уровень, то на его выходе по вл етс , низкий уровень. При пересчете последнего импульса на вы5 ходе дешифратора 4 имеем перепад с низкого на высокий уровень, который запускает первый формирователь 5, а последний, в свою очередь, устанавливает в нуль управл ющий триггер 2. Перепад с низкого на вы0 сокий уровень нулевого выхода управл ющего триггера 2 устанавливает в нуль счетчик 3, а перепад с высокого на низкий уровень на единичном выходе триггера 2 не запускает второй 5 output - high. The decoder 4 is a diode assembly assembled according to a AND-low matching scheme with an inverse output. Since in the initial state 0 the counter 3 is at zero and we have a high level at the inputs of the decoder 4, then a low level appears at its output. When recalculating the last pulse at the high end of the decoder 4, we have a differential from a low to a high level, which is started by the first driver 5, and the last, in turn, sets control trigger 2 to zero. The difference from low to high level of the zero output of the control trigger 2 sets the counter to zero, and the difference from high to low on a single output of trigger 2 does not start the second

5 формирователь 6. Следующий запуск формировател б, свидетельствующий об окончании преобразовани первого числа в межимпульсный интервал и начале преобразовани следующе0 го числа, происходит после выборки этого числа в дополнительном ходе в сумматор-МО.5 shaper 6. The next start of the shaper b, indicating the end of the conversion of the first number to the interpulse interval and the beginning of the conversion of the next number, occurs after sampling this number in an additional course to the adder-MO.

Масштаб интервала между импульсами на выходе преобразовател может измerf тьc произвольно за счет вы5 бора величины числа, что обеспечивает широкие функциональные возможности предлагаемого преобразовател .The scale of the interval between pulses at the output of the converter can be measured arbitrarily due to the choice of the value of the number, which provides the wide functionality of the proposed converter.

Изобретение позвол ет сравнитель0 но просто в техническом отношении и экономически эффективно осуществл ть преобразование программно-формируемой управл ющей числовой последовательности ЭЦВМ в соответствующую The invention allows a relatively technically and cost-effective conversion of a programmable control numeric sequence of an electronic computer into the corresponding

5 импульсную управл ющую последовательность , котора можетбыть использована дл управлени каким-либо технологическим процессом, промьлшленной установкой, экспериментальными 5 pulse control sequence, which can be used to control any technological process, industrial installation, experimental

0 научными установками и аналоговой частью гибридного вычислительного комплекса. 0 scientific installations and the analog part of the hybrid computing complex.

vrvr

гg

T eT e

JLJl

.at.at

1313

Claims

NUMBER CONVERTER DURING INTERIMPULSE INTERVALS, comprising a pulse counter, a first decoder whose output is connected to a single input of a control trigger, a single output of which is connected to the input of the first pulse shaper, whose output is connected to the output bus, which is different from what expansion of functionality, it introduced the address register of random access memory, the adder, the second decoder and the second pulse shaper, while the inputs of the adder are connected to the corresponding input buses, and the outputs are respectively connected to the first input of the first decoder and the first input of the address register of the random access memory, the output of which is connected to the second input of the first decoder, the output of which is connected to the counting input of the pulse counter, the zero setting input of which is connected to the zero output of the control trigger , and the output - with the input of the second decoder, the output of which through the second pulse shaper, is connected to the zero input of the control trigger, the reset bus and input Odes for setting the zero of the pulse counter, adder and address register of random access memory.

SU,. ,, 1034172

I

1 1034172 2