SU463117A1

SU463117A1 - Device for averaging number pulse codes

Info

Publication number: SU463117A1
Application number: SU1758034A
Authority: SU
Inventors: Георгий Михайлович Хаиндрава
Original assignee: Тбилисский Научно-Исследовательский Институт Приборостроения И Средств Автоматизации
Priority date: 1972-03-13
Filing date: 1972-03-13
Publication date: 1975-03-05

Description

Устройство относитс к области автоматики и вычислительной техники и может быть использовано при реализации технических средств ЦВМ и дискретной автоматики.The device relates to the field of automation and computer technology and can be used in the implementation of technical means of digital computers and discrete automation.

Известны устройства, содержащие блок запуска , выход которого подключен ко входам первой и второй схем «И, другие входы которых соединены с выходами формировател и.мпульсов и генератора опорных импульсов соответственно , делитель частоты, блок установки программ, блок управлени , реверсивный двоичный счетчик, регистр, коммутатор и цифро-аналоговый преобразователь.Devices are known that contain a start-up unit whose output is connected to the inputs of the first and second circuits "And, the other inputs of which are connected to the outputs of the driver and pulses and the reference pulse generator, respectively, frequency divider, program installation unit, control unit, reversible binary counter, register , switch and digital-to-analog converter.

Однако точность выполнени операций в таких устройствах недостаточна.However, the accuracy of operations in such devices is insufficient.

Целью изобретени вл етс повышение точности выполнени операции усреднени число-импульсных кодов.The aim of the invention is to improve the accuracy of the averaging operation of the number-pulse codes.

Эта цель достигаетс тем, что в устройстве выход первой схемы «И соединен со входом делител частоты, выход которого подключен к одному из входов блока установки программ , другой вход которого соединен с выходом блока управлени , одним из входов св занного с выходом второй схемы «И, другой вход которой соединен с выходом генератора опорной частоты. Другой выход генератора опорной частоты и один из выходов блока установки программ соединены с соответствующими входами коммутатора, выходы кото2This goal is achieved by the fact that in the device the output of the first AND circuit is connected to the input of a frequency divider, the output of which is connected to one of the inputs of the program installation block, the other input of which is connected to the output of the control unit, one of the inputs connected to the output of the second AND circuit , the other input of which is connected to the output of the reference frequency generator. The other output of the reference frequency generator and one of the outputs of the program installation block are connected to the corresponding inputs of the switch, the outputs of which are 2

рого подключены ко входу блока управлени , шипе сброса делител частоты, ко входам регистра и реверсивного счетчика, выход которого соединен со входом регистра, подключенного выходом ко входу цифро-аналогового преобразовател .It is connected to the input of the control unit, to the reset stud of the frequency divider, to the inputs of the register and the reversible counter, the output of which is connected to the input of the register connected by the output to the input of the digital-analog converter.

Блок-схема устройства представлена на чертеже .The block diagram of the device shown in the drawing.

Устройство содержит цифро-ана.1оговый преобразователь 1, формирователь импульсов 2, схемы «И 3, А, блок запуска 5, генератор опорной частоты 6, делитель частоты 7, блок установки программ 8, блок управлени 9, реверсивный двоичный счетчик 10, коммутатор 11 и регистр 12.The device contains a digital-ana.1og converter 1, a pulse shaper 2, And 3, A circuits, a starting block 5, a frequency generator 6, a frequency divider 7, a program setting block 8, a control block 9, a reversible binary counter 10, a switch 11 and register 12.

Устройство работает следующим образом.The device works as follows.

В исходном состо нии, перед зануском устройства в блоке установки nporpa: iM 8 производ т установку требуемого значени такта усреднени А Т, одновременно автоматически устанавливаетс соответствующий коэффициепт делени частоты в делитель частоты 7, а затем устанавливаютс в исходное состо ние регистр 12, делитель частоты 7, блок управлени 9 и счетчик 10. При этом схемы «И 3 и 4 устанавливаютс в состо ние запрета.In the initial state, before the device starts up in the nporpa installation unit: iM 8, the required tact value of the averaging cycle А Т is set, the corresponding frequency division factor is automatically set to the frequency divider 7, and then the frequency divider 7 is reset to the initial state , the control unit 9 and the counter 10. In this case, the "And 3 and 4" circuits are set to prohibit.

Сигнал запуска подаетс с выхода блока запуска 5 одновременно на управл ющие входы схем «И 3 и 4. Схемы «И 3 и 4 открываютс , п входные импульсы частотно-импульсHoro кода с выхода формировател импульсов 2 подаютс на вход делител частоты 7, а импульсы опорной частоты с выхода генератора 6 опорной частоты 6 - на вход блока управлени 9. В делителе частоты 7, блоке управлени 9 и блоке установки nporpajMM 8 происходит деление частоты импульсов входного сигнала с коэффициентом делени /(д и отсчет требуемого времени такта усреднени Д Т путем делени опорной частоты генератора опорной частоты 6. Сигнал с выхода делител частоты 7 подаетс одновременно по шпне сложени в счетчик 10 и по шине сброса делител частоты 7 и сбрасывает каждый раз делитель частоты 7 в исходное состо ние. По истечении времени, соответствующего заданной длительности такта усреднени А Г, с другого выхода блока установки программ 8 подаетс импульс такта усреднени А Г на вход коммутатора 11. Под действием этого сигнала на четвертом выходе коммутатора 11 образуетс сигнал, который подаетс на шины сброса делител частоты 7 и блока управлени 9. Сигнал от коммутатора 11 сбрасывает и удерживает их в исходном состо нии до тех пор, пока через первый выход коммутатора 11 со второго выхода генератора опорной частоты 6 не подадут по шине вычитани в реверсивный двоичиьш счетчик 10 число импульсов, соответствуюншх начальной частоте входного сигнала. Информаци о среднем значении частоты входного сигнала выдаетс с выхода регистра 12 в виде двоичного числа и с выхода пнфро-аналогового преобразовател 1 в виде аналогового сигнала. На этом процесс усреднени за требуемый интервал времени (такт) аканчиваетс . После этого устройство снова ачинает процесс усреднени входного сигнала за следуюш,ий такт АГ. В обшпх случа х длительность такта уседнени А Т может быть задана в широком иапазоне: от доли секунды до нескольких дес тков часов. Предмет изобретени Устройство дл усреднени число-импульсных кодов, содержащее блок запуска, выход которого подключен ко входам первой и второй схем «И, другие входы которых соединены с выходами формировател импульсов и генератора опорной частоты соответственно, делитель частоты, блок установки программ, блок управлени , реверсивный двоичный счет чнк, регистр, коммутатор и цифро-аналоговый преобразователь, отличающеес тем, что, с целью повыщени точности работы, в нем выход первой схемы «И соединен со входом делител частоты, выход которого подключен к одному нз входов блока установки программ, другой вход которого соединен с выходом блока управлени , одннм из входов св занного с выходом второй схемы «И, другой вход которой соединен с выходом генератора опорной частоты; другой выход генератора опорной частоты и один из входов блока установки программ соединены с соответствующими входами коммутатора, выходы которого подключены ко входу блока уиравлени , шине сброса делител частоты, ко входам регистра и реверсивного двоичного счетчика, выход которого соединен со входом регистра, подключенного выходом ко входу цифро-аналогового преобразовател .The start signal is supplied from the output of the start block 5 simultaneously to the control inputs of the And 3 and 4 circuits. The And 3 and 4 circuits are opened, the input frequency pulses of the Horo code from the output of the pulse shaper 2 are fed to the input of the frequency divider 7, and the reference pulses frequency from the output of the generator 6 of the reference frequency 6 to the input of the control unit 9. In the frequency divider 7, the control unit 9 and the installation unit nporpajMM 8, the frequency of the input signal pulses with the division factor / (d) is measured and the required tact time is divided by opo the frequency of the reference frequency generator 6. The output signal from frequency divider 7 is applied simultaneously to the addition spindle to counter 10 and the reset bus of frequency divider 7 and resets frequency divider 7 to its initial state each time.After the time corresponding to the specified time duration averaged A G, from another output of the installation program block 8, an impulse of the averaging cycle AG is fed to the input of the switch 11. Under the action of this signal, the fourth output of the switch 11 produces a signal that is fed to the reset bus of the hour divider Ou 7 and the control unit 9. The signal from the switch 11 resets and keeps them in the initial state until, through the first output of the switch 11, from the second output of the reference frequency generator 6 is fed through the subtraction bus into the reversible binary counter 10 the number of pulses corresponding to initial frequency of the input signal. Information about the average frequency of the input signal is output from register 12 as a binary number and from the output of the analog-to-analog converter 1 as an analog signal. At this time, the averaging process for the required time interval (cycle) is counted. After that, the device again starts the process of averaging the input signal for the next, its AG beat. In general cases, the duration of the A T operation can be set in a wide range: from a fraction of a second to several tens of hours. Subject of the Invention A device for averaging number-pulse codes, comprising a starting unit, the output of which is connected to the inputs of the first and second AND circuits, the other inputs of which are connected to the outputs of the pulse generator and the reference frequency generator, respectively, frequency divider, program setting unit, control unit, Reverse binary account of the CMC, register, switch and digital-to-analog converter, characterized in that, in order to increase the accuracy of work, in it the output of the first circuit "And connected to the input of the frequency divider, output D which is connected to one of the inputs of the program installation block, the other input of which is connected to the output of the control unit, one of the inputs connected to the output of the second AND circuit, the other input of which is connected to the output of the reference frequency generator; the other output of the reference frequency generator and one of the inputs of the program installation block are connected to the corresponding inputs of the switch, the outputs of which are connected to the input of the control unit, the reset bus of the frequency divider, to the inputs of the register and the reversible binary counter, the output of which is connected to the input of the register connected to the output of the input digital-to-analog converter.