со
4
оо Изобретение относитс к вычислительной технике и может быть исполь зовано дл функционального контрол как отдельных корпусов микросхем оперативных запоминающих устройств (ОЗУ), так и посторонних на их основе массивов полупроводниковых ОЗУ произвольной емкости и организации . Известны устройства дл контрол полупроводниковой пам ти, содержащее генератор тактовых импульсов, генератор тестовой , блок фор мировани временной диаграммы, комI паратор, адресный мультиплексор, накопители и блок управлени Недостатками этого устройства вл ютс большие аппаратурные затра ты и невысокое быстродействие. Наиболее близким к предлагаемому вл етс устройство дл контрол полупроводниковой пам ти, содержащее генератор синхросигналов, выход которого подключен к входу анализатора сигналов, второй вход кото рого вл етс входом устройства, мультиплексор, выход которого, вл етс одним из вьхходов устройства, да шифратор, сумматоры по модулю два и счетчик, вход которого подключен к выходу генератора синхросигналов, а выходы соединены соответственно с входами дешифратора, одними из входов мультиплексора, входами суммато ров по модулю два и третьим входом анализai;opa сигналов, выход одного из сумматоров по модулю два соедине . с другим входом мультиплексора, оди из выходов дешифратора и выходы сум 1аторов по модулю два другШЛи выходами устройства 2, Недостатком данного устройства вл етс невысока достоверность контрол ,, поскольку при контроле не учитываютс все состо ни тестируемой микросхемы. Это cHi-скает надежность устройства Цель изобретени - повышение надежности устройства. Поставленна цель достигаетс тем, что в устройство дл контрол полупроводниковой пам ти, содержащее генератор тактовых импульсов, дешифратор, анализатор сигналов, су матор по моду.гао два, мультиплексор и счетчик импульсов, одни из входов которого подключены соответственно входам дешифратора, одним из входов мультиплексора, входам сумматора по модулю два « первому входу анализатора сигналов, второй вход которого и вход счетчика импульсов соединены с выходами генератора тактовых импульсов , причем выходы дешифратора, мультиплексора и сумматора по модул два - вл ютс одними из выходов устройства, входом которого вл етс третий вход анализатора сигналов, введены элемент И-НЕ и элемент И, первый вход которого и входы элемента И-НЕ подключены соответственно к другим выходам счетчика, выход элемента И соединен с другим входом мультиплексора, второй вход - с выходом элемента И-НЕ,а первый вход элемента И соединен с другим выходом устройства. На чертеже изображена функциональна схема предлагаемого устройств .а. Устройство содержит генератор 1 тактовых импульсов, выход которого соединен с входом двоичного счетчика 2 импульсов с количеством разр дов ( 2п + 6) (п - количество сццресных входов контролируемой большой интегральной схемы (БИС) ОЗУ, который своими выходами подключен к дешифратору 3 (2- 4), к мультиплексору 4 ( 2п - п) , к сумматору 5 по модулю два, входу двухвходового элементаи б, а также к элементу И-НЕ 7. Выходы дешифратора 3, мультиплексора 4, счетчика 2 и сумматора 5 вл ютс выходами устройства, к которым подключаетс контролируема БИС ОЗУ 8. Устройство также содержит анализатор 9 сигналов, в качестве которого используетс сигнатурный анализатор. Конструктивно устройство может быть выполнено так, что БИС ОЗУ 8 соедин етс с элементами устройства и анализатором 9 с помощью интерфейсной коммутационной матрицы 10 различной дл различных цоколевок корпусов (показанной пунктиром). Устройство работает следующим образом. Генератор1 запускает счетчик 2, который, работа в режиме непрерывного пересчета, с помощью выходов разр дов О и 1 и дешифратора 3 вырабатывает следующие друг за другом сигналы дешифрируемых статусов О , 2, 3 длительностью по такту { периоду) синхросигнала и имеющихактивным нулевое значение . Один из этих сигналов - стаиспользуетс в качестве сигнала разрешени выборки контролируемой БИС ОЗУ 8. Такое формирование сигнала разрешени выборки гарантирует , что его переключени имеют место внутри сигналов Чтение/запись Вход данных, и, что самое главное, после переключени адресов. Выходы .разр дов 3,..., 3 + ( п - 1) счетчика 2 - низкочастотна адресна группа к (п + 5),..., (2п + 4) - высокочастотна адресна группа счетчика 2 подключаютс соответственно к двум группам по п входов мультиплексора 4 .. .Мультиплексор4 при нулевом состо нии управл ющего входа (, передает на вход БИС ОЗУ 8 высокочастотную адресную группу разр дов (п + 5 , ( п + б),..., (2п + 4 счет чика 2, а при - низкочастотную адресную группу разр дов 3, 4, ... , (п + 2) счетчика 2. Разр д счетчика 2 (3 + п), вл ющийс сигналом стимул ции входа Запись /Чтение БИС ОЗУ 8, осуществл ет помиМО своей основной задачи (формирова ние режима записи или чтейи дл БИС ОЗУ 8 еще и вспомогательную управление коммутацией на адресные входы БИС ОЗУ 8 двух групп адресных сигналов, получаемых от счетчика 2. Перва , высокочастотна адресна Группа (в том смысле, что ее раэр ды переключаютс более часто, нежели разр д стимул ции входа Запись /1те ние) коммутируетс на входы БИС ОЗУ 8 уровнем Чтение. Это-означает, 1то пока имеет место уровень Чтение будут перебраны все адреса БИС ОЗУ 8 и по всем адресам будет считана информаци в пор дке возрастани адресов, начинай с нулевого. Втора , низкочастотна адресна груп па (в том смысле, что ее разр ды . переключаютс менее часто, нежели разр д стимул ции входа Запись /1тение ) коммутируетс на входы уровнем Запись. Указанным способом и реализуетс необходима дл данного теста ситуаци :запись информации,име щейс в данный момент на входе данных по одному текущему адресу и чтение фоновой (а также и текущей) информации по всем адресам БИС ОЗУ 8. Необходимо здесь по снить, что поскольку длительность сигнала дение равна длительности сигнала Запись будет ipoBHO, столько сигналов разрешени выборки, сколько адресов имеет БИС ОЗУ 8. Однако дл реализащ и тес та типа Галоп, необходимо обеспечит . считывание фоновой информации не под р д, начина с нулевого адреса, а галопирующим образом, т.е. считывание текущей чейки, затем следующей за ней, вновь текущей, следующей через одну за ней и т.д. Дл этого сигнал Запись Чтение с выхода счетчика 2 подаетс на вход мультиплексора 4 и непосредственно, а через элемент И б, который при участии элемента 7 и обеспечивает на фоне сигнаша Чтение на входе мультиплексора 4 соответствующие переключени . Сигналы с разр дов (п + 4) и(2п + 6) подаютс на выходы сумматора 5, выход которого стимулирует вхоД данных БИС ОЗУ 8. Это позвол ет в первой половине теста мен ть данные с нул на единицу, тогда как во второй - с единицы на нуль. Сигнал с выхода контролируемой БИС ОЗУ 8- подаетс на третий информационный вход используемого в качестве анализатора 9 сигналов сигнатурного анализатора, первый вход (вход Старт / стоп) которого управл етс от старшего разр да счетчика 2, а-второй вход (синхровход получает сигналы синхронизации от генератора 1 тактовых импульсов. Использование сигнатурного анализатора обеспечивает возможность контрол . выходных реакций БИС ОЗУ В- не только во врем считывани , но что особенйо существенно, .при всех возможных состо ни х таблицы истинности БИС ОЗУ -8, а именно, при запрете чтени , при запрете записи, при разрешении записи. Это обусловлено тем, что прием всех реакций в сигнатурный анализатор производитс по каждому без исключени синхросигналу генератора 1.,Поэтому за врем каждого адреса будет прин та с определенной избыточностью выходна реакци при запрете записи, при разрешении записи , при запрете чтени и при разрешении чтени . Имеюща место избыточность особого значени не имеет в св зи с применением сигнатурного анализа, обеспечивающего сжатие двоичной информации произвольной длины с весьма высокой достоверностью. Примен ение. предлагаемого устройства позвол ет повысить достоверность контрол .