SU1030791A1 - Устройство дл сопр жени - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ , содержащее блок ввода, информационный и установочный входл которого  вл ютс  входаг и устройства, первый выход которого соединен с первым управл ющим выходсда блока ввода , второй управл ющий выход которого соединен с первьзми входами первого коммутатора, буферной пам ти и блока управлени , первый и второй выходы которого соединены с тактовыми входами блока ввода, первый информационный выход которого соединен с вторым входом первого коммутатора, выход которого соединен с первым входом второго коммутатора, выход которого соединен с входом буферной пам ти, третий вход которой соединен с вторым инфо ационнь 1 выходом блока ввода, генератор, вы- ход которого соединен с вторьм входе блока управлени  и первьвл входом регистра сдвига, выход которого через суг/алатор соединен с вторым выходом устройства, вторюй вход регистра сдвига соединен с третьим выходсм блока управлени , входом распределител  и первым входом первого счетчика, выход которого соединен с вторь 1 входом второго коммутатора , третий вход которого соединен с четвертым выходом блока управлени  и вторым входом первого счетчика, первый, второй и третий выходы распределител  соединены соответственно с входом сумматора, первым входе второго счетчика и третьим входом блока управлени , п тый и третий выходы которого соединены соответственно с третьим входом первого коммутатора и вторым входом второго счетчика, выход которого соединен с четверть входом первого коммутатора, шестой и седьмой выхогил блока управлени  соединены с четвертью и п тьвл входами буферной пам ти, отличающеес   тем, что/ с целью упрощени  S устройства и повышени  коэффициента использовани  оборудовани , в него сл введены блок формировани  команд за- , держек и регистр, причем выход буфер- .ной пам ти через регистр соединен с третьим входе регистра сдвига и первьэ входом блока формировани  команд Зсщёржек, выход которого соединен с четвертым входом регистра сдвига и четвертым входом управлени , восьмой выход которого соединен с входс и регистра и вторым оо о входом блока формировани  команд задержек, третий и четвертый входа которого соединены соответственно с третьим выходом управлени  блока CD управлени  и третьим выходом распределител  . 2. Устройство по п.1, отличающеес  тем, что блок форми ровани  команд задержек содержит счетчик г два триггера, три элемента И, причем выход блока соединен с информациэнным входом счетчика и первым 3XORCM первого элемента Н, второй : ход которого соединен с вторым входом блока, третий вход которого соединен через второй элемент И с первыми входами счетчика и пер-аого триггера, вторые входы которых

Description

соединены с вькодом второго триггера и через третий элемент И с третьим входом счетчика, выход которого соединен с первым входом второго триггера, вторюй вход которого через первый элемент И соединен с четвертгдм входом блока и,входом второго элемента И, выход первого триггера соединен с выходом блока и входом третьего элемента И.

Изобретение относитс  к вычислительной технике и может быть испольэовано дл  сопр жени  вычислительной машины с абонентским пультом, например дисплеем.

Известно устройство, содержащее блок ввода, блок управлени , счеТчики , регистр сдвига, генератор, коммутаторы , блок синхронизацииti.

Недостатком устройства  вл етс  значительный объем оборудовани  и сложность организации при решении задачи отображени .

Наиболее близким к изобретению по технической сущности  вл етс  устройство, содержащее блок ВЕюда, информационный и установочный входы которого  вл ютс  входами уст1хэйства| первый выход которого соединен с первым управл ющим выходом блока ввода, второй упрашл ииций выход которого соединен с первыми входами первого коммутатора, буферной пам ти и блока управлени , первый и второй выходы которого соединены с тактовьми входами блока ввода, первый информационный выход которого соединен с вторым входом первого коммутатора, выход которого соединен с первым входсм второго коммутатора, выход которого соединен с вторшл входом буферной пам ти, третий вход которой соединен с вторым информационньш входом блока ввода, генератор, выход которого соединен с вторым управл юЙ1ИМ -входом блока управлени  и первым входом регистра сдвига, выход которого через сушлатор соединен с втораом выходе устройства/ второй вход регистра сдвига соединен с третьим выходом блока управлени , входом распределител  и первым вхоцом первого счетчика, выход которого соединен с четвертым выходом блока управлени , и BToptatA входсйй первого счетчика, первый, второй и третий выходы распределител  соединены сответственно с входе сукалатора, ервьм входом второго счетчика и ретьим входом блока управлени , п ый и третий выходы которого соедиеиы соответственно с третьим вхоом перйого коммутатора и ходом второго счетчика, выход KOTOI ого соединен с четвертым входом

первого коммутатора, шестой и седьмой выходы блока управлени  соединены с четвертым и п тым входами буферной пам ти 2.

Недостатком известного устройства  вл етс  требование большого объема буферной пам ти, что усложн ет устройство и снижает его эффективность,

Целью изобретени   вл етс  упрощение устройства и повышение коэффициента использовани  оборудовани .

ГЕоставленна  цель достигаетс  тем, что в устройство, содержащее блок ввода, информационный и установочный входы которого  вл ютс  входами устройства, первый выход которого соединен с первым управл ющим выходом блока ввода, второй управл ющий выход которого соединен с первыми входами первого ког мутатора, буферной пам ти и блока управленш, первый и второй выходы которого соединены с тактов1 и входамиблока ввода, первьнй информационный выход которого соединен с вторым входом первого кок1мутатора, выход которого соединен с первым входом второго коммутатора, выход которого соединен с вторым входом буферной пам ти, третий вход которой соединен с BTOE«IM информационньа выходом блока ввода, генератор, выход которого соединен с вторым входом блока управлени  и первым входом регистра сдвига, выход которого через сумматор соединен с выходом устройства, второй вход регистра сдвига соединен с третьим выходом блока управлени , входом распределител  и первь ч входо первого счетчика, выход которого соединен с вторым входом второго коммутатора, третий вход которого соединен с четвертым выходом блока управлени  и вторым входом первого счетчик-а, первый, второй и третий выходы распределител  соединены соответственно с входом сумматора, пер входом второго счетчика и третьWM входсм блока управлени , п тый и третий выходы которого соединены соответственно с третьим входсй кс шутатора и вторым входсм второго счетчика, выход которого .соединен с четвертым входом первргО коммутатора, шестой и седьмой выходы блока управлени  соединены с четвертым и п тым входами буферной пам ти введены блок формировани  команд задержек и регистр, причем выход буферной пам ти через регистр соединен с третьим входом регистра сдвига и первым входом блока формировани  команд задержек, выход которого соединен с четвертым входом регистра сдви га и четверть входом блока управлени , восьмой выход которого соедийен с входом регистра и вторым входо блока формировани  команд задержек, третий и четвертый входы которого соединены соответственно с третьим выходом блока управлени  и третьим выходом распределител . Кроме того, блок формировани  команд задержек содержит счетчик, два триггера, три элемента И, причем первый выход блока соединен с информационньйм входом счетчика и первьал входом первого элемента И, второй вход которого соединен с вторым входом блока, третий вход которого сое динен через второй элемент И с первыми входами счетчика и первого триггера, вторые входы которых соеди нены с выходом второго триггера и че рез третий элемент И с третьим входо счетчика, выход которого соединен с первьач входом второго триггера, второй вход которого через первый элемент И соединен с четвертым входом блока и входов второго элемента И, выход первого триггера соединен с выходом блока и входом третье го элемента И. На фиг. 1 приведена блок-схема устройства на фиг. 2 - структура блока ввода; на фиг. 3 и 4 - струкТУЕ блоков управлени  и фор 1ировани  команд задержек. Устройство содержит блок 1 ввода блок 2 управлени , буферную пам ть 3, коммутаторы 4 и 5, распределитезрг б, регистр 7 сдвига, генератор 8, сумматор 9, регистр 10, блок 11 фор мировани  команд задержек, счетчнки 12 и 13. Блок 1 содержит регистр 14, триг геры 15 и 16, дешифрато1 л 17 и 18, элементы И 19, ИЛИ 20, счетчик 21, коммутатор 22. Блок 2 содержит делитель 23 частоты , триггеры 24 и 25, коммутатор 26 и 27. Блок 11 содержит счетчик 28, три геры 29 и 30, элементы И 31-33. Устройство работает следующим образом. Блок 1 под управлением блока 2 обеспечивает ввод информации от ЭВМ в буферную пам ть 3 по адресу, с тредел емому кодом на выходе блока 1 Основной тактовый илпульс от блока 2 поступает на распределитель 6, вырабатывающий последовательность Строчных и кадровьк синхросигналов в телевизионном стандарте, а также сигнал начала кадра. Информаци  с буферной пам ти 3 передаетс  в ре-;, гистр 10, откуда поступает в регистр 7 сдвига и блок 11, и если считанный код не  вл етс  командой переноса , то его передача в регистр 7 разрешаетс . В случае поступлени  команд переноса запись кода в регистр 7 запресчена, а под управлением сигналов блока 2 и распределител  6 будет сформирована задеркка в тактировании блоком 2 пам ти 3, пропорциональна  численному значению кода команды переноса. При этом обнул етс  регистр 7. Чтение кодовых слов из пам ти 3 осуществл етс  под управлением счетчика 13, который устанавливаетс  в ноль под действием кадрового гас щего импульса с распределител  6, а заполн етс  счетчик 13 импульсами с блока 2. Коммутатор 4 подтключаетс  к блоку 1 только во врем  приема №4 кодовых слов. Поэтому дл  регенерации информации в пам ти 3 используетс  счетчик 12 и коммутатор 5. Информаци  с регистра 7 передаетс  в сумматор, где накапливаетс  и затем передаетс  на средства отображени . Влок 1 работает следующим образом. При записи в регистр 14 кодового слова на триггер 15 подаетс  логическа  единица, и по тактовому импульсу от блока 2 он вырабатывает сигнал на дешифрацию команд, подготавлива  триггер 16 и дешифратор 17. Если прин тый код относитс  к группе не запоминаемых команд, то на виисоде элемента ИЛИ вырабатываетс  сигнал установки регистра 14 в исходное состо ние. В процессе выработки этого сигнала осу Е1ествл етс  дев  фраци  команд дешифратором 18, который вырабатывает сигналы трех типов на счетчик 21 через ког- мутатор 22. Триггер 16 при записи еэапоминаемых команд не переключаетс . При записи 3агюминаег«лх команд сигнал установки в исходное состо ние иа выходе элемента ИЛИ 20 вырабатываетс  fof&KO после прохождени  записи, что обеспечиваетс  nepeKJW34eHKeM триггера 16 и срабатыванием элемента И 19 по сигналу с блока 2. Блок 2 работает следующим образом Делитель 23 делит частоту импульсов с генератора 8 и формирует новую последовательность импульсов, котора  с помощью триггеров 24 и 25 и коммутатора 26 передаетс  на различные выходы блока. При этсм во врем  действи  команд переноса сигнал от блока 11 и триггеры 24 и 25 удерживаетс  в единичном состо нии при помощи KONwyTaTopa 27. Такое же действие оказывает сигнал с выхода расnpeflSjiHTenH 6 BO врем  обратного хода строки и кадра,

При приеме информации, подлежащей записи в пам ть 3, на коммутатор 27 поступает сигнал от блока 1, исклЧочающий на один цикл запрет тактировани  пам ти 3,

Блок 11 работает следующим образом .

Элемент И 31 по сигналам на входе блока определ ет факт записи в регистр 10 команды переноса во врем  П1ЖМОГО хода строки и кадра. По И1У. пульсу на его выходе триггер 29 устанавливаетс  в единицу и сформирует совместно с триггером 30 и элементом И 33 сигнал записи кода в счетчик 28. Сдвинута  последовательность импульсов на входе элемента И 32, проход  через него, установит

триггер 30 в единицу, что сигнализи-. рует о начале исполнени  команды переноса, котора  будет осуществл тьс  в течение заполнени  счетчика 28 с учетом зап1«закного в него кода . Затем по тактовым импульсам установ тс  в исходное состо ние (последовательно ) триггеры 29 и 30,что сигнализирует об окончании команды радерлски.

Использование изобретени  позволит создавать дешевые устройства дл  отображени  различной информации , так как требуетс  меньший объем буферной пам ти, а при равных объемах с известнь&ли устройствами позвол ет в том же объеме хранить большее число информаодонных кадров, т„е. повысить эффективность устройст

1

2

21

а

)

2/

18

Р

д

f

2д

/

F/1

В IS

9 16

it

2

фаг

Claims (2)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ, содержащее блок ввода, информационный и установочный входа которого являются входами устройства, первый выход которого соединен с первым управляющим выхода»! блока ввода, второй управляющий выход которого соединен с первыми входами первого коммутатора, буферной памяти и блока управления, первый и второй выходы которого соединены с тактовыми входами блока ввода, первый информационный выход которого соединен с вторым входом первого коммутатора, выход которого соединен с первым входом второго коммутатора, выход которого соединен с втодам входом буферной памяти, третий вход которой соединен с вторым информационным выходе»! блока ввода, генератор, вы- ♦ ход которого соединен с вторь»! входсм блока управления и первьвл входом регистра сдвига, выход которого через сумматор соединен с вторым выходом устройства, второй вход регистра сдвига соединен с третьим выходе»! блока управления, входом распределителя и первым входом первого счетчика, выход которого соединен с вторьви входом второго коммутатора, третий вход которого соединен с четвертым выходом блока уп равления и вторым входом первого счетчика, первый, второй и третий выходы распределителя соединены соответственно с входом сумматора, первым входом второго счетчика и третьим входом блока управления, пятый и третий выхода которого соединены соответственно с третьим входом первого коммутатора и вторым входом второго счетчика, выход которого соединен с четверть»! входом первого коммутатора, шестой и седьмой выхода блока управления соединены с четвертым и пять»! входами буферной памяти, отличающеес я тем, что, с целью упрощения устройства и повышения коэффициента использования оборудования, в него введены блок формирования команд задержек и регистр, причем выход буфер .ной памяти через регистр соединен с третьим входе»! регистра сдвига и первым входом блока формирования команд задержек, выход которого соединен с четвертым входом регистра сдвига и четвертым входом блока управления, восьмой выход которого соединен с входе»! регистра и вторым входом блока формирования команд задержек, третий и четвертый входа которого соединены соответственно с третьим выходом управления блока управления и третьим выходом распределителя .

2. Устройство по π.ί, отличающееся тем, что блок формирования команд задержек содержит счетчик, два триггера, три элемента И, причем первый выход блока соединен с информационным входом счетчика и первым входом первого элемента И, второй : ход которого соединен с вторым входом блока, третий вход которого соединен через второй элемент И с первыми входами счетчика и пер-еого триггера, вторые входы которых

SU.„. 1030791 соединены с выходом второго триггера и через третий элемент И с третьим входом счетчика, выход которого соединен с первым входом второго триггера, второй вход которого через первый элемент И соединен с четвертым входом блока и.входом второго элемента И, выход первого триггера соединен с выходом блока и входом третьего элемента И.