Изобретение относитс к автоматике и вычислительной технике и может быть, использовано в устройствах преобразовани кодовой информации и, в частности , в навигационнопилотажной аппаратуре бортовых комплексов . Известен преобразователь двоич (ного кода в частотноимпульсную посл довательность/ содержащий регистр преобразуемой величины, генератор тактовых импульсов, выход которого соединен с частотным входом двоично го умножител . Результатом преобразовани информации в этом устройств вл етс последовательность импульсов , частота следовани которых про порциональна преобразуемой величине 1,. Такой преобразователь прост в ин струментовке, однако он не имеет возможности принимать и преобразовы вать знакопеременные сигналы, задан ные как в пр моМ|, так и в дополнительном двоичном коде (например в коде, соответствующем ГОСТ 18977-79 а также выдавать результат в заданном масштабе. Целью изобретени вл етс расши рение функциональных возможностей преобразовател . Поставленна цель достигаетс те что в преобразователь двоичного код в частоту следовани импульсов, содержащий регистр сдвига, первый дво ичный умножитель, частотный вход которого соединен с выходом генерат ра тактовых импульсов, дополнительн введены дешифратор адреса, регистр пам ти, дешифратор знака, вычитающи блок, коммутатор, второй двоичный умножитель, датчик масштабных коэфф циентов и В1ХОДНОЙ блок, вход которого подключен к шине входного кода а выход - к входу регистра сдвига, выходы адресных разр дов.которого соединены с входами дешифратора адреса , выход которого соединен с управл ющим входом регистра пам ти, информационные входы которого соответственного подключены к выходам информационных и знаковых разр дов регистра сдвига, информационные выходы - к соответствукицим кодовым , входам первого двоичного умножител la выходы знаковых разр дов - к соответствукадим входам дешифратора знака, выход которого соединен с уп равл кщим входом коммутатора, при этом частотный выход первого двоичного умножител соединен с первым входом вычитак цего блока и первым входом коммутатора, второй вход которого подключен к выходу вычитающе го блока, второй вход которого соед нен с выходом генератора тактовых импульсов, причем выход коммутатора подключен к частотному входу второго двоичного умножител , кодовые входы которого соединены с выходами датчика масштабных коэффициентов, а частотный выход - к выходной шине. На чертеже изображена структурна электрическа схема преобразовател . Преобразователь содержит входной блок 1, вход которого соединен с шиной входного кода (ШВК), регистр 2 сдвига, регистр 3 пам ти, дешифратор i4 адреса, генератор 5 тактовых импульсов , дешифратор 6 знака, первый двоичный умножитель 7, вычитающий блок 8, коммутатор 9, второй двоичный умножитель 10, Датчик 11 масштабных коэффициентов. Преобразователь работает рледующим образом. Трехуровневые импульсы двоичного кода поступают на входной блок 1, где преобразуютс в двухуровневые и подаютс в регистр 2 сдвига. Когда все кодовое слово введено в регистр 2 сдвига, его первые 8 разр дов (адресна часть) поступают на дешифратор 4 адреса дл опознавани нужного параметра. При совпадении кода адреса пришедшего кодового слова с кодом адреса нужного параметра на управл ющий вход регистра 3 пам ти выдаетс сигнал Запись и информационна часть слова, а также содержимое знаковых разр дов из регистра 2 сдвига переписываютс в регистр .3 пам ти. Информаци о знаковых разр дах кодового слова из регистра 3 пам ти подаетс на дешифратор 6 знака, который определ ет знак параметра пришедшего кодового слова и вьщает управл ющий сигнал на коммутатор. Информационна часть слова подаетс на кодовые входы двоичного умножител 7, на- его частотный вход подаютс импульсы тактовой частоты. В общем случае частота импульсов на выходе первого двоичного умножител может быть записана следуницим образом, Dvri( - 12 2.Ь где i - частота генератора тактовых импульсов; U - число разр дов первого двоичного умножител ; kj - коэффициенты, равные О или 1. Поскольку параметры, передаваемые кодовыми словами, имеют различные масштабы, то дл получени на выходе преобразовател частоты н Ькного масштаба выходные импульсы с первого двоичного умножител 7 через ком мутатор 9 подаютс на частотный вхо второго двоичного умножител 10. На гкодрвые входы этого умножител пода етс двоичный код масштабного коэффициента нужного параметра.) Частота на выходе второго двоичного умножител определ етс по формуле I t C oW-JL/. (у) к,,./l)... 2) где tti - число разр дов второго двоичного , умножител , выбираемое исход из допустимой точности преобразовани ; Кj- коэффициенты равные О или При отрицательном значении параметра информационна , часть кодово .го слова передаетс в дополнительном коде. В этом случае частота с выхода первого двоичного умножител 7 поступает не на частотный вход вт рого двоичного умножител (через ко мутатор 9), а на вычитающий блок 8, где производитс вычитание частоты первого двоичного умножител 7 из частоты генератора тактовых импульсов 5. Частота на выходе вычитающего блока определ етс следуюгдей формулой ( ..- bтити| Г 2 4 1/ t -5 94-- - видно из формулы (3), на выходе вычитающего, блока при подаче на преобразователь отрицательного параметра по вл етс та же частота, что и при прложиГельном параметре; за исключением единицы в младшем раз- р де кодового слова. С выхода вычитающего блока частота 1 gg через коммутатор 9 подаетс на частотный вход второго двоичного умножител 10. Использование новых элементов, входного устройства, дешифратора адреса, регистра пам ти, дешифратора знака, вычитающего устройства, коммутатора, второго дешифратора двоичного умножител и датчика масштабных коэффициентов позвол ет примен ть предлагаемое устройство дл непрерывного преобразовани в частотную последовательность любого параметра заданного двоичным кодом, например, соответствующим ГОСТ 18977-79. При этом, поскольку в преобразователе производитс умножение выходной информации .на масштабные коэффициенты , то дл индикации каждого выбранного параметра в соответствующей размерности (град, км, км/г и т.д.) дбстаточно подключить к нему частотомер, чтб значительно упрощает и удешевл ет проверку и настройку навигационной аппаратуры, в которой в качестве единого зыка прин т указанный двоичный код, обеспечивающий высокую помехоустойчивость при обмене информацией. Кроме трго, поскольку усредн ть частоту значительно проще, чем двоичный код, то предлагаемый преобразователь может быть использован дл усреднени флюктуирующих навигационных параметров, заданных двоичным кодом, например, соответствующим ГОСТ 18977-79. При этом врем проверки указанных . параметров снижаетс в 3-5 раз.The invention relates to automation and computing and can be used in code information conversion devices and, in particular, in navigation and flight equipment of onboard systems. A binary converter is known (a code into a frequency-pulse sequence / containing a register of a value to be converted, a clock pulse generator, the output of which is connected to the frequency input of a binary multiplier. The result of converting information in this device is a sequence of pulses whose frequency is proportional to the value 1 being converted, Such a converter is simple in instrumentation, but it does not have the ability to receive and convert alternating signals defined as both in the additional binary code (for example, in a code corresponding to GOST 18977-79 and also to produce a result at a given scale. The aim of the invention is to expand the functionality of the converter. The goal is to achieve that in the binary code to frequency converter pulses, containing the shift register, the first binary multiplier, whose frequency input is connected to the output of the clock generator, additionally entered the address decoder, memory register, character decoder, subtracting b ok, switch, second binary multiplier, scale factor sensor and IN1 IN unit whose input is connected to the input code bus and output to the shift register input, outputs of the address bits of which are connected to the addresses of the address decoder whose output is connected to the control input of the memory register whose information inputs of the respective are connected to the outputs of the information and sign bits of the shift register, information outputs - to the corresponding code, the inputs of the first binary multiplier la the outputs of sign Sorts - to the corresponding inputs of the character decoder, the output of which is connected to the control input of the switch, while the frequency output of the first binary multiplier is connected to the first input of the read unit and the first input of the switch, the second input of which is connected to the output of the reading unit, the second input which is connected to the output of the clock generator, and the switch output is connected to the frequency input of the second binary multiplier, the code inputs of which are connected to the outputs of the scale factors sensor, and -frequency output - to the output bus. The drawing shows a structural electrical converter circuit. The converter contains an input unit 1, whose input is connected to the input code bus (SHVK), shift register 2, memory register 3, address i4 decoder, 5 clock pulse generator, 6 characters decoder, first binary multiplier 7, subtraction unit 8, switch 9 , second binary multiplier 10, scale factor sensor 11. The converter works in the following way. The three-level binary code pulses go to input block 1, where they are converted to two-level pulses and fed to shift register 2. When the entire code word is entered into shift register 2, its first 8 bits (the address part) are sent to the decoder 4 addresses to identify the desired parameter. When the code of the address of the incoming code word matches the code of the address of the desired parameter, the Record and the information part of the word are output to the control input of the memory register 3, and the contents of the sign bits from the shift register 2 are rewritten into the memory register .3. The information on the sign bits of a code word from memory register 3 is provided to a character decoder 6, which determines the sign of the parameter of the arriving code word and transfers a control signal to the switch. The information part of the word is fed to the code inputs of the binary multiplier 7, and its frequency input is supplied with clock pulses. In general, the frequency of the pulses at the output of the first binary multiplier can be written as follows, Dvri (- 12 2.b where i is the frequency of the clock generator; U is the number of bits of the first binary multiplier; kj are coefficients equal to O or 1. Since the parameters transmitted by the code words have different scales, then to get the output of the frequency converter at the bk scale, the output pulses from the first binary multiplier 7 through the switch 9 are fed to the frequency input of the second binary multiplier 10. th multiplier of the hearth is binary scale factor desired parameter.) The frequency at the output of the second binary multiplier is determined by the formula: I t C oW-JL /. (y) k ,,. / l) ... 2) where tti is the number of bits of the second binary, multiplier, the chosen outcome from the permissible conversion accuracy; Kj are coefficients equal to O or. If the parameter value is negative, the information part of the code word is transmitted in an additional code. In this case, the frequency from the output of the first binary multiplier 7 is not fed to the frequency input of the second binary multiplier (via commutator 9), but to the subtraction unit 8, where the frequency of the first binary multiplier 7 is subtracted from the frequency of the clock generator 5. Output frequency the subtracting unit is determined by the following formula (..- bthiti | Г 2 4 1 / t -5 94-- - seen from formula (3), at the output of the subtracting unit, when the negative parameter is fed to the negative parameter, the same frequency appears as and when applying the parameter; Reducing the unit in the lower section of the code word. From the output of the subtracting unit, the frequency 1 gg is fed through the switch 9 to the frequency input of the second binary multiplier 10. Using new elements, the input device, the address decoder, the memory register, the character decoder, the subtractor, the switch, the second binary multiplier decoder and the scale factor sensor allows the use of the proposed device for continuous conversion into the frequency sequence of any given binary parameter code, for example, corresponds to GOST 18977-79. At the same time, since the output information is multiplied by scale factors in the converter, to indicate each selected parameter in the corresponding dimension (degrees, km, km / g, etc.), it is enough to connect a frequency meter to it, which considerably simplifies and reduces the cost checking and setting up navigation equipment in which the specified binary code is taken as a single language, which ensures high noise immunity in the exchange of information. In addition to TGO, since the average frequency is much simpler than the binary code, the proposed converter can be used to average the fluctuating navigation parameters specified by the binary code, for example, corresponding to GOST 18977-79. At the same time check the specified. parameters is reduced by 3-5 times.