Изобретение относитс к автоматике и вычислительной технике и предназначено дл выделени старшего значащего разр да. Известно устройство дл выделени крайней единицы, содержащее регистр, элменты И и ИЛИ tlj, Недостатком этого устройства вл етс то, что в формировании результата участвует регистр и исходный код на -нем сохран етс . Наиболее близким техническим решением к изобретению вл етс устройство дл определени старшего значащего разр да, содержащее п-разр дный регистр, (п-1) элементов И-НЕ, (п-1) элементов И, {fi-2 элементов НЕ, причем пр мой выход первого разр да регистра соединен первой выходной шиной устройства, инверсный выход первого разр да , регистра соединен с первым входом первого элемента И С2. Цель изобретени - упрощеиие устройства. Поставленна цель достигаетс т что в устройство дл определени старшего значащего разр да, содерж щее регистр, первую группу элемент Ни группу элементов НЕ, причем каждый выход устройства, начина с второго, соединен с выходом соответствующегр элемента И первой гру пы, первый выход устройства соединен с пр кклм выходом первого разр да регистра, введена втора группа элементов И, причем первый вход ка дого элемента И первой группы, кро кю последнего, соединен с выходом одноименного элемента НЕ группы, первый и второй входы первого элемента И второй группы соединены оо от1Ветстве{1йо с инверснь04и выходами первого и второго разр дов регист ра, первый вход последнего элемента И первой группы соединен q выхо дом последнего разр да регистра, первый вхдд каждого t-го элемента И второй группы, начина со второго , соединен с инверсным выходом (i. + l)-ro разр да регистра, второй вход каждого i-ro элемента И второй группы соединен с выходом (i-l)-ro элемента И второй группы, выходы элементов И второй группы соединены с выходами элементов НЕ группы, выход каждого i-ro элемента И второй группы соединен со вторым входом (t+l)-ro элемента И первой группы. На чертеже показана структурна схема предлагаемого устройства. Устройство содержит регистр 1, группу элементов И 2, группу элементов НЕ 3, группу элементов И 4, выходы 5 устройства. Устройство работает следующим образом, В регистр 1 записываетс анализируемое число. Схема работает таким образом, что старша значат ща единица в разр де It ( i 2,3,...,. и) обеспечивает формирование единичного сигнала на выходе элемента 41, блокиру при этом элементы И 4t-i , 4i,,,,,,4n-f последующих младших разр дов независимо от содержимого разр дов 1{+ , H+t- ../ir Впереди сто щие нули р разр дах 1 7 1г .. IL-I обеспечивают блокировку элементов И , 42 , , , ,4,,/, Поэтому сигнал, равный единице, будет только на выходе 5; шины , номер i которой соответствует номеру разр да 1 г в котором записана старша единица ангшизируемого числа, На всех остальных шинах будут нулевые сигналы. Предложенное устройство может иметь модификацию дл определени младшего значащего разр да. Дл этого достаточно анализируемое число располагать в обратном пор дке, т,е, младшими разр дами, начина с разр да 14. Применение изобретени позвол ет упростить устройство.The invention relates to automation and computing and is intended to highlight the most significant bit. A device for allocating the last unit is known, containing a register, AND and OR tlj elements. A disadvantage of this device is that the register is involved in generating the result and the source code is stored on it. The closest technical solution to the invention is a device for determining the most significant bit containing a n-bit register, (n-1) AND-NOT elements, (n-1) AND elements, {fi-2 elements NOT, and my output of the first bit of the register is connected to the first output bus of the device, the inverse output of the first bit, the register is connected to the first input of the first element AND C2. The purpose of the invention is to simplify the device. This goal is achieved in that the device for determining the most significant bit, containing the register, the first group, element No group of elements is NOT, each device output, starting with the second, is connected to the output of the corresponding element And the first group, akklm the output of the first bit of the register, the second group of elements is entered, the first input of each element of the first group, the last one of the last, is connected to the output of the element of the same name NOT the group, the first and second inputs of the first element nta And the second group is connected oo from the 1st {1st with the inverse and the outputs of the first and second bits of the register, the first input of the last element of the first group is connected q output of the last bit of the register , connected to the inverse output (i. + l) -ro register bit, the second input of each i-ro element AND the second group is connected to the output (il) -ro element AND the second group, the outputs of the elements AND the second group are connected to the outputs of the elements NOT groups, the output of each i-ro element And the second group connected to the second input (t + l) -ro of the AND element of the first group. The drawing shows a block diagram of the proposed device. The device contains a register 1, a group of elements And 2, a group of elements NOT 3, a group of elements And 4, outputs 5 of the device. The device operates as follows. Register 1 records the number to be analyzed. The circuit works in such a way that the highest significant unit in the bit It (i 2,3, ...,. И) ensures the formation of a single signal at the output of the element 41, while blocking the elements AND 4t-i, 4i ,,,, ,, 4n-f successive lower bits, regardless of the contents of bits 1 {+, H + t- ../ir. The leading zeros of the bits 1 7 1g. IL-I provide blocking elements And, 42,,, , 4 ,, /, Therefore, a signal equal to one will be only at output 5; tires, number i of which corresponds to the number of bit 1 g in which the highest unit of the number to be cheated is recorded, on all other tires there will be zero signals. The proposed device may be modified to determine the least significant bit. To do this, a sufficiently analyzed number should be arranged in the reverse order, t, e, by the lower bits, starting with bit 14. Application of the invention simplifies the device.