. .
DODo
DO 3 Изобретение относитс к. вычислительной технике и может быть испрль эовано при создании высокоточных си тем обработки цифровой информации. Известно устройство дл округлени результата элементарной операци ( сложение, сдвиг, умножение, делени содержащее регистр числа с дополнительными разр дами дл округлени . При выполнении округлени производи с отбрасывание дополнительных разр дов 1. . Однако ошибка округлени всегда имеет один и тот же знак, противоположный знаку округленного операнда, что приводит к быстрому накапливанию ошибок вычислений. Известно также устройство дл ок руглени числа, содержащее регистр числа с дополнительными разр дами дл округлени , шину тактовых сигналов и элемент И. При этом пр мой выход старшего дополнительного разр да соединен с первым входом элеме та И, второй вход которого соединен с шиной тактовых сигналов устройств а выход соединен с входом млалщего разр да регистра числа, который имеет цепь переноса единицы, поступающей в младший разр д 2. Недостаток этого устройства заключаетс в том, что при выполнении последовательности операций округлени в ошибке округлени по вл етс систематическое смещение, которое объ сн етс тем, что ошибка округлени результата элементарной- операции равна половине младшего разр да результата ., оставшегос после отбрасывани младших разр дов результата, не может быть скомпенсирована, а это ведет к неоправданно большому росту общей ошибки вычислений. Наиболее близким к изобретению в л етс устройство дл округлени / числа, содержащее счетчик и регистр дополнительных разр дов числа, шину тактовых сигналов, три элемента И, два. элемента ИЛИ и триггер со счет . ным входом, причем первый вход первого .элемента И подключен к шине так ховых сигналов устройства, входы пер вого элемента ИЛИ подключены к выходам разр дов регистра дополнительных разр дов числа, исключа старший, вы ход первого элемента ИЛИ соединен с инверсным входом второго элемента И и первым входом третьего элемента И, старший разр д регистра дополнитель ных разр дов числа соединен с пр мым входом второго элемента И и вторым входом третьего элемента И,т)втий вход которого соединен с шиной такто вых сигналов устройства,выход второг элемента И соединен с вторым входом первого элемента И и счетным входом триггера, выход которого соединен с третьим входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, а выход второго элемента ИЛИ подключен к входу счетчика 3. Недостатком известного устройства вл етс сложность его Функциональной структуры. Цель изобретени - упрощение устройства . Поставленна цель достигаетс тем, что устройство дл округлени числа, содержащее счетчик, регистр дополнительных разр дов числа, элемент И, триггер, причем шина тактовых сигналов устройства подключена к первому входу элемента И, второй вход которого соединен с выходом пр мого значени старшего разр да регистра дополнительных разр дов числа, содержит элемент И-НЕ и элемент ИЛИ-НЕ, входы которого соединены с выходом инверсного значени старшего разр да регистра дополнительных разр дов числа и выходами пр мых значений остальных разр дов регистра дополнительных разр дов числа, выхсзд элемента ИЛИ-НЕ соединен с первым входом элемента И-НЕ и счетным входом триггера, выход которого соединен с вторым входом элемента И-НЕ, выход которого подключен к третьему входу элемента И, выосод которого подключен к ВХОДУ счетчика. На Чертеже представлена функциональна схема предлагаемого устройства . Устройство содержит счетчик 1, регистр 2 допЪлнительных разр дов числа , элемент ИЛИ-НЕ 3, триггер 4 (со счетным входом), элемент И-НЕ 5, элемент И 6 и шину 7 тактовых сигналов. Выход инверсного значени старшего разр да и выходы пр мых значений всех остальных разр дов регистра-2 соединены с входами элемеита ИЛИ-НЕ 3, выход которого соединен с цходом элемента И-НЕ 5 и счетным входом триггера 4, выход которого соединен с другим входом элемента И-НЕ 5, выход которого соединенс входом элемента И б, другие входы которого подключены соответственно к шине 7 тактовых сигналов и выходу пр мого значени старшего разр да регистра 2. Выход элемента И б соединен с входом счетчика 1, в который записаны основные разр ды округл емого числа. Устройство работает следующим образом . При округлении числа на вход элемента И б поступает сигнал по шине 7 тактовых сигналов. При ситуациИ| когда старший разр д и хот бы один из остальных дополнительных разр дов регистра 1 наход тс в состо нии , с выхода элемента ИЛИ-НЕ,3 на вход элемента И-НЕ 5 и счетный вход триггера 4 сиг нал не поступает, поэтому при любом состо нии триггера 4, состо ние которого не измен етс , с выхода элемента ИгНЕ 5 сигнал поступает на вхо элемента И 6, на другой вход которого поступает сигнал с выхода пр мого эначени старшего разр да регистра 2. На выходе элемента И 6 вырабатываетс сигнал, который поступает на вход счетчика 1, содержимое котог рого увеличиваетс на цену младшего разр да. При ситуации, когда старший разр д регистра 2 находитс в состо нии 0|. а остальные разр ды регистра 2наход тс в любом состо нии,.на вход элемента И 6 сигнал не поступает , поэтому не поступает сигнал на вход счетчика 1, содержимое которого не измен етс . Так как с выхода инг jBepcHoro значени старшего разр да регистра 2 на вход элемента ИЛИ-НЕ 3 поступает сигнал, независимо от состо нии ос1;альных разр дов регистра 2 на счетный вход триггера 4 сигнал е поступает и его состо ние не изме н етс . При ситуации, когда ра зр ды регис та 2 наход тс в состо нии 100...0/ на вход элемента И б поступает сигнал с выхода пр мого значени разр да регистра 2.. Так как ни на один иэ входов элемента ИЛИ-НЕ 3сигнал не поступает, на его выходе вырабатываетс сигнгш, который поступает на вход элемента И-НЕ 5 исчетный вход триггера 4, состо ние которого измен етс на противоположное . Если триггер 4 до поступлени сигнала на его счетный вход находилс в состо нии О, на выходе зле-. мента И-НЕ 5 вырабатываетс сигнал, который поступает на вход элемента И б, на выходе которого вырабатываетс сигнал, который поступает на вход счетчика 1, содержимое -.-Kotopoго увеличиваетс на цену младшего разр да. Если же триггер 4 до поступлени сигнала на его счетный вход находилс в состо нии ., с выхода элемента И-НЕ 5 на вход элемента И 6 сигнал не -поступает, поэтому с его выхода на вход счетчика 1 сигнал не поступает и его содержимое не изменитс . В первом случае содержимое счетчика I увеличиваетс на цену младшего разр да при нахождении старшего разр да регистра 2 в состо нии Ч и хот бы одного из остальных раэр дов регистра 2 в состо нии . Во втором случае содержимое счетчика 1 не измен етс при Нахождении старшего разр да регистра 2 в состонезависимо от состо ни остальных разр дов регистра 2. В третьем случае содержимое счетчика 1 увеличиваетс на цену младшего разр да через раз при каждом состо нии разр дов регистра 2 в состо нии 100...О . Таким образом, замена двух элементов ИЛИ на равнозначные по сложности и быстродействию соответственно элемент ИЛИ-НЕ и элемент И-НЕ позвол ет сократить аппаратурные затраты по сравнению с.известным устройством на два элемента И.DO 3 The invention relates to computing and can be corrected when creating high-precision digital information processing systems. A device is known for rounding the result of an elementary operation (addition, shift, multiplication, division containing a register number with additional bits for rounding. When performing rounding, produce additional bits 1. However, the rounding error always has the same sign opposite to the sign There is also a device for rounding a number, containing a register of a number with additional bits for rounding, a bus In this case, the direct output of the most significant additional bit is connected to the first input of the element I, the second input of which is connected to the bus of the clock signals of the devices and the output is connected to the input of the lower digit of the number register which has a transfer circuit of the unit arriving at the least significant bit 2. A disadvantage of this device is that when performing a rounding sequence, there is a systematic bias in the rounding error, which is explained by the fact that the rounding error of the result is entarnoy- operation is equal to half the least significant bit result. remaining after discarding LSBs result, can not be compensated for, and this leads to an unnecessarily large increase in the total error computation. The closest to the invention is a device for rounding / number, containing a counter and a register of additional number bits, a clock signal bus, three AND elements, two. element OR and trigger trigger. the first input of the first element AND is connected to the bus of the device’s signal signals, the inputs of the first element OR are connected to the outputs of the bits of the register of additional digits of the number, excluding the most significant one, the output of the first element OR is connected to the inverse input of the second element AND the first input of the third element I, the most significant bit of the register of the additional digits of the number is connected to the direct input of the second element I and the second input of the third element I, t) whose input is connected to the bus of the device clock signals, the output of the second element AND is connected to the second input of the first element AND and the counting input of the trigger, the output of which is connected to the third input of the first element AND, the output of which is connected to the first input of the second OR element, the second input of which is connected to the output of the third AND element, and the output of the second OR element to the input of the counter 3. A disadvantage of the known device is the complexity of its functional structure. The purpose of the invention is to simplify the device. The goal is achieved by the fact that the device for rounding a number, containing a counter, a register of additional bits of a number, an element, a trigger, the device clock signal bus is connected to the first input of an element, the second input of which is connected to the output of the direct value of the high register bit additional bits of the number, contains the element AND-NOT and the element OR-NOT, the inputs of which are connected to the output of the inverse value of the high bit of the register of additional bits of the number and the outputs of the direct values of the rest The rows of the register of additional bits of the number, the output of the OR-NOT element is connected to the first input of the NAND element and the counting input of the trigger, the output of which is connected to the second input of the NAND element whose output is connected to the third input of the AND element whose output is connected to INPUT COUNTER. The drawing shows a functional diagram of the proposed device. The device contains a counter 1, a register of 2 additional digits of the number, an element of OR-NOT 3, a trigger 4 (with a counting input), an element of AND-NOT 5, an element of AND 6 and a bus 7 of clock signals. The output of the inverse value of the high-order bit and the outputs of the direct values of all the remaining bits of register-2 are connected to the inputs of the element OR-NOT 3, the output of which is connected to the input of the AND-HE element 5 and the counting input of the trigger 4, the output of which is connected to another input of the element AND-NOT 5, the output of which is connected by the input of the element AND b, the other inputs of which are connected respectively to the bus 7 clock signals and the output of the direct value of the high register bit 2. The output of the element And b is connected to the input of the counter 1, in which the main bits are written round my number. The device works as follows. When rounding the number to the input element And b receives a signal on the bus 7 clock signals. When the situation | when the high bit and at least one of the remaining additional bits of register 1 are in the state, from the output of the element OR NOT, 3 to the input of the element IS-NOT 5 and the counting input of the trigger 4, the signal is not received, therefore in any state the trigger 4, the state of which does not change, from the output of the EHPE 5 element, the signal arrives at the input of element 6, to another input of which a signal comes from the output of the direct high-order bit of register 2. At the output of element 6, a signal is generated enters the input of the counter 1, the contents of which were stolen chivaets on the price of the least significant bit. In a situation where the high bit of register 2 is in the state 0 |. and the remaining bits of register 2 are found in any state. The input element And 6 does not receive a signal, therefore no signal is received at the input of counter 1, the contents of which do not change. Since from the output jBepcHoro ing the value of the high register bit 2 to the input of the element OR NOT 3 a signal is received, regardless of the state of the main bits of the register 2 to the counting input of trigger 4, the signal e is received and its state does not change. In a situation when the registers 2 are in the state 100 ... 0 / at the input of the element And the signal from the output of the direct value of the register 2 bit arrives. Since none of the inputs of the element OR NOT The signal does not arrive, a signal is generated at its output, which arrives at the input of the element IS-HE 5 and the calculated input of the trigger 4, the state of which is reversed. If trigger 4, before the arrival of a signal at its counting input, was in the state O, the output is evil. At the NE-5, a signal is generated, which is fed to the input of the element Ib, at the output of which a signal is produced, which is fed to the input of counter 1, the contents of the -.- Kotopogo are increased by the price of the lower order bit. If trigger 4, before the arrival of a signal at its counting input, was in the state., The signal from the output of the NE-5 element to the input of the AND 6 element is not received, therefore the signal from its output to the input of counter 1 does not change and its contents do not change . In the first case, the contents of counter I are increased by the price of the lower bit when the high bit of register 2 is in state H and at least one of the other regs of register 2 is in state. In the second case, the contents of counter 1 do not change when the high bit of register 2 is found independent of the state of the remaining bits of register 2. In the third case, the contents of counter 1 are increased by the price of the low bit every time at each state of bits of register 2 state 100 ... O. Thus, replacing two OR elements with equivalent for complexity and speed, respectively, the OR-NOT element and the IS-NOT element, allows to reduce the hardware costs in comparison with the well-known device by two I.