SE522714C2 - Framställning av lågbrusig MOS-anordning - Google Patents
Framställning av lågbrusig MOS-anordningInfo
- Publication number
- SE522714C2 SE522714C2 SE0102526A SE0102526A SE522714C2 SE 522714 C2 SE522714 C2 SE 522714C2 SE 0102526 A SE0102526 A SE 0102526A SE 0102526 A SE0102526 A SE 0102526A SE 522714 C2 SE522714 C2 SE 522714C2
- Authority
- SE
- Sweden
- Prior art keywords
- oxide
- layer
- oxide layer
- substrate
- oxidation
- Prior art date
Links
- 238000002360 preparation method Methods 0.000 title description 2
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 230000001737 promoting effect Effects 0.000 claims abstract description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims abstract 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052794 bromium Inorganic materials 0.000 claims abstract 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 229920006328 Styrofoam Polymers 0.000 claims 2
- 239000008261 styrofoam Substances 0.000 claims 2
- 230000001934 delay Effects 0.000 claims 1
- 150000002500 ions Chemical group 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 abstract 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 abstract 1
- 230000000979 retarding effect Effects 0.000 abstract 1
- AWMVMTVKBNGEAK-UHFFFAOYSA-N Styrene oxide Chemical compound C1OC1C1=CC=CC=C1 AWMVMTVKBNGEAK-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000002800 charge carrier Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005530 etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007630 basic procedure Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Light Receiving Elements (AREA)
Description
522 714 2 det huvudsakliga alstrandet av heta laddningsbärare, vilket kan ge strömmar under tröskeln, drift av tröskelspänningar och i ett sämsta fall ett förstörande, elektriskt genombrott. Dopningsprofi- len i LDD-strukturen kan endast modifiera en liten andel av kanalen och gör inte hastighetsför- delningen så smal, som skulle vara önskvärt för att i väsentlig grad minska det av laddningsbä- rama orsakade bruset .
MOS-transistorer med en tjocklek hos styroxiden, som inte är likforrnig, har lägre brus, i vilket leder till bättre brusfaktor vid användning i förstärkare. Det är emellertid i praktiken svårt 10 15 20 25 30 att erhålla en oxid med verkligt gradvis olikformig tjocklek men en god kompromiss innefattar anordningar med två eller tre olika tjocklekar hos styrets oxid. I de nedan kortfattat diskuterade skrifterna visas olika MOS-anordningar med ej likforrnig eller asymmetrisk tjocklek hos styrets oxid, i vilka olika mer eller mindre invecklade förfaranden används för tillverkningen.
I U.S.-patentet 5,741,737 visas en MOS-anordning med förbättrade kretsprestanda, som uppnås med hjälp av en stigande tjocklek hos styrets oxid. I det förfarande, som används för att uppnå de två tj ocklekarna hos styrets oxid, täcks en del av styret av en mask, innan oxidationen därav fortsätts, för att åstadkomma ett tjockare skikt av styroxid. I U.S.-patentet 6,080,682 visas ett förfarande, vid vilket ett nitridskikt etsas för att bilda en öppning, och därefter åstadkoms i öppningen ett kväveanrikat området genom att utsätta detta för t ex ett NHg-plasma. Nitridskiktet avlägsnas och slutligen odlas oxid terrniskt, varvid tillväxten fördröjs i det kvarvarande kvävean- rikade skiktet. Ett liknande förfarande visas i U.S.-patentet 5,9l8,133. I det i U.S.-patentet 6,048,759 visade förfarandet etsas ett tjockt oxidskikt selektivt för att åstadkomma tunnare par- tier. I U.S.-patentet 5,422,505 visas ett förfarande för att bilda styroxid med flera tjocklekar, som innefattar, att ett första tunt oxidskikt bildas, att det tunna oxidskiktet avlägsnas selektivt och att därefter oxidationen av de kvarvarande delama av det tjocka skiktet fortsätts tillsammans med ny oxidering inom de områden, där detta har avlägsnats. Vid det i U.S.-patentet 6,124,171 visade förfarandet skyddas ett oxidskikt av en nitridmask, de två skikten mönstras, nitrid och oxid av- lägsnas i öppningarna och därefter åstadkoms ytterligare ett oxidskikt, som kan vara tunnare eller tjockare än det första. I US-patenten 6,121,666 och 6,1 10,783 visas en förbättrad MOS-anord- ning med oxid av typen "split gate" ("delat styre").
I U.S.-patenten 6,066,535 och 6,l27,235 beskrivs liknande förfaranden för att åstadkomma en asymmetrisk tjocklek hos styroxiden. I U.S.-patentet 6,037,224 visas ett altemativt etsnings- förfarande för att åstadkomma en anordning med två tjocklekar. Ett oxidskikt med två tjocklekar bildas på ett silikonsubstrat genom att bilda ett styroxidskikt och omvandla ett delskikt av skiktet till en syrediffusionsbarriär. Skiktet mönstras sedan för att blottlägga områdena av substratet, vilka oxideras för att bilda ett andra oxidskikt intill det första oxidskiktet men med en annan 10 15 20 25 30 5 2 714 tjocklek.
REDOGÖRELSE FÖR UPPFINNINGEN Det är ett ändamål med uppfinningen att anvisa ett enkelt förfarande för att framställa en MOS-anordning av typen med två tjocklekar och med en låg nivå hos det totala bruset.
För att sålunda framställa en MOS-transistor utförs allmänt de vanliga stegen med att fram- ställa ett styroxidskikt i ett styroxidornråde, en emitter och en kollektor vid substratets yta och ett styre beläget ovanpå styroxidskiktet, varvid dessa steg utförs i någon lämplig ordningsföljd. För att framställa ett styroxidskikt med två tj ocklekar framställs först ett tunt oxidskikt över en del av ytan hos ett substrat, företrädesvis med hjälp av termisk oxidering. Ett maskskikt anbringas över oxidskiktet och mönstras för att bilda en öppning eller öppningar. Därefter utförs en jonimplante- ring genom oxidskiktet i öppningen eller öppningarna ett material, som ökar eller minskar oxidationshastigheten hos materialet i substratet. Masken avlägsnas därefter och slutligen fort- sätts den terrniska oxideripngen över den nu helt frilagda ytan hos det turma oxidskiktet. I det im- planterade området blir det nu bildade oxidskiktet tjockare eller tunnare än resten av oxidskiktet beroende på inverkan från det implanterade materialet.
Frarnställningsförfarandet har liten kornplexitet och ökar vanligen använda förfaranden för att framställa MDS-anordningar med endast ett minimalt antal processteg.
Den framställda MOS-anordningen har lågt laddningsbärarbrus beroende på styroxidens två tjocklekar.
KORT FIGURBESKRIVNING Uppfinningen skall nu beskrivas såsom ej begränsande utföringsformer med hänvisning till de bifogade ritningarna, i vilka: - Fig. 1 är en schematisk tvärsektion av en MOS-transistor med olikforrnig oxidtjocklek, - Fig. 2a - 2g är schematiska tvärsektioner, som visar steg, vilka utförs vid framställning av en MOS-transistor med två olika tjocklekar hos styroxiden med hjälp av fotolitografi och etsning, i vilka - Fig. 2a visar ett utgångsmaterial, - Fig. 2b visar odling av en första styroxid och inpassning av mask, - Fig. 2c visar styroxid, som har etsats, och en fotoresistmask, som har avlägsnats, - Fig. 2d visar den fortsatta odlingen av styroxid, - Fig. 2e visar deponering av polykisel för styret, - Fig. 2f visar strukturen efter mönstring och etsning av polykisel i styret, varvid fotoresisten inte ännu- har avlägsnat, - Fig. 2g visar dopning av kollektor/emitter/styre med hjälp av implantering av As, och 10 15 20 25 30 522 711!- 4 - Fig. 3 är en schematisk tvärsektion av en struktur i ett mellanliggande steg, när jonimplantering av ett material för att minska oxidationshastigheten av en struktur utförs.
DETALJERAD BESKRIVNING I fig. 1 visas en tvärsektion av en MOS-transistor med emitter 1, kollektor 3, styre 5 och styroxid 7 belägna i eller vid ytan av ett kiselsubstrat 9. Under styret 5 alstras en kanal ll i sub- stratet. Längs den första delen av kanalen ll minskar tjockleken hos styroxiden och längs den sista delen av kanalen ökar styroxidens tjocklek. Vid början av kanalen föreligger starka inver- sionsförhållanden, vid vilka laddningsbärama rör sig nära gränsytan mellan kisel och oxid. Kon- tinuitetsvillkoret för transporten av laddningsbärama bestämmer potentialfördelningen enligt den gradvisa kanalapproximationen, se t ex kapitel 8 i S. M. Sze, "Physics of Serniconductor Devices", 2:a uppl., Wiley, 1981. Detta ger emellertid ett elektriskt fält parallellt med kanalen, som är lågt vid emittersidan och ökar i riktning mot kollektom. Genom att öka oxidtjockleken i området be- läget åt källans sida till minskas det tvärgående elektriska fältet, vilket ger en mindre inversions- laddningsbärartäthet. För att uppfylla kontinuitetsvillkoret måste det parallella fältet och ladd- ningsbärarnas hastighet öka. Denna effekt ger en mer likforrnig fáltfördelning i längriktningen längs kanalen och laddningsbärarnas hastighetsfördelning har mindre variationer än i en MOS- transistor av standardtyp.
För en typisk förspänning av MOS-transistom med en potential hos styret någonstans mel- lan potentialema hos emitter och kollektor uppträder en "pinch off' (fullständig hopträngning") av potentialen i kanalen ll. En liten oxidtjocklek i riktning mot kollektom 3 minskar försäm- ringen orsakad av den höga spänningen och har en inverkan av andra ordningen på laddningsbä- rartransporten. Det är sålunda möjligt och gynnsamt att låta oxidens tjocklek åter växa i riktning mot kollektorn.
Förfaranden för att framställa en MOS-transistor med två olika tjocklekar hos styroxiden skall nu beskrivas i samband med specifika exempel, varvid de framställda transistorema har en minskad brusnivå och därigenom bättre allmänna prestanda.
Exempel l Framställning av en MOS-transistor med hjälp av etsning för att framställa två olika tjocklekar hos styroxiden skall nu beskrivas med hänvisning till de schematiska tvärsektionerna i fig. 2a - 2g, varvid framställningen av styroxiden med två tjocklekar utförs väsentligen på samma sätt, som beskrivs i det anförda U.S.-patentet 5,422,l505. Anordningen kan typiskt vara en 0,5 pm MOS-transistor med en tjocklek av 80 och 120 Å hos styroxiden. Gränsen sätts av den litografi, som utförs i det i fig. 2b visade steget, i huvudsak måttet hos masken i förhållandet till styrets längd, dvs till det i fig. 2f visade maskmönstret. Processföljden använder inte några nya 10 15 20 25 30 522 7115- 5 processteg utan alla är tillgängliga i ett konventionellt CMOS-processflöde. De i fig. 2b och 2c visade stegen har lagts till för att erhålla MOS-transistom, varvid dessa steg totalt innefattar an- bringande av en ytterligare fotomask, ett litografiskt steg, ett torretsningssteg och ett steg med oxidation för att åstadkomma styroxiden.
I fig. 2b visas utgångsmaterialet, som är ett kiselsubstrat eller kiselskiva 21 med en yta rik- tad i <100>. Det antas, att någon elektrisk isolering, ej visad, av det betraktade området av sub- stratet redan har åstadkommits, med hjälp av välkända förfaranden såsom LOCOS, STI, etc., och att dopningar av substrat/brunnar, ej visade, har utförts. Fig. 2a - 2g visar alla området för styre/emitter/kollektor i en anordning av n-typ eller en NMOS-anordning.
Eftersom kiselanordningar av n-typ är snabbare än anordningar av p-typ, på grund av att elektronemas mobilitet är större än hålens mobilitet, används för det mesta anordningar av n-typ för högfrekvenstillärnpningar. För en sådan anordning är substratet i närheten av det betraktade området för styre/emitter/kollektor dopat till mellannivå och är sålunda av typen p-kisel. Ett ty- piskt värde för en dopning med bor kan vara lE16 cm'3.
En första del av styroxiden, som odlas över hela det betraktade området, dvs också på de områden, vilka skall bilda emitter och kollektor, erhålls med hjälp av termisk oxidering av kislet, se oxidskiktet 23 i fig. 2b. Sedan anbringas ett fotoresistskikt 25 ovanpå styroxidskiktet och bringas med hjälp av litografisk mönstring att endast kvarligga på de områden av styroxiden, som skall göras tjockare. Tjockleken hos den första delen av styroxiden är 40 Å i detta exempel.
Oxiden på det ej skyddade området 27 mellan de kvarlärnnade partierna av fotoresistskiktet etsas bort, företrädesvis med hjälp av torretsning, och fotoresistskiktet 25 avlägsnas, varefter re- sultatet ses i fig. 2c.
Sedan fortsätts odlingen av oxid för att bilda mer oxid över hela det betraktade området, så att ett oxidskikt 29 med två olika tj ocklekar åstadkoms, se fig. 2d, ett tunt skikt 31 i området 27, som inte är skyddat av masken 25, och ett tjockare skikt 33 i detta område, som är skyddat av masken. För korta oxidationstider och därmed tunna oxider, ökar oxidtjockleken linjärt med den använda processtiden, varvid detta område vid oxideringsprocesser är känt som ornrådet med linjär tillväxthastighet. För långa oxidationstider eller tjocka oxider ökar tjockleken i stället med kvadratroten ur den använda tidsperioden, varvid detta område vid oxideringsprocesser är känt som området med parabolisk tillväxthastighet. För de i detta exempel använda tjocklekama, som är i området 80 - 120 Å, ligger oxidtjockleken väl inom det "tunna" området. Således är tjockle- ken hos de tjocka områdena hos oxidskiktet propoitionell mot summan av de använda oxida- tionstidema. Detta är inte sant för oxidtjocklekar, som är större än ca 300 Å. Avsatsen mellan de tunna och tjocka områdena är ganska utjänmad på grund av den lilla skillnaden i oxidtjocklek och eftersom en tvådimensionell oxidtillväxt utförs i steget.
I nästa processteg, se fig. 2e, deponeras polykisel som det material eller det skikt 35, ur vil- ket styret skall bildas. Tj ockleken hos polykiselskiktet är typiskt ca 2500 Å.
Sedan åstadkoms styret genom att anbringa och mönstra ett fotoresistskikt 37, såsom visas i fig. 2f. Polykisel, vilket inte är skyddat av fotoresistskiktet, avlägsnas med hjälp av torretsning ned till oxiden.
Fotoresisten 37 avlägsnas sedan och behandlingen fortsätter med de vanliga stegen med att dopa styret och att bilda emitter- och kollektorområden med hjälp av jonimplantering, se fig. 2g.
På detta sätt har en anordning med styroxid med två tjocklekar åstadkommits. Den ganska 10 jämna övergången mellan områdena med de olika oxidtj ocklekarna bör observeras. 15 20 25 30 35 Exempel 2 I ett andra exempel ökas oxidationshastigheten, när den terrniska styroxiden framställs, el- ler fördröjs alternativt genom att implantera material i kislet före den slutliga terrniska oxidatio- nen. Exempelvis införs joner valda ur en grupp innefattande klorid- och bromidjoner i valda om- råden vid ytan av ett kiselsubstrat för att öka oxidationshastigheten för substratet i de implante- rade områdena.
De i fig. 2a - 2g visade stegen i processen, när en anordning framställs med två olika tjocklekar av styroxider med användning av väsentligen samma parametrar som i Exempel 1, är i detta exempel ändrade genom att avlägsna steget med att etsa ett första oxidskikt, vilket utförs efter det i fig. 2b visade steget, och i stället utföra ett implanteringssteg, som visas i den schema- tiska tvärsektionsvyn i fig. 3. I detta steg implanteras ett område, som i figuren är ett område 39, vilket är komplementärt till området 27 i t ex fig. 2b och vilket inte är täckt av fotoresisten 25, med ett oxidationsbefrämjande material, t ex klor för att öka oxidationshastigheten i det följande i fig. 2d visade oxidationssteget. I stället för att avlägsna oxiden inom ett visst område hos an- ordningen jonimplanteras sålunda skivan.
Om det material, som används i implanteringssteget alternativt väljs, så att det minskar oxidationshastigheten, såsom kväve, måste masken ha ett mönster liknande det i fig. 2b visade mönstret. Begynnelsemasken är också utformad, så att den alltid täcker alla andra delar av ski- vans yta under jonimplantationen.
Den fortsatta behandlingen av strukturen efter det i fig. 3 visade steget följer sarnrna uppläggning, som beskrivits i exempel l, med början i fig. 2d.
Andra halvledare än kisel liksom andra anordningar, som innehåller en MOS-struktur som en del av densamma, såsom DMOS-anordningar, MOS-triggade tyristorer, etc. kan också fram- ställas med hjälp av samma grundförfarande som ovan beskrivits.
Claims (5)
1. Förfarande för att framställa en lågbrusig MOS-transistor vid och/eller i ytan av ett sub- strat innefattande följande, i någon lämplig ordning utförda steg: - att framställa ett styroxidskikt med två tjocklekar i ett styroxidområde vid/i ytan hos substratet, - att framställa ett styre beläget ovanpå styroxidskiktet, och - framställa en emitter och en kollektor belägna vid/i substratets yta och bredvid styroxidområ- det, kännetecknat av att i steget med att framställa ett styroxidskikt utförs följ ande delsteg: - ett första oxidskikt framställs över substratets yta med hjälp av termisk oxidering, - det första oxidskiktet täcks med ett maskskikt, - maskskiktet mönstras för att bilda minst en öppning, - ett material, som påskyndar eller bromsar fördröjer oxideringen av materialet i substratet, jon- implanteras genom den första oxiden i öppningen, - masken avlägsnas, och - den termiska oxidationen framställs över den nu frilagda hela ytan av det första oxidskiktet.
2. Förfarande enligt krav l, kännetecknat av det material, som används för jonimplanter- ing, är ett oxidationshastighetsbefrämjande material valt ur gruppen innefattande klor och brom.
3. Förfarande enligt krav 2, kännetecknat av att i steget med att mönstra maskskiktet, bil- das öppningar, som täcker kantområdena av ett styrområde, i vilket styret skall bildas, varvid ett område inuti styrområdet fortfarande är täckt av maskskiktet.
4. Förfarande enligt krav 1, kännetecknat av att det material, som används för jonimplantering, innefattar kväve.
5. Förfarande enligt krav 4, kännetecknat av i steget med att mönstra maskskiktet, bildas en öppning inuti styrområdet, i vilket styret skall bildas, varvid kantområden av styrområdet fort- farande är täckt av maskskiktet.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0102526A SE522714C2 (sv) | 2001-07-13 | 2001-07-13 | Framställning av lågbrusig MOS-anordning |
TW090123766A TW538465B (en) | 2001-07-13 | 2001-09-26 | Manufacture of a low-noise mos device |
PCT/SE2002/001380 WO2003007356A1 (en) | 2001-07-13 | 2002-07-12 | Manufacturing of a low-noise mos device |
EP02756043A EP1407480A1 (en) | 2001-07-13 | 2002-07-12 | Manufacturing of a low-noise mos device |
US10/756,728 US6884703B2 (en) | 2001-07-13 | 2004-01-13 | Manufacturing of a low-noise mos device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0102526A SE522714C2 (sv) | 2001-07-13 | 2001-07-13 | Framställning av lågbrusig MOS-anordning |
Publications (3)
Publication Number | Publication Date |
---|---|
SE0102526D0 SE0102526D0 (sv) | 2001-07-13 |
SE0102526L SE0102526L (sv) | 2003-03-13 |
SE522714C2 true SE522714C2 (sv) | 2004-03-02 |
Family
ID=20284858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE0102526A SE522714C2 (sv) | 2001-07-13 | 2001-07-13 | Framställning av lågbrusig MOS-anordning |
Country Status (5)
Country | Link |
---|---|
US (1) | US6884703B2 (sv) |
EP (1) | EP1407480A1 (sv) |
SE (1) | SE522714C2 (sv) |
TW (1) | TW538465B (sv) |
WO (1) | WO2003007356A1 (sv) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101287304B (zh) * | 2006-12-18 | 2013-02-06 | 桑尼奥公司 | 具有厚氧化物输入级晶体管的深亚微米mos前置放大器 |
DE102014108966B4 (de) | 2014-06-26 | 2019-07-04 | Infineon Technologies Ag | Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren |
US10276679B2 (en) * | 2017-05-30 | 2019-04-30 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US533920A (en) * | 1895-02-12 | Series parallel controller | ||
US5330920A (en) * | 1993-06-15 | 1994-07-19 | Digital Equipment Corporation | Method of controlling gate oxide thickness in the fabrication of semiconductor devices |
KR0136932B1 (ko) * | 1994-07-30 | 1998-04-24 | 문정환 | 반도체 소자 및 그의 제조방법 |
JP3472655B2 (ja) * | 1995-10-16 | 2003-12-02 | ユー・エム・シー・ジャパン株式会社 | 半導体装置 |
FR2776829B1 (fr) * | 1998-03-31 | 2000-06-16 | Sgs Thomson Microelectronics | Procede de fabrication d'un point memoire en technologie bicmos |
US6335262B1 (en) * | 1999-01-14 | 2002-01-01 | International Business Machines Corporation | Method for fabricating different gate oxide thicknesses within the same chip |
US6136674A (en) * | 1999-02-08 | 2000-10-24 | Advanced Micro Devices, Inc. | Mosfet with gate plug using differential oxide growth |
US6734085B1 (en) * | 2002-12-02 | 2004-05-11 | Taiwan Semiconductor Manufacturing Company | Anti-type dosage as LDD implant |
-
2001
- 2001-07-13 SE SE0102526A patent/SE522714C2/sv not_active IP Right Cessation
- 2001-09-26 TW TW090123766A patent/TW538465B/zh not_active IP Right Cessation
-
2002
- 2002-07-12 WO PCT/SE2002/001380 patent/WO2003007356A1/en not_active Application Discontinuation
- 2002-07-12 EP EP02756043A patent/EP1407480A1/en not_active Ceased
-
2004
- 2004-01-13 US US10/756,728 patent/US6884703B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
SE0102526L (sv) | 2003-03-13 |
WO2003007356A1 (en) | 2003-01-23 |
US6884703B2 (en) | 2005-04-26 |
TW538465B (en) | 2003-06-21 |
US20040161914A1 (en) | 2004-08-19 |
EP1407480A1 (en) | 2004-04-14 |
SE0102526D0 (sv) | 2001-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4391745B2 (ja) | ノッチ・ゲート付きfetの製造方法 | |
US7449388B2 (en) | Method for forming multiple doping level bipolar junctions transistors | |
SE519382C2 (sv) | Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana | |
JP2005159352A (ja) | Ldmosトランジスタ装置、集積回路およびその製造方法 | |
WO2006115125A1 (ja) | 半導体装置およびその製造方法 | |
WO2011013364A1 (ja) | 半導体素子の製造方法 | |
JP2019201119A (ja) | 半導体集積回路及びその製造方法 | |
KR19980020943A (ko) | 절연막 터널링 트랜지스터 및 그 제조방법 | |
JP3113426B2 (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
SE522714C2 (sv) | Framställning av lågbrusig MOS-anordning | |
JP2001352062A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4996197B2 (ja) | 半導体装置及びその製造方法 | |
US6579765B1 (en) | Metal oxide semiconductor field effect transistors | |
JP6339404B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH10294471A (ja) | 炭化けい素半導体装置及びその製造方法 | |
JPH10335643A (ja) | 半導体装置の製造方法 | |
JPS6020571A (ja) | 半導体装置 | |
JPH03250660A (ja) | BiCMOS型半導体装置の製造方法 | |
JPH04269835A (ja) | トレンチ形電極を有する半導体装置の製造方法 | |
GB2338828A (en) | Integrated circuit with multiple base width bipolar transistors | |
JPS6039868A (ja) | 半導体装置の製造方法 | |
JPS6251261A (ja) | 半導体装置の製造方法 | |
KR19990033160A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
JP2000091350A (ja) | 半導体電界効果トランジスタの製造方法 | |
JPH06196495A (ja) | 半導体装置及び相補型半導体装置並びにそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |