SE520241C2 - Anordning och förfarande för klockstyrning i en processor, i syfte att reducera effektförbrukningen - Google Patents

Description

520 241 2 matningen av den extema klocksignalen undertrycks då och den intema klockan stannar. När en avbrottsbegäran, vilken visar behovet av en klocksignal, mottas av klockstymingsarrangemanget, sätts klockbegäransignalen hög, varefter den interna klocksignalen aktiveras och den externa klocksignalen åter matas in.

Ett problem med detta arrangemang är att om en asynkron avbrottssignal mottas i samma ögonblick som den externa klockan undertrycks kan detta göra att den inter- na klocksignalen växlar och möjligen även att processorelektroniken går in i ett otillåtet tillstånd. Vidare är tillståndet hos den återstartade interna klockan osäkert eftersom det är beroende på återutsändning av den extema klocksignalen som svar på en asynkron begäran. En ytterligare nackdel med det beskrivna arrangemanget är att klockstymingsanordningen endast kan hantera ett avbrott, vilket begränsar till- lämpningsorrirådet avsevärt.

Sammanfattning av uppfinningstanken Det är därför ett syfte med den föreliggande uppflnningen att tillhandahålla ett förfa- rande och en anordning för klockstyming vilka löser problemen som finns med den kända tekniken.

Det är ett specifikt syfte med den föreliggande uppfinningen att tillhandahålla ett förfarande och en anordning för klockstyming vilka möjliggör för en intern klock- signal att stoppas tillförlitligt och även återstartas tillförlitligt och snyggt som svar på en asynkron händelse.

Dessa och andra syflen uppnås i en anordning för att styra en klocka med omkopp- lingsorgan för att koppla en extern klocksignal genom till anordningen som en in- tem klocka och ett klockbegäranorgan anordnat att sända ut begäransignaler till ett externt klockstymingsorgan. Dessa signaler fungerar såsom begäran att undertrycka och återstarta den extema klocksignalen. Styrorgan tillhandahålls för att styra al- strandet av den interna klocksignalen genom omkopplingsorganet och klockbegära- 520 241 . Ä . | v t 3 norganet i enlighet med det förutbestämda tillståndet för åtminstone en styrsignal.

Klockbegäranorganet är också kopplat till en klockstartmodul anordnad att motta flera insignaler som kan signalera en händelse som förutsätter klockstyrd drift av anordningen. Företrädesvis klockstyr styrorganet undertryckandet och återstarten av klocksignalen medelst tvâ signaler, en som har sitt ursprung i anordningen, den andra i klockstyrorganet. När en lågeffektmod inträder deaktiveras först den intema klocksignalen, därefter sänds en begäran om undertryckande av den externa klock- signalen. Detta gör att den externa klocksignalen kan deaktiveras om inte någon av insignalema byter tillstånd, vilket gör att begäran undertrycks. Den extema klock- signalen fortsätter därför i drift och möjliggör därför snygg återstart av den intema klocksignalen.

Med denna anordning kan styrningen av den intema klockan vara åtskild från, och oberoende av, en eventuell begäran om att stoppa eller återstarta den externa klock- signalen. Den intema klockan kan därför stoppas snyggt och tillförlitligt under styr- ning av den externa klockan även i händelse av en asynkron begäran om klockstyrd drift. Vidare kan en klockbegäransignal orsakad av en ändring av tillståndet för nå- gon insignal styras av arrangemanget så att den förhindrar undertryckandet av den externa klocksignalen eller initierar återstartandet av den externa klocksignalen, en- ligt vad som anses lämpligt. En enskild begäransignal kan alstras från vilken som helst av flera insignaler medan användandet av en eller endast två signaler för att styra den externa klocksignalen innebär att maximalt endast två anslutningar behö- ver tillhandahållas mellan anordningen och styrorganet för den extema klocksigna- len för att styra alstrandet av klocksignalen, oberoende av antalet insignaler.

Kortfattad beskrivning av ritningarna Vidare syften och fördelar med den föreliggande uppfinningen kommer att framgå av följande beskrivning av föredragna utföringsfonner, vilka endast är avsedda som exempel, med hänvisning till bifogade ritningar, på vilka 520 241 t.. -. 4 Fig. 1 schematiskt visar en översikt på kretsnivå av en anordning med en överord- nad enhet och en slavenhet med ett klockstymingsblock anordnat i slavenheten, Fig. 2 visar schematisk en detaljerad krets for klockstymingsblocket, Fig. 3 visar en sanningstabell for en tillståndsmaskin i klockstymingsblocket, Fig. 4 visar ett forsta tidgivningsdiagram for klockstyrningsblocket, och Fig. 5 visar ett andra tidgivningsdiagram for klockstymingsblocket.

Detaljerad beskrivning av ritningarna Fig. 1 visar två processorer, processor A 10 och processor B 20. Processor A 10 mottar en klocksignal EXT_CLK från processor B via en terminal 21 och använder denna signal for att alstra en intern klocksignal MAIN_CLK. Det antas i denna utfo- ringsforrn att processor A 10 och processor B 20 innefattas i olika enheter i en mo- biltelefon. Signalen EXT_CLK alstras från en intem klocka i processor B 20. Den interna klocksignalen for processor B alstras kontinuerligt för att bibehålla synkro- niseringen med nätet.

Under perioder utan aktivitet kan den intema klocksignalen MAIN_CLK i processor A 10 deaktiveras for att spara energi. Under dessa perioder behöver processor A 10 således inte motta den extema klocksignalen EXT_CLK från processor B 20. För detta ändamål innefattar processor B 20 en lämplig omkopplare, visad i figuren med en öppen omkopplarsyrnbol 23, for att avbryta sändning av klocksignalen EXT_CLK.

Ett antal klockstartsignaler, visade i figuren med en enkel linje 12 ankommer till processor A 10. Dessa insignaler kan innefatta vilken som helst signal som anger att synkroniserad aktivitet behövs i processor A. Till exempel kan de i en mobiltelefon vara resultatet av en knapptryckning eller av att en lucka öppnas. Processor A 10 är också ansluten medelst två terminaler 22, 11 till processor B 20. Utbytet av signaler över dessa två förbindelser används for att informera processor B 20 om att en 520 241 klocksignal kan deaktiveras och även att klocksignalen skall återstartas. Dessa sig- naler kommer att beskrivas i mer detalj i det följande.

Deaktiveringen och återstartandet av den interna MAIN_CLK och den externa EXT_CLK klocksignalen styrs i processor A 10 av ett klockstymingsblock 100. Återstående delar av processor A har utelämnats från figuren för bättre översiktlig- het. Detta styrblock 100 mottar klockstartsignalema 12 och den externa klocksigna- len EXT_CLK 21 och alstrar den intema klocksignalen MAIN_CLK, vilken sänds till kärnan i processor A 10 för att synkronisera driften. Styrblocket 100 är också an- slutet till processor B 20 via de två tenninalema 2 1, 22. I synnerhet sänder styr- blocket 100 en klockbegäransignal ECLK_REQ till processor B 20 och mottar en klockbekräftelsesignal ECLK__ACK från processor B 20.

Figur 2 visar klockstymingsblockets 100 struktur i mer detalj. Klockstartsignalerna 12, markerade i figur 2 som signaler Start 1 till Start N mottas av en klockbegäran- modul 200 i Styrblocket 100. Varje startsignal Start 1 till Start N är ansluten till in- gången på en hållkrets 201, 202, 203. Dessa hållkretsar kan utgöras av transparenta hållkretsar, D-typ flip-flopkretsar eller vilken som helst typ av lämplig kräts som möjliggör lagring av ingångstillstånden för en obestämd tidsperiod. Var och en av startsignalema 12 är också ansluten till en ingång på en exklusiv ELLER-port (XOR) med inverterad utgång 211, 212, 213. Den andra ingången på varje XOR- port är ansluten till Q-utgången på den motsvarande hållkretsen 201, 202, 203. Fri- ingångama till hållkretsama 201, 202, 203 är anslutna i parallell till utgången av en pulsgenerator 205. Pulsgeneratom 205 styrs av en styrsignal CTRL1 vilken alstras av processor A 10. Denna styrsignal CTRL1 alstras typiskt sett av mjukvara när processor A har upptäckt att ingen aktivitet som kräver en klocksignal utförs och initierar proceduren för att deaktivera klocksignalen. Den kan vara ett värde som skrivs in i ett register i processor A 10, t.ex. ett klockstymingsregister (ej visat), el- ler alstras på en separat dedicerad förbindelse. När en puls alstras av generatorn 205 kommer det aktuella tillståndet för klockstartinsignalema 12 att matas till flip flop- 520 241 6 kretsarna. Utgångarna på alla inverterade utgångar från XOR-portarna 211, 212, 213 kommer därför att vara höga tills någon av klockstartinsignalema ändrar tillstånd.

Var och en av utgångama från XOR-portama 211, 212, 213 är ansluten till en in- gång på en ELLER-port 231, 232, resp. 233. En andra, inverterad ingång till varje ELLER-port är ansluten till en specificerad cell i ett maskningsregister 240. Ut- gången hos varje ELLER-port 231, 232, 233 är ansluten till ingången på en enskild OCH-port 220. I figur 2 är maskningsregistret 240 beläget utanför klockstyrmodulen 110 men inom processor A 10. Det inses emellertid att detta register även kan bygg- as in i klockstymingsmodulen 100. Varje cell i maskningsregistret 240 är program- merad med antingen etta eller en nolla beroende på huruvida den associerade klockstartinsignalen är auktoriserad att alstra en klockbegäransignal. När signalen är maskerad, dvs. när en nolla finns i den associerade cellen i registret kommer en änd- ring i tillståndet för insignalen, som ger en hög signal på utgången från XOR-porten 211, 212, 213, inte att påverka utsignalen från den motsvarande ELLER-porten 231, 232, 233, och kommer därför inte att ändra utsignalen från OCH-porten 220. En ändring i tillståndet för en icke maskerad signal gör emellertid att utsignalen från OCH-porten blir låg.

Utgången från klockbegäranmodulen 200, dvs. utsignalen från OCH-porten 220 är ansluten till en ingång på en ytterligare OCH-port 103. Denna OCH-ports 103 ut- gång är ansluten till en ingång på en ELLER-port 102. ELLER-portens utgång är ansluten till en terminal ll hos processor A anordnad att anslutas till processor B.

Den andra ingången på ELLER-porten 102 är ansluten till en första utgång ”x” hos en tillståndsmaskin 104. Den andra ingången på OCH-porten 103 är ansluten till en andra utgång ”y” hos tillståndsmaskinen 104. Den förta utgången från tillståndsma- skinen 104 är också ansluten till den inverterade ingången hos en ELLER-port 101.

Den andra ingången till denna ELLER-port 101 mottar den externa klocksignalen EXT_CLK från en ytterligare terminal 21 hos processor A. ELLER-porten 101 alst- rar en intem klocksignal MAIN_CLK för processor A när den aktiverats av utgång- 520 241 7 en x på tillståndsmaskinen. Den externa klocksignalen EXT_CLK är också ansluten till klockingången på tillståndsmaskinen 104. Slutligen mottar tillståndsmaskinen två insignaler: en första styrsignal CTRL2 som alstras av processor A och en andra styrsignal, eller bekräftelsesignal ECLK_ACK, vilken mottas genom en tredje ter- minal 22 hos processor A 10 från processor B20. Liksom för styrsignalen CTRL1 kan den första styrsignalen CTRL2 vara ett värde som skrivs till ett klockstymings- register (ej visat) i processor A.

Tillståndsmaskinens 104 sanningstabell, som visar tillstånden som definieras av in- signalema och de motsvarande nivåema på utsignalema x och y visas i figur 3. I denna tabell anger insignalen ”c” signalen CTRLZ och insignalen ”a” anger signalen ECLK_ACK. Med hänvisning till denna sanningstabell och tidsdiagrammen i figur 4 och 5 kommer nu funktionen hos klockstymingsblocket, processor A och proces- sor B för att stoppa och återstarta klockan att beskrivas.

Initialt är båda insignalema till tillståndsmaskinen 104, CTRL2 och ECLK_ACK låga. Tillståndsmaskinen 104 är således alltid i tillstånd 0. I detta tillstånd är utsig- nalerna x och y höga, så att alstrandet av den interna klocksignalen MAIN_CLK ge- nom ELLER-porten 101 är aktiverat och alstrandet av en klockbegäransignal, dvs. som håller ECLK_REQ låg, är inhiberat genom att en insignal på vardera av OCH- och ELLER-portama 102, 103 hålls hög.

När processor A 10 bestämmer att den kan slå om till lågeffektmod och stoppa den interna klockan MAIN_CLK, skriver den en etta till CTRLl-biten i sitt klockstyr- ningsregister (händelse 1 i figur 4). Som svar på dettalalstrar pulsgeneratom 205 en positiv puls vid friingången hos hållkretsarna 201, 202, 203, och det aktuella till- ståndet för klockstartsignalema lagras i hållkretsarna. Processor A 10 väntar då en forhandsbestämd tid, eller skyddstid (händelse 2) för att säkerställa att inga avbrott är väntande. Denna fördröjning är inskriven i mjukvara i processor A. Om processor i... .- l5 520 241 8 A mottar ett avbrott under denna skyddstid kommer lågeffektmoden att avbrytas av mjukvara.

Efter denna fördröjning sätter processor A CTRL2 hög genom att skriva en etta in i CTRL2-biten i sitt klockstyrregister (händelse 3). Vid nästa positiva flank på den externa klocksignalen EXT_CLK får denna ändring i CTRL2 tillståndsmaskinen 104 att gå in i tillstånd 1. Den första utsignalen x blir då låg, vilket deaktiverar den intema klockan MAIN_CLK på hög nivå. Den andra utsignalen y blir också låg så att utsignalen från OCH-porten 103 blir låg oberoende av tillståndet för klockstart- signalerna 12. Utsignalen ECLK_REQ från ELLER-porten 102 kommer således också att tvingas att bli låg. Det låga tillståndet för ECLK_REQ registreras av pro- cessor B 20 såsom en begäran. I den aktuella utföringsformen alstrar det låga till- ståndet för denna signal ett avbrott i processor B 20. Det inses emellertid att hellre än att behandla denna signal såsom ett avbrott kan processor B 20 i stället vara an- ordnad att övervaka tillståndet för denna förbindelse med jämna mellanrum. När den bekräftar avbrottet ställer processor B 20 ECLK_ACK hög (händelse 4). Detta gör att tillståndsmaskinen 104 går in i tillstånd 2 vid nästa positiva flank av den externa klocksignalen EXT_CLK och den andra utgången y blir hög. Förutsatt att ingen ändring av klockstartinsignalema har skett kommer detta att få klockbegäransigna- len ECLK_REQ an bn hög.

När y-utsignalen sätts hög aktiveras också OCH-porten 103. En eventuell ändring i tillståndet för en omaskerad klockstartsignal kommer således att tvinga utsignalen från OCH-porten 220 att bli låg igen och även tvinga ECLK_REQ att bli låg igen, och därmed alstra ett andra avbrott i processor B. Tills detta inträffar förblir ECLK_REQ hög och processor B kan stänga av den externa klocksignalen EXT_CLK till processor A 10 (händelse 5). Det bör noteras att innan den externa klocksignalen EXT_CLK till processor A 10 stängs av kontrollerar processor B 20 att signalen ECLKJUEQ är hög efter att bekräftelsen har sänts (ECLK_ACK). De angivna logiska tillstånden för dessa signaler, dvs. både ECLK_REQ och 520 241 9 ECLK_ACK höga efter det första avbrottet, är en förutsättning för att deaktivera sändning av den externa klocksignalen EXT_CLK. De kombinerade stegen att ECLK_REQ först sätts låg och sedan hög utgör därmed huvudsakligen en begäran i två steg att deaktivera den externa klocksignalen EXT_CLK till processor A 10. Om endast ett av dessa steg fullföljs har begäran ingen verkan och den externa klocksig- nalen kommer inte att stängas av. Detta beskrivs i mer detalj i det följande, med hänvisning till figur 5.

Vid händelse 6 i figur 4 växlar en klockstartsignal 12 angiven som START_X. Som svar på detta tvingas ECLK_REQ låg igen och ett andra avbrott alstras i processor B . Denna andra insignal fungerar såsom en begäran om aktivering av den externa klocksignalen. Som svar på detta andra avbrott sätter processor B 20 först på den externa klocksignalen EXT_CLK och sätter sedan ECLK_ACK låg (händelse 7).

Vid den följande positiva flanken av den extema klocksignalen EXT_CLK går till- ståndsmaskinen in i tillstånd 3. Den första utsignalen x blir hög så att båda utgångar igen är höga. Den interna klocksignalen MAIN_CLK kommer återigen att aktiveras och processor A 10 kan börja utföra uppgiften som kräver synkroniserad drift som signalerades av en av klockstartinsignalerna 12. Processor A 10 sätter då också CTRL2 låg (händelse 8) vilket gör att tillståndsmaskinen går tillbaks till utgångstill- ståndet 0 och proceduren avslutas. Det bör noteras att den extema klocksignalen inte behöver stängas av vid händelse 5. De ovan beskrivna signaltillstånden tillhanda- håller endast förutsättningarna för att undertrycka inmatningen av den extema klocksignalen. Proceduren för att återstarta den interna klockan är den samma om den extema klocksignalen matas kontinuerligt till processor A 10.

Figur 5 visar proceduren när en eller flera av klockstartsignalerna 12 växlar medan tillståndsmaskinen är i tillstånd l, dvs. innan processor B har slutat understödja av- brottet genom att sätta ECLK_ACK hög. Detta gör så att ECLK_REQ förblir låg när tillståndsmaskinen går till tillstånd 2, eftersom utsignalen från klockbegäranmodulen 200 tvingas låg av den växlade insignalen eller insignalema. Processor B upptäcker 520 241 att ECLK_REQ förblir låg och återställer ECLK_ACK till en låg nivå, vilket får till- ståndsmaskinen 104 att gå till tillstånd 3, och den intema klockan att återstarta. Pro- ceduren avslutas därmed, vilket förhindrar att den externa klocksignalen stoppas. I den föreliggande utföringsfonnen antas det att fördröjningen mellan det att signalen ECLK_ACK sätts hög av processor B 20 och att ECLK_REQ blir hög i norrnal drift, såsom visat i händelse 4 i figur 4, är maximalt en klockcykel. Eftersom tiden mellan att två instruktioner utförs i allmänhet långt överstiger denna fördröjning är det inte nödvändigt att bygga in en fördröjning i mjukvaran i processor B 20. Pro- cessor B kan därför sätta ECLK_ACK låg i en instruktion och kontrollera nivån på ECLK__REQ i nästa. Det inses emellertid att en hårdvarurealisering av klockstyr- ningen i processor B 20, t.ex. med användning av en tillståndsmaskin, kan behöva innefatta någon sorts fördröjning innan den reagerar på den lågan nivån av signalen EcLK;RBQ.

Om en eller flera av klockstartsignalema 12 växlar när tillståndsmaskinen 104 är i tillstånd 0 men efter att lågeffektmoden har initierats av processor A 10, dvs. mellan händelserna 1 och 3 i figur 4 kommer proceduren också att avbrytas. Om processor A 10 upptäcker ändringen i någon av klockstartsignalema eller uppmärksarrnnas på denna ändring av ett avbrott kommer CTRL2 inte att sättas hög, och processen kommer inte att gå vidare. Även om denna ändring i tillståndet inte upptäcks av pro- cessor A 10, t.ex. på grund av att klockstartsignalen 12 växlar omedelbart innan CTRL2 sätts hög, kommer den växlade insignalen att tvinga ECLK_REQ att förbli låg och tidgivningen blir identisk med den som visas i figur 5.

Såsom nämnt ovan behöver styrningen av den externa klocksignalen inte realiseras i mjukvara i processor B. I synnerhet kan en hårdvarurealisering innefattande någon typ av tillståndsmaskin som kan skilja mellan de olika tillstånden som aktiveras ge- nom att sätta klockbegäransignalen ECLK_REQ låg, genom att ECLK_REQ däref- ter sätts hög och att ECLK_REQ åter sätts låg, användas. En sådan realisering möj- liggör att den externa klocksignalen kan styras oberoende av processor B 20, t.ex. ut, 520 241 11 inbyggd i en separat modul som kommunicerar med den extema klockkällan och flera slavenheter anordnade att motta klocksignalen.

I en ytterligare utföringsform kan utbytet av signaler mellan processor A 10 och processor B 20 utföras över en enkel linje genom att en tvåvägsterrninal tillhanda- hålls på varje sida. Detta utgör i sj älva verket en enkel signal. Medan realiseringen av en sådan utföringsform förutsätter ändring av tillståndsmaskinen så att de olika sekvensema av tillstånd kan aktiveras med en enkel signal, skulle en sådan anord- ning ha klara fördelar, eftersom den skulle frigöra en ytterligare anslutning för båda pfOCCSSOfCma.

Den ovan beskrivna anordningen tillåter att alla klockstartsignaler, som anger att någon form av synkroniserad aktivitet måste utföras, kan mottas endast av proces- sorn som är avsedd att behandla dessa signaler. Den enda kommunikationen mellan en slavprocessor och den överordnade processom, eller annan elektronik som till- handahåller klocksignalen, kan realiseras genom en enkel eller på sin höjd två för- bindelser. Dessutom kommer när som helst innan den externa klocksignalen stoppas proceduren att avbrytas med minimal fördröjning om en klockstartsignal 12 växlar, och därmed anger att synkroniserad drift av processor A behövs.

Undertryckandet och alstrandet av den interna klocksignalen MAIN_CLK i proces- sor A synkroniseras med den extema klocksignalen EXT_CLK så att en ren och till- förlitlig signal alstras. Den interna klocksignalen stoppas också i ett förutbestämt tillstånd. Medan den interna klocksignalen i exemplet ovan stoppas i ett högt till- stånd inses det att lämpliga ändringar kan göras för att stoppa klockan i lågt tillstånd om detta är fördelaktigt för tillämpningen.

Det inses att de olika kombinationema av logiska kretsar som beskrivits med hän- visning till de föredragna utföringsformerna kan ersättas med andra kombinationer av logiska kretsar som har samma effekt.

Claims (21)

10 15 20 25 520 241§ïïfifififi}¿F@v' 12 Patentkrav

1. Klockstymingsanordning i en enhet (10) anordnad att motta en klocksignal från en extem källa, vilken enhet (10) innefattar organ (12) anordnade att motta åtmin- stone en insignal (Start N) vilken indikerar en händelse som kräver synkroniserad drift av enheten (10), vilken anordning innefattar omkopplingsorgan (101) med en ingång anordnad att motta en klocksignal från en källa utanför enheten (10) och anordnad att alstra en intem klocksignal (MAIN_CLK) vid en utgång, kännetecknad av klockbegäranorgan (102, 103) med en utgång anordnad att kopplas till organ (20) som styr den extema klockan, och en ingång ansluten till en klockstartmodul (201- 203, 205, 211-213, 220, 231-233, 240) anordnad att motta nämnda åtminstone ena insignal (StartN) styrorgan (104) påverkbart av en forsta styrsignal (CTRL2) alstrad av enheten (10) och en andra styrsignal (ECLK_ACK) alstrad av styrorganet (20) for den extema klocksignalen, varvid styrorganet (104) är anordnat att styra omkopplingsorganet (101) och klockbegäranorganet (102, 103) i enlighet med förutbestämda kombinera- de logiska tillstånd för den forsta och den andra styrsignalen.

2. Anordning enligt krav 1, kännetecknad av att styrorganet (104) är anordnat att styra klockbegäranorganet (102, 103) att alstra en begäran (ECLK_REQ) att deakti- vera den extema klocksignalen för klockstyrningsorganet (20) för den extema klocksignalen i enlighet med åtminstone ett fórutbestämt logiskt tillstånd for nämn- da forsta och andra styrsignal. 10 15 20 25 30 n. u. . . .. i. w v f - a. .. »I n. o - v- ~ u. .u -~ x, v . .. ~ n, n. . -. -. y.. v» 1» . . . . i ~ ,; - v u n n . i. .i , i

3. Anordning enligt krav 1 eller 2, kännetecknad av att stryorganet (104) är anord- nat att aktivera klockbegäranorganet (102, 103) för att alstra en klockbegäransignal (ECLK_REQ) som reaktion på en tillståndsändring av åtminstone en insignal (12) till klockstartmodulen (201-203, 205, 211-213, 220, 231-233, 240) i enlighet med förbestämda logiska tillstånd för den första och andra styrsignalen.

4. Anordning enligt något av föregående krav, kännetecknad av att klockstartmo- dulen innefattar organ (201, 202, 203) för att lagra tillståndet av den åtminstone ena insignalen (12) och organ (211, 212, 213) för att jämföra ett aktuellt tillstånd av in- signalen (12) med det lagrade tillståndet.

5. Anordning enligt krav 4, kännetecknad av att lagringsorganet innefattar åtmin- stone en hållkrets (201, 202, 203) anordnad att lagra det aktuella tillståndet för åt- minstone en insignal (12) som reaktion på en tredje styrsignal (CTRLl).

6. Anordning enligt krav 4 eller 5, kännetecknad av att utgångama på nämnda jäm- förelseorgan (21 1, 212, 213) är kombinerade i en logisk krets (220).

7. Anordning enligt något av kraven 4-6, kännetecknad av att organet (240, 220) tillhandahålls för att selektivt maskera utsignalen frånjämförelseorganet (211, 212, 213).

8. Anordning enligt krav 7, kännetecknad av att maskeringsorganet innefattar ett maskningsregister (240) och åtminstone en logisk krets (231, 233).

9. Anordning enligt något av föregående krav, kännetecknad av att styrorganet (104) klockstyrs av den externa klockan.

10. Anordning enligt något av föregående krav, kännetecknad av att styrorganet (104) är anordnat att deaktivera omkopplingsorganet (101) och att styra klockbegä- 10 15 20 25~ 520 241 114 . . . « .- ranorganet (102, 103) for att alstra en deaktiveringssignal for den externa klocksig- nalen (ECLK_REQ) som reaktion på en ändring i tillståndet för den forsta styrsig- nalen (CTRL2) och att styra klockbegäranorganet (102, 103) att aktivera klockstyr- modulen som reaktion på en ändring i tillståndet for den andra styrsignalen (ECLK_ACK).

11. Anordning innefattande en överordnad enhet (20) anordnad att tillhandahålla en klocksignal till en slavenhet (10) varvid slavenheten (10) innefattar en klockstyr- ningsanordning enligt något av kraven 1-12.

12. Förfarande för att driva en klockstyrd anordning anordnad i en enhet anordnad att motta en extern klocksignal från en extern klocka och att alstra en intern klock- signal från den externa klocksignalen, vilket forfarande innefattar stegen att den interna k1ocksigna1en(MAIN_CLK) deaktiveras och en begäran (ECLK_REQ) alstras for ett externt klockstymingsorgan (20) vilken an- ger att den extema klocksignalen kan deaktiveras, kännetecknat av att begäran (ECLK_REQ) att deaktivera den externa klocksignalen undertrycks som reaktion på en ändring av tillståndet for åtminstone en insignal (StartN, 12) till en- heten som är anordnad att överföra signaler som anger en händelse som kräver syn- kroniserad drifi av enheten.

13. Förfarande enligt krav 12, kännetecknat av att begäran (ECLK_REQ) om de- aktivering av den externa klocksignalen består av åtminstone två delar, varvid åt- minstone den ena delen av begäran undertrycks som reaktion på en ändring i till- ståndet för den åtminstone ena insignalen (StartN, 12) till enheten.

14. Förfarande enligt krav 12 eller 13, kännetecknat av att stegen att deaktivera den intema klocksignalen (MAIN_CLK) och alstra en begäran (ECLK_REQ) om deak- 10 15 20 25 30 520 241 IS . s » - t. tivering av den extema klocksignalen synkroniseras med den externa klocksignalen (EXLCLK).

15. Förfarande enligt något av kraven 12-14, kännetecknat av att en begäran (ECLK_REQ) om aktivering av den extema klocksignalen alstras som reaktion på en ändring i tillståndet för den åtminstone ena insignalen (StartN, 12) och att den interna klocksignalen (MAIN_CLK) aktiveras som reaktion på en bekräftelse (EXLK_ACK) från det extema klockstyrorganet (20).

16. Förfarande enligt krav 15, kännetecknat av att steget att aktivera den interna klocksignalen är synkroniserat med den extema klocksignalen (EXT_CLK).

17. Förfarande enligt något av kraven 12-16, kännetecknat av att det aktuella till- ståndet för den åtminstone ena insignalen (12) lagras innan den interna klocksigna- len (MAIN_CLK) deaktiveras.

18. Förfarande enligt krav 17, kännetecknat av att en ändring i tillståndet för den åtminstone ena insignalen (12) bestäms genom att jäinfora ett aktuellt tillstånd for insignalen med det lagrade tillståndet.

19. F örfarande för att styra en klocksignal som matas till en enhet (10) av en extern källa, innefattande att alstrandet av en intern klocksignal från den externa klocksignalen i enheten (10) in- hiberas, deaktivering av inmatningen av den extema klocksignalen till enheten (10) begärs, kännetecknat av att begäran om deaktivering bekräftas och inmatningen av den extema klocksignalen till enheten deaktiveras varvid deaktive- ringen av den externa klocksignalen undertrycks om enheten (10) mottar åtminstone en signal (12) som indikerar en händelse som kräver klockstyrd drift av enheten. 520 241 16 1» H

20. Förfarande enligt krav 19, kännetecknat av att inmatning av den externa klocksignalen begärs, begäran bekräftas inmatning av den externa klocksignalen till enheten (10) återstartas, och alstrandet av den intema klocksignalen återaktiveras.

21. F örfarande enligt krav 20, kännetecknat av att inhibering och återaktivering av alstrandet av den interna klocksignalen synkroniseras av den extema klocksignalen.