JPH01228007A - 発振制御装置 - Google Patents

発振制御装置

Info

Publication number
JPH01228007A
JPH01228007A JP63054192A JP5419288A JPH01228007A JP H01228007 A JPH01228007 A JP H01228007A JP 63054192 A JP63054192 A JP 63054192A JP 5419288 A JP5419288 A JP 5419288A JP H01228007 A JPH01228007 A JP H01228007A
Authority
JP
Japan
Prior art keywords
oscillation
data
microprocessor
register
microprocessors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63054192A
Other languages
English (en)
Other versions
JPH083771B2 (ja
Inventor
Koichi Yoshida
孝一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63054192A priority Critical patent/JPH083771B2/ja
Publication of JPH01228007A publication Critical patent/JPH01228007A/ja
Publication of JPH083771B2 publication Critical patent/JPH083771B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばマイクロプロセッサの制御に利用で
きる発振制御装置に関するものである。
従来の技術 マイクロプロセッサを複数個使用するシステムにおいて
、全システムの制御を行うために1つのマイクロプロセ
ッサをシステム制御用として使用する。このマイクロプ
ロセッサをマスターとし、マスターマイクロプロセッサ
−と呼ぶ。このマスターマイクロプロセッサにより制御
される残りのマイクロプロセッサをスレーブとし、スレ
ーブマイクロプロセッサと呼ぶ。一つのシステム全体の
制御を複数個のマイクロプロセッサに分散させて制御す
る場合、全システムが制御すべき最大の仕事量を想定し
て、制御の分散化を行うため、仕事量が少ない時にはス
レーブマイクロプロセッサは処理すべき仕事のない状態
、つまりアイドル状態にあることがある。近年、制御シ
ステムで消費する電力を低減させるために、このような
アイドル状態にあるスレーブマイクロプロセッサの動作
を□止め、なおかつ発振動作も止める方法が用いられて
いる、このアイドル状態にあるスレーブマイクロプロセ
ッサが担当している制御が必要になった時には、通常マ
スターマイクロプロセッサにより割込み信号等により発
振動作を再開始し、動作可能状態になして、システムに
対する制御を行うことが多い。この場合マスクマイクロ
プロセッサからの割込み信号が、全てのスレーブマイク
ロプロセッサの発振動作再開始信号になっていた場合、
全スレーブマイクロプロセッサが一斉に動作を再開し、
動作を必要としていないスレーブマイクロプロセッサも
動作し、無駄な電力を消費してしまう。またスレーブマ
イクロプロセッサの発振動作画開始信号をスレーブマイ
クロプロセッサごとに作成した場合、マスクマイクロプ
ロセッサからの出力信号をスレーブマイクロプロセッサ
の数の分だけ個別に出力する必要があり、発振動作を再
開始させるための制御のためにマスクマイクロプロセッ
サの出力端子を無駄に使用することになる。
また、マスクマイクロブセッサからスレーブマイクロプ
ロセッサに対し、発振動作の再開始を要求する信号とし
て、割込み信号以外に、直列データをマスクマイクロプ
ロセッサからスレーブマイクロプロセッサに対し送り、
データを受理した時点で、スレーブマイクロプロセッサ
の発振動作を再開始するものもあるが、この場合にも動
作すべきスレーブマイクロプロセッサを選択することが
できず、全スレーブプロセッサが動作を再開してしまう
発明が解決しようとする課題 このように、従来複数のマイクロプロセッサによりシス
テムを構築した場合、マスクマイクロプロセッサにより
、スレーブマイクロプロセッサの発振開始制御を制御を
行うには、発掘を停止していた全スレーブマイクロプロ
セッサを一斉に動作再開始するか、または、各スレーブ
マイクロプロセッサの発娠再開始を個別に制御するには
、マスクマイクロプロセッサの出力端子をそれ専用に、
個別に設ける必要があった。
本発明は、マスクマイクロプロセッサから出力される直
列データを発振動作を停止しているスレーブマイクロプ
ロセッサでも受信し、この受信したデータの値により、
対応のスレーブマイクロプロセッサを発振動作に変更で
きる制御装置を提供するものである。
課題を解決するための手段 本発明は上述の問題点を解決するために、マイクロプロ
セッサの発振制御部に1つのレジスタを設け、このレジ
スタ値と、直列データインターフェース部で受信した値
(他のマイクロプロセッサが出力したデータの値)とを
常に比較を行ない、値が一致した時に発掘を再開始させ
るようにしたものである。
作用 このようにすれば、複数個のマイクロプロセッサにより
システムを構築した場合、必要なマイクロプロセッサの
みを動作状態にし、アイドル状態のマイクロプロセッサ
の発掘動作を停止させることにより消費電力の低減を容
易に実現でき、アイドル状態のマイクロプロセッサを動
作させる場合、個別のマイクロプロセッサに対してのみ
発振開始制御を行うことが可能となる。
実施例 本発明の一実施例を図面に示すブロック図を用いて詳し
く述べる。直列データの受信データレジスタ1は、他の
マイクロプロセッサより送信されるデータを受は取るこ
とで常に設定され、比較データ保持レジスタ3は、この
レジスタを保有するCPUがこのCPUの処理プログラ
ムによりデータを設定する。比較器2は、直列データの
受信データレジスタ1の値と、比較データ保持レジスタ
3の値とを比較し、値が一致した場合にのみ発振制御部
へ発振再開始信号を送出する。
今発娠が行なわれている時に、直列データの受信データ
レジスタlの値と、比較データ保持レジスタ3との値が
一致した場合、発振再開始信号は発振制御部に送出され
るが、発掘制御部では元々発振動作モードに設定されて
いるため、この信号による影響は現われない。
次に発振が停止している場合を考える。発振が停止して
いる時にでも直列データインタフェースはデータを受信
することができるため、他のマイクロプロセッサ−から
送り出される直列データを常に受信する。一つのデータ
列の受信が終了した時、つまり直列データの受信データ
レジスタ1の値が更新されるたびに、比較データ保持レ
ジスタ3の値とが比較され、この値が一致した時にのみ
、発掘制御部へ発振再開始信号が送られ、モードを発撮
停正モードから発振実行モードに自動的に変更する。
発明の詳細 な説明したように、本発明によれば、複数個のマイクロ
プロセッサによりシステムを構築した場合、必要なマイ
クロプロセッサのみを動作状態にし、アイドル状態のマ
イクロプロセッサの発振動作を停止させることにより無
駄な電力を使うことな(、消費電力の低減を図ることが
容易にでき、アイドル状態のマイクロプロセッサを動作
させる場合、他のマイクロプロセッサから発振動作を再
開始させるべきマイクロプロセッサの比較データ保持レ
ジスタと同じ値のデータを、直列データとして送信する
ことにより、発振再開始を必要とするマイクロプロセッ
サのみを発振モードに容易に変更することができる。
【図面の簡単な説明】
図面は本発明の一実施例を示すブロック図である。 1・・・・・・直列データの受信データレジスタ、2・
・・・・・比較器、3・・・・・・比較データ保持レジ
スタ。 代理人の氏名 弁理士 中尾故実 ほか1名cPi、t
のプログラム専1;よソ ヂータ乙設定15

Claims (1)

    【特許請求の範囲】
  1. 発振部を発振モードと発振停止モードとに切り換える手
    段およびデータを受ける直列データインターフェースと
    を持ち、上記直列データインターフェースに入力される
    データの値により、発振停止モードを発振モードに変更
    し得る制御手段をそなえた発振制御装置。
JP63054192A 1988-03-08 1988-03-08 発振制御装置 Expired - Lifetime JPH083771B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63054192A JPH083771B2 (ja) 1988-03-08 1988-03-08 発振制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63054192A JPH083771B2 (ja) 1988-03-08 1988-03-08 発振制御装置

Publications (2)

Publication Number Publication Date
JPH01228007A true JPH01228007A (ja) 1989-09-12
JPH083771B2 JPH083771B2 (ja) 1996-01-17

Family

ID=12963682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63054192A Expired - Lifetime JPH083771B2 (ja) 1988-03-08 1988-03-08 発振制御装置

Country Status (1)

Country Link
JP (1) JPH083771B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210738A (ja) * 1985-03-14 1986-09-18 Nissan Motor Co Ltd 車両用信号通信装置
JPS628739U (ja) * 1985-06-29 1987-01-20

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210738A (ja) * 1985-03-14 1986-09-18 Nissan Motor Co Ltd 車両用信号通信装置
JPS628739U (ja) * 1985-06-29 1987-01-20

Also Published As

Publication number Publication date
JPH083771B2 (ja) 1996-01-17

Similar Documents

Publication Publication Date Title
KR950005217B1 (ko) 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
US5428790A (en) Computer power management system
US20010004594A1 (en) Power management system for use with wireless LAN terminal unit
WO2016174386A1 (en) Controlling transitions of devices between normal state and quiescent state
JPH01228007A (ja) 発振制御装置
JPS583009A (ja) デ−タ処理装置の電源制御装置
JPH04229354A (ja) 電力消費節減のためにインタラプト待ち状態のマイクロプロセッサのウェイクアップフェーズ間にdmaモードでのデータトランスファー
JPS629418A (ja) タイマ制御方式
JP2597637B2 (ja) ハードウェア状態切替え制御方式
JPH08305664A (ja) Cpu監視方法及びcpu監視装置
JPH064318A (ja) エラー検出方式
JPS62293331A (ja) デ−タ処理装置
JPS61166631A (ja) マイクロプログラム制御処理方法
KR940003332B1 (ko) 시스템 버스의 사용량을 조절할 수 있는 버스 리퀘스터
JPS6115217A (ja) 電源投入切断制御装置
JPH06138984A (ja) 情報処理装置
JPS61228553A (ja) デ−タ処理装置
JPS6124353A (ja) 通信用周辺制御装置
JPH0236455A (ja) バッチ処理起動制御方式
JPS62204641A (ja) 通信用周辺装置
JPH04215112A (ja) マイクロコンピュータ
JPH02293915A (ja) マイクロコンピュータ
JPH01161472A (ja) マルチプロセツサシステム
JPH09114775A (ja) マルチプロセッサシステム
JPH04218803A (ja) 制御装置