RU2721945C1 - Input stage of differential operational amplifier with paraphase output on complementary field-effect transistors - Google Patents

Input stage of differential operational amplifier with paraphase output on complementary field-effect transistors Download PDF

Info

Publication number
RU2721945C1
RU2721945C1 RU2020104264A RU2020104264A RU2721945C1 RU 2721945 C1 RU2721945 C1 RU 2721945C1 RU 2020104264 A RU2020104264 A RU 2020104264A RU 2020104264 A RU2020104264 A RU 2020104264A RU 2721945 C1 RU2721945 C1 RU 2721945C1
Authority
RU
Russia
Prior art keywords
field
output
effect transistors
junction
additional
Prior art date
Application number
RU2020104264A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко
Олег Владимирович Дворников
Алексей Андреевич Жук
Елена Владимировна Овсепян
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2020104264A priority Critical patent/RU2721945C1/en
Application granted granted Critical
Publication of RU2721945C1 publication Critical patent/RU2721945C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: radio engineering; analogue microelectronics.SUBSTANCE: input stage of the differential operational amplifier includes power supply sources, output field-effect transistors, a current-stabilizing dipole, additional field-effect transistors, as all the above field-effect transistors, field-effect transistors with a control p-n junction are used.EFFECT: technical result consists in providing operability of IS and OpAmp based on it in the range of cryogenic temperatures and exposure of penetrating radiation, as well as obtaining high values of differential gain.5 cl, 13 dwg

Description

Изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в аналоговых и аналого-цифровых интерфейсах для обработки сигналов датчиков, работающих в условиях низких температур и воздействия радиации.The invention relates to the field of radio engineering and analog microelectronics and can be used in analog and analog-to-digital interfaces for processing signals from sensors operating at low temperatures and exposure to radiation.

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами входных каскадов (ВК). Особое место занимают ВК с парафазным выходом [1-51], которые обеспечивают более широкий динамический диапазон выходного напряжения, что важно при низковольтном питании, а также эффективное подавление синфазных сигналов и помех.In modern electronic equipment, differential operational amplifiers (op amps) with significant different parameters of input stages (VK) are used. A special place is occupied by a VC with a paraphase output [1-51], which provide a wider dynamic range of the output voltage, which is important for low-voltage power supply, as well as effective suppression of common-mode signals and noise.

Одним из важных динамических параметров современных операционных усилителей, работающих в условиях низких температур и проникающей радиации, является дифференциальный коэффициент усиления разомкнутого ОУ (K0), оказывающий существенное влияние на предельные точностные параметры многих вариантов построения аналоговых интерфейсов. Как правило, данный параметр ОУ с традиционной схемотехникой существенно зависит от входного каскада и деградирует в тяжелых условиях эксплуатации.One of the important dynamic parameters of modern operational amplifiers operating at low temperatures and penetrating radiation is the differential gain of an open op-amp (K 0 ), which has a significant effect on the limiting accuracy parameters of many options for constructing analog interfaces. As a rule, this OS parameter with traditional circuitry substantially depends on the input stage and degrades under severe operating conditions.

Ближайшим прототипом (фиг. 1) заявляемого устройства является входной каскад ОУ по патентной заявке фирмы Broadcom Corporation (США) US № 8.169.263, fig. 5, 2012г. Он содержит первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь 4 которого согласована с первой 5 шиной источника питания, первый 6 и второй 7 токовые выходы входного дифференциального каскада 3, первый 8 и второй 9 противофазные выходы устройства, первый 10 и второй 11 выходные полевые транзисторы, истоки которых объединены и связаны со второй 12 шиной источника питания через первый 13 токостабилизирующий двухполюсник.The closest prototype (Fig. 1) of the claimed device is the input stage of the op amp according to the patent application of Broadcom Corporation (USA) US No. 8.169.263, fig. 5, 2012 It contains the first 1 and second 2 inputs of the input differential stage 3, the common source circuit 4 of which is coordinated with the first 5 bus of the power source, the first 6 and second 7 current outputs of the input differential stage 3, the first 8 and second 9 antiphase outputs of the device, the first 10 and second 11 output field-effect transistors, the sources of which are combined and connected to the second 12 bus of the power source through the first 13 current-stabilizing two-terminal network.

Существенный недостаток известного ВК состоит в том, что при его практической реализации на основе комплементарных полевых транзисторах с управляющим p-n переходом он не обеспечивает повышенные значения Ку в диапазоне низких температур и флюенса электронов.A significant drawback of the well-known VC is that in its practical implementation on the basis of complementary field-effect transistors with a pn junction control, it does not provide elevated K y values in the range of low temperatures and electron fluence.

Основная задача предполагаемого изобретения состоит в обеспечении работоспособности ВК и ОУ на его основе в диапазоне криогенных температур и воздействии проникающей радиации, а также получении повышенных значений дифференциального коэффициента усиления.The main objective of the proposed invention is to ensure the health of VK and OS based on it in the range of cryogenic temperatures and the influence of penetrating radiation, as well as obtaining increased values of the differential gain.

Поставленная задача решается тем, что в входном каскаде операционного усилителя фиг. 1, содержащем первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь 4 которого согласована с первой 5 шиной источника питания, первый 6 и второй 7 токовые выходы входного дифференциального каскада 3, первый 8 и второй 9 противофазные выходы устройства, первый 10 и второй 11 выходные полевые транзисторы, истоки которых объединены и связаны со второй 12 шиной источника питания через первый 13 токостабилизирующий двухполюсник, предусмотрены новые элементы и связи – в схему введены первый 14 и второй 15 дополнительные полевые транзисторы, объединенные истоки которых связаны с токостабилизирующим элементом 16, затвор первого 14 дополнительного полевого транзистора связан с первым 8 выходом устройства и соединен со стоком первого 10 выходного полевого транзистора, затвор второго 15 дополнительного полевого транзистора связан со вторым 9 выходом устройства и соединен со стоком второго 11 выходного полевого транзистора, объединенные стоки первого 14 и второго 15 дополнительных полевых транзисторов соединены с объединенными стоками первый 10 и второй 11 выходных полевых транзисторов, первый 6 токовый выход входного дифференциального каскада 3 соединен с первым 8 выходом устройства, второй 7 токовый выход входного дифференциального каскада 3 связан со вторым 9 выходом устройства, причем затворы первого 10 и второго 11 выходных полевых транзисторов связаны со второй 12 шиной источника питания, а в качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.The problem is solved in that in the input stage of the operational amplifier of FIG. 1, containing the first 1 and second 2 inputs of the input differential stage 3, the common source circuit 4 of which is coordinated with the first 5 bus of the power source, the first 6 and second 7 current outputs of the input differential stage 3, the first 8 and second 9 antiphase outputs of the device, the first 10 and second 11 output field-effect transistors, the sources of which are combined and connected to the second 12 bus of the power supply through the first 13 current-stabilizing two-terminal network, new elements and connections are provided - the first 14 and second 15 additional field-effect transistors are introduced into the circuit, the combined sources of which are connected to the current-stabilizing element 16 , the gate of the first 14 additional field-effect transistor is connected to the first 8 output of the device and connected to the drain of the first 10 output field-effect transistor, the gate of the second 15 additional field-effect transistor is connected to the second 9 output of the device and connected to the drain of the second 11 output field-effect transistor, the combined drains of the first 14 and second 15 additional field-effect transistors are connected to the combined drains of the first 10 and second 11 output field-effect transistors, the first 6 current output of the input differential stage 3 is connected to the first 8 output of the device, the second 7 current output of the input differential stage 3 is connected to the second 9 output of the device, and the gates of the first 10 and the second 11 output field-effect transistors are connected to the second 12 bus of the power source, and field transistors with a control pn junction are used as all the field-effect transistors mentioned above.

На чертеже фиг. 1 представлена схема ВК-прототипа.In the drawing of FIG. 1 shows a diagram of a VK prototype.

На чертеже фиг. 2 приведена схема заявляемого устройства в соответствии с п.1 формулы изобретения, а на чертеже фиг. 3 – в соответствии с п. 2 формулы изобретения.In the drawing of FIG. 2 is a diagram of the inventive device in accordance with claim 1, and in the drawing of FIG. 3 - in accordance with paragraph 2 of the claims.

На чертеже фиг. 4 показана схема заявляемого устройства в соответствии с п. 3 формулы изобретения.In the drawing of FIG. 4 shows a diagram of the inventive device in accordance with paragraph 3 of the claims.

На чертеже фиг. 5 представлена схема включения заявляемого ВК фиг. 2, соответствующего п. 4 формулы изобретения, в операционном усилителе.In the drawing of FIG. 5 is a diagram of the inclusion of the inventive VK of FIG. 2, corresponding to paragraph 4 of the claims, in an operational amplifier.

На чертеже фиг. 6 показана схема заявляемого входного каскада по п. 5 формулы изобретения и пример его подключения к выходному каскаду операционного усилителя, реализованного на элементах 31-39.In the drawing of FIG. 6 shows a diagram of the inventive input stage according to claim 5 of the claims and an example of its connection to the output stage of an operational amplifier implemented on elements 31-39.

На чертеже фиг. 7 приведен статический режим ВК фиг.3 в среде LTspice на моделях интегральных транзисторов ОАО «Интеграл»( г. Минск) при температуре 27 °С, представленных в [52].In the drawing of FIG. 7 shows the static mode of the VC of FIG. 3 in the LTspice environment on the models of integrated transistors of Integral OJSC (Minsk) at a temperature of 27 ° C, presented in [52].

На чертеже фиг. 8 представлена зависимость выходных напряжений ВК фиг. 7 от входного напряжения при температуре 27°С, R1=5кОм, I1=200мкА.In the drawing of FIG. 8 shows the dependence of the output voltages of VC of FIG. 7 from the input voltage at a temperature of 27 ° C, R1 = 5kOhm, I 1 = 200uA.

На чертеже фиг. 9 показана зависимость дифференциального выходного напряжения (UВых. 2-UВых. 1) ВК фиг. 7 от входного дифференциального напряжения при температуре -19°С, R1=5кОм, I1=200 мкА.In the drawing of FIG. 9 shows the dependence of the differential output voltage (U Out. 2- U Out. 1 ) VK of FIG. 7 from the input differential voltage at a temperature of -19 ° C, R1 = 5 kOhm, I 1 = 200 μA.

На чертеже фиг. 10 представлен статический режим схемы включения ВК фиг. 2 в ОУ фиг. 5 в среде LTspice при температуре -197ᵒС.In the drawing of FIG. 10 shows the static mode of the VK switching circuit of FIG. 2 in the opamp of FIG. 5 in LTspice medium at a temperature of -197ᵒС.

На чертеже фиг. 11 показана логарифмическая амплитудно-частотная характеристика (ЛАЧХ) коэффициента усиления по напряжению разомкнутого ОУ фиг. 8 с предлагаемым ВК при температуре -197ᵒ С.In the drawing of FIG. 11 shows the logarithmic amplitude-frequency characteristic (LFC) of the voltage gain of the open op amp of FIG. 8 with the proposed VK at a temperature of -197ᵒC.

На чертеже фиг. 12 приведена ЛАЧХ коэффициента усиления по напряжению ОУ фиг. 10 со 100% отрицательной обратной связью при температуре -197°С.In the drawing of FIG. 12 shows the LAF of the voltage gain of the op-amp of FIG. 10 with 100% negative feedback at a temperature of -197 ° C.

На чертеже фиг. 13 представлена зависимость систематической составляющей напряжения смещения нуля ОУ фиг. 10 от температуры.In the drawing of FIG. 13 shows the dependence of the systematic component of the zero bias voltage of the op amp of FIG. 10 on temperature.

Входной каскад дифференциального операционного усилителя с парафазным выходом на комплементарных полевых транзисторах фиг. 2 содержит первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь 4 которого согласована с первой 5 шиной источника питания, первый 6 и второй 7 токовые выходы входного дифференциального каскада 3, первый 8 и второй 9 противофазные выходы устройства, первый 10 и второй 11 выходные полевые транзисторы, истоки которых объединены и связаны со второй 12 шиной источника питания через первый 13 токостабилизирующий двухполюсник. В схему введены первый 14 и второй 15 дополнительные полевые транзисторы, объединенные истоки которых связаны с токостабилизирующим элементом 16, затвор первого 14 дополнительного полевого транзистора связан с первым 8 выходом устройства и соединен со стоком первого 10 выходного полевого транзистора, затвор второго 15 дополнительного полевого транзистора связан со вторым 9 выходом устройства и соединен со стоком второго 11 выходного полевого транзистора, объединенные стоки первого 14 и второго 15 дополнительных полевых транзисторов соединены с объединенными стоками первый 10 и второй 11 выходных полевых транзисторов, первый 6 токовый выход входного дифференциального каскада 3 соединен с первым 8 выходом устройства, второй 7 токовый выход входного дифференциального каскада 3 связан со вторым 9 выходом устройства, причем затворы первого 10 и второго 11 выходных полевых транзисторов связаны со второй 12 шиной источника питания, а в качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.The input stage of a differential operational amplifier with a paraphase output on complementary field effect transistors of FIG. 2 contains the first 1 and second 2 inputs of the input differential stage 3, the common source circuit 4 of which is coordinated with the first 5 bus of the power source, the first 6 and second 7 current outputs of the input differential stage 3, the first 8 and second 9 antiphase outputs of the device, the first 10 and second 11 output field-effect transistors, the sources of which are combined and connected to the second 12 bus of the power source through the first 13 current-stabilizing two-terminal network. The first 14 and second 15 additional field-effect transistors are introduced into the circuit, the combined sources of which are connected to the current-stabilizing element 16, the gate of the first 14 additional field-effect transistor is connected to the first 8 output of the device and connected to the drain of the first 10 output field-effect transistor, the gate of the second 15 additional field-effect transistor is connected with the second 9 output of the device and connected to the drain of the second 11 output field-effect transistor, the combined drains of the first 14 and second 15 additional field effect transistors are connected to the combined drains of the first 10 and second 11 output field-effect transistors, the first 6 current output of the input differential stage 3 is connected to the first 8 the output of the device, the second 7 current output of the input differential stage 3 is connected to the second 9 output of the device, and the gates of the first 10 and second 11 output field-effect transistors are connected to the second 12 bus of the power source, and as all the above-mentioned field-effect transistors field-effect transistors with a p-n junction control are used.

На чертеже фиг. 2 входной дифференциальный каскад 3 реализован на полевых транзисторах 17, 18 и источнике опорного тока 19.In the drawing of FIG. 2 input differential stage 3 is implemented on field-effect transistors 17, 18 and the reference current source 19.

На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, в качестве токостабилизирующего элемента 16 используется третий 20 дополнительный полевой транзистор с управляющим p-n переходом, исток которого связан с объединенными истоками первого 14 и второго 15 дополнительных полевых транзисторов с управляющим p-n переходом, затвор соединен со второй 12 шиной источника питания, а сток согласован с первой 5 шиной источника питания.In the drawing of FIG. 3, in accordance with paragraph 2 of the claims, a third 20 additional field-effect transistor with a control pn junction, the source of which is connected to the combined sources of the first 14 and second 15 additional field-effect transistors with a control pn junction, is used as a current-stabilizing element 16, the gate is connected to the second 12 bus power supply, and the drain is matched with the first 5 bus power source.

На чертеже фиг. 4, в соответствии с п. 3 формулы изобретения, исток третьего 20 дополнительного полевого транзистора с управляющим p-n переходом связан с объединенными истоками первого 14 и второго 15 дополнительных полевых транзисторов с управляющим p-n переходом через второй 21 токостабилизирующий двухполюсник.In the drawing of FIG. 4, in accordance with paragraph 3 of the claims, the source of the third 20 additional field-effect transistor with a pn junction is connected to the combined sources of the first 14 and second 15 additional field effect transistors with a pn junction through the second 21 current-stabilizing two-terminal devices.

На чертеже фиг. 5, в соответствии с п. 4 формулы изобретения, в схему введен дополнительный дифференциальный каскад 22, входы которого соединены с первым 8 и вторым 9 противофазными выходами устройства, а первый 23 и второй 24 дополнительные токовые выходы дополнительного дифференциального каскада 22 согласованы с первой 5 шиной источника питания.In the drawing of FIG. 5, in accordance with paragraph 4 of the claims, an additional differential stage 22 is introduced into the circuit, the inputs of which are connected to the first 8 and second 9 antiphase outputs of the device, and the first 23 and second 24 additional current outputs of the additional differential stage 22 are matched with the first 5 bus power source.

В частном случае (фиг. 5) первый 23 и второй 24 дополнительные токовые выходы дополнительного дифференциального каскада 22 связаны с токовым зеркалом 25 и буферным усилителем 26, потенциальный выход которого 27 является выходом ОУ.In the particular case (Fig. 5), the first 23 and second 24 additional current outputs of the additional differential stage 22 are connected to the current mirror 25 and the buffer amplifier 26, the potential output of which 27 is the output of the op-amp.

На чертеже фиг. 6, в соответствии с п. 5 формулы изобретения, в схему введены первый 28 и второй 29 вспомогательные полевые транзисторы с управляющим p-n переходом, истоки которых объединены и связаны с истоком третьего 20 дополнительного полевого транзистора с управляющим p-n переходом, стоки связаны с третьим 30 и четвертым 31 дополнительными токовыми выходами устройства, затвор первого 28 вспомогательного полевого транзистора с управляющим p-n переходом подключен к затвору первого 14 дополнительного полевого транзистора с управляющим p-n переходом, а затвор второго 29 вспомогательного полевого транзистора с управляющим p-n переходом подключен к затвору второго 15 дополнительного полевого транзистора с управляющим p-n переходом.In the drawing of FIG. 6, in accordance with paragraph 5 of the claims, the first 28 and second 29 auxiliary field-effect transistors with a pn junction are introduced into the circuit, the sources of which are combined and connected to the source of the third 20 additional field-effect transistors with a pn junction, the drains are connected to the third 30 and the fourth 31 additional current outputs of the device, the gate of the first 28 auxiliary field-effect transistor with a control pn junction is connected to the gate of the first 14 additional field-effect transistor with a control pn junction, and the gate of the second 29 auxiliary field-effect transistor with a control pn junction is connected to the gate of the second 15 additional field-effect transistor with control pn junction.

В схеме включения фиг. 6 выходная подсхема ОУ реализована на основе резисторов 32, 33, полевых транзисторов 34, 35, токовом зеркале 36, буферном усилителе 37, имеющего потенциальный выход 38. Для симметрирования статического режима в схеме фиг. 6 может использоваться цепь смещения потенциалов 39.In the circuit of FIG. 6, the OA output subcircuit is based on resistors 32, 33, field effect transistors 34, 35, current mirror 36, and buffer amplifier 37 having potential output 38. To balance the static mode in the circuit of FIG. 6, a potential bias circuit 39 may be used.

Рассмотрим работу заявляемого устройства фиг. 2.Consider the operation of the inventive device of FIG. 2.

Основная особенность заявляемой схемы ВК фиг. 2 – фиг. 4 состоит в нетрадиционном введении сигнала отрицательной обратной связи по выходному синфазному сигналу, которая реализуется за счет полевого транзистора с управляющим p-n переходом 20 и двухполюсника 21. Такое схемотехническое решение обеспечивает работу схемы при низких температурах, а также в условиях проникающей радиации. The main feature of the claimed circuit VK of FIG. 2 - FIG. 4 consists in the non-traditional introduction of a negative feedback signal for the output common-mode signal, which is implemented by a field-effect transistor with a pn junction 20 and a two-terminal 21. This circuitry solution ensures the operation of the circuit at low temperatures, as well as in conditions of penetrating radiation.

Графики, представленные на чертежах фиг. 9, фиг. 11, показывают, что в широком диапазоне температур заявляемая схема ВК удовлетворяет многим применениям в структуре ОУ для задач космического приборостроения и физики высоких энергий.The graphs shown in the drawings of FIG. 9, FIG. 11 show that in a wide temperature range the claimed VC scheme satisfies many applications in the structure of an op-amp for space instrumentation and high-energy physics.

Таким образом, предлагаемое устройство имеет существенные преимущества в сравнении с входным каскадом-прототипом.Thus, the proposed device has significant advantages compared with the input cascade of the prototype.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК BIBLIOGRAPHIC LIST

Патент US 6.937.100, 2005 г.US Pat. No. 6,937,100, 2005.

Патент US 6.956.434, fig.1, 2005 г.US Pat. No. 6,956,434, fig. 1, 2005.

Патент US 7.894.727, fig.3, 2011 г.US patent 7.894.727, fig. 3, 2011

Патент US 5.880.634, fig.4,fig.7B, 1999 г.US patent 5.880.634, fig. 4, fig. 7B, 1999.

Патент US 5.146.179, fig.2, 1992 г.US patent 5.146.179, fig. 2, 1992

Патент US 6.924.701, fig.1B, fig.3, fig.1a, 2005 г.US Pat. No. 6,924,701, fig. 1B, fig. 3, fig. 1a, 2005.

Патент US 6.624.697, fig.1, 2003 г.US Pat. No. 6,624,697, fig. 1, 2003.

Патент US 6.356.152, fig.4, 2002 г.US Pat. No. 6.356.152, fig. 4, 2002.

Патент US 6.329.849, fig.8, 2001 г.US patent 6.329.849, fig. 8, 2001

Патент US 5.376.899, fig.1, 1994 г.US Pat. No. 5,376,899, fig. 1, 1994

Патент US 6.750.715, fig.4, 2004 г.US Pat. No. 6,750,715, fig. 4, 2004.

Патент US 5.604.464, fig.2, 1997 г.US Pat. No. 5,604,464, fig. 2, 1997.

Патент US 5.847.607, fig.8, 1998 г.US Pat. No. 5.847.607, fig. 8, 1998.

Патент US 5.406.220, fig.2, 1995 г.US Pat. No. 5,406,220, fig. 2, 1995.

Заявка на патент US 2005/0258907, 2005 г.Patent Application US 2005/0258907, 2005

Патент US 6.628.168, fig.2, 2003 г.US Pat. No. 6,628,168, fig. 2, 2003.

Патент US 4.714.895, fig.1, 1997 г.US patent 4.714.895, fig. 1, 1997.

Патент EP 0 632 581, fig.3, 1995 г.Patent EP 0 632 581, fig. 3, 1995.

Патент US 4.697.152, fig.2,1987 г.US patent 4.697.152, fig. 2.1987.

Патент US 5.212.455, 1993 г.US patent 5.212.455, 1993

Патент US 6.804.305, fig.1, 2004 г.US Patent 6.804.305, fig. 1, 2004

Патент US 4.600.893, fig. 4, 1986 г.US Pat. No. 4,600,893, fig. 4, 1986

Патент US 3.979.689, fig. 2, 1976 г.US 3,979,689, fig. 2, 1976

Патент US RE 30.587, 1981 г.US RE 30.587, 1981

Патент US 4.151.483, fig. 4, 1979 г.US 4,151,483, fig. 4, 1979

Патент US 4.151.484, fig. 4, 1979 г.US 4,151,484, fig. 4, 1979

Патент US 4.406.990, fig. 3, 1983 г.US Pat. No. 4,406,990, fig. 3, 1983

Патент US 4.463.319, 1984 г.US Patent 4.463.319, 1984

Патент US 7.791.414, fig. 6, 2010 г.US Pat. No. 7,791,414, fig. 6, 2010

Патент US 5.455.535, 1995 г.US Pat. No. 5,455,535, 1995.

Патент US 6.788.143, fig. 2, 2004 г.US Pat. No. 6,788,143, fig. 2, 2004

Патент US 5.153.529, 1995 г.US Pat. No. 5,153,529, 1995.

Патентная заявка US 2003/0090321, fig. 8, 2007 г.Patent application US 2003/0090321, fig. 8, 2007

Патентная заявка US 2007/0069815, fig. 1, 2007 г.Patent application US 2007/0069815, fig. 1, 2007

Патент US 6.696.894, 2004 г.US patent 6.696.894, 2004.

Патент US 5.963.085, 1999 г.US patent 5.963.085, 1999.

Патент US 5.966.050, fig. 4, 1999 г.US Pat. No. 5,966,050, fig. 4, 1999

Патент US 5.166.637, fig. 3, 1992 г.US 5,166,637, fig. 3, 1992

Патент US 6.529.076, 2003 г.US Patent 6.529.076, 2003.

Патент US 6.483.382, fig.2, fig.1, 2002 г.US Pat. No. 6,483,382, fig. 2, fig. 1, 2002.

Патент US 5.627.495, fig. 2, 1997 г.US Pat. No. 5,627,495, fig. 2, 1997

Патент US 5.327.100, fig. 1, 1994 г.US Pat. No. 5,327,100, fig. 1, 1994

Патент US 4.390.850, fig. 1, 1983 г.US Pat. No. 4,390,850, fig. 1, 1983

Патент US 5.610.557, fig. 2A, 1997 г.US Pat. No. 5,610,557, fig. 2A, 1997

Патент US 8.350.622, 2013 г.US Pat. No. 8.350.622, 2013.

Патент US 5.418.491, fig.1, 1995 г.US Pat. No. 5,418,491, fig. 1, 1995.

Патент US 4.783.637, fig. 2, 1988 г.US Pat. No. 4,783,637, fig. 2, 1988

Патент US 5.091.701, fig. 1, 1992 г.US 5.091.701, fig. 1, 1992

Патент US 5.140.280, 1992 г.US patent 5.140.280, 1992

Патент US 5.786.729, 1998 г.US patent 5.786.729, 1998.

I.M. Filanovsky, V.V. Ivanov, “Operational Amplifier Speed and Accuracy Improvement: Analog Circuit Design with Structural Methodology,” Kluwer Academic Publishers, New York, Boston, Dordrecht, London, 2004, 194 p.I.M. Filanovsky, V.V. Ivanov, “Operational Amplifier Speed and Accuracy Improvement: Analog Circuit Design with Structural Methodology,” Kluwer Academic Publishers, New York, Boston, Dordrecht, London, 2004, 194 p.

1. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.79985071. OV Dvornikov, VL Dziatlau, NN Prokopenko, KO Petrosiants, NV Kozhukhov and VA Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109 / SIBCON.2017.7998507

Claims (5)

1. Входной каскад дифференциального операционного усилителя с парафазным выходом на комплементарных полевых транзисторах, содержащий первый (1) и второй (2) входы входного дифференциального каскада (3), общая истоковая цепь (4) которого согласована с первой (5) шиной источника питания, первый (6) и второй (7) токовые выходы входного дифференциального каскада (3), первый (8) и второй (9) противофазные выходы устройства, первый (10) и второй (11) выходные полевые транзисторы, истоки которых объединены и связаны со второй (12) шиной источника питания через первый (13) токостабилизирующий двухполюсник, отличающийся тем, что в схему введены первый (14) и второй (15) дополнительные полевые транзисторы, объединенные истоки которых связаны с токостабилизирующим элементом (16), затвор первого (14) дополнительного полевого транзистора связан с первым (8) выходом устройства и соединен со стоком первого (10) выходного полевого транзистора, затвор второго (15) дополнительного полевого транзистора связан со вторым (9) выходом устройства и соединен со стоком второго (11) выходного полевого транзистора, объединенные стоки первого (14) и второго (15) дополнительных полевых транзисторов соединены с объединенными стоками первого (10) и второго (11) выходных полевых транзисторов, первый (6) токовый выход входного дифференциального каскада (3) соединен с первым (8) выходом устройства, второй (7) токовый выход входного дифференциального каскада (3) связан со вторым (9) выходом устройства, причем затворы первого (10) и второго (11) выходных полевых транзисторов связаны со второй (12) шиной источника питания, а в качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим p-n-переходом.1. The input stage of a differential operational amplifier with a paraphase output on complementary field effect transistors, containing the first (1) and second (2) inputs of the input differential stage (3), the common source circuit (4) of which is matched to the first (5) bus of the power source, the first (6) and second (7) current outputs of the input differential stage (3), the first (8) and second (9) antiphase outputs of the device, the first (10) and second (11) output field-effect transistors, the sources of which are combined and connected to the second (12) bus of the power source through the first (13) current-stabilizing two-terminal device, characterized in that the first (14) and second (15) additional field effect transistors are introduced into the circuit, the combined sources of which are connected to the current-stabilizing element (16), the gate of the first (14 ) an additional field-effect transistor is connected to the first (8) output of the device and connected to the drain of the first (10) output field-effect transistor, the gate of the second (15) additional field-effect transistor with connected to the second (9) output of the device and connected to the drain of the second (11) output field effect transistor, the combined drains of the first (14) and second (15) additional field effect transistors are connected to the combined drains of the first (10) and second (11) output field effect transistors , the first (6) current output of the input differential stage (3) is connected to the first (8) output of the device, the second (7) current output of the input differential stage (3) is connected to the second (9) output of the device, and the gates of the first (10) and the second (11) output field-effect transistors are connected to the second (12) bus of the power source, and field transistors with a control pn junction are used as all the field-effect transistors mentioned above. 2. Входной каскад дифференциального операционного усилителя с парафазным выходом на комплементарных полевых транзисторах по п. 1, отличающийся тем, что в качестве токостабилизирующего элемента (16) используется третий (20) дополнительный полевой транзистор с управляющим p-n-переходом, исток которого связан с объединенными истоками первого (14) и второго (15) дополнительных полевых транзисторов с управляющим p-n-переходом, затвор соединен со второй (12) шиной источника питания, а сток согласован с первой (5) шиной источника питания.2. The input stage of a differential operational amplifier with a paraphase output on complementary field-effect transistors according to claim 1, characterized in that a third (20) additional field-effect transistor with a control pn junction, the source of which is connected to the combined sources, is used as a current-stabilizing element (16) the first (14) and second (15) additional field-effect transistors with a control pn junction, the gate is connected to the second (12) bus of the power source, and the drain is matched with the first (5) bus of the power source. 3. Входной каскад дифференциального операционного усилителя с парафазным выходом на комплементарных полевых транзисторах по п. 2, отличающийся тем, что исток третьего (20) дополнительного полевого транзистора с управляющим p-n-переходом связан с объединенными истоками первого (14) и второго (15) дополнительных полевых транзисторов с управляющим p-n-переходом через второй (21) токостабилизирующий двухполюсник.3. The input stage of a differential operational amplifier with a paraphase output on complementary field-effect transistors according to claim 2, characterized in that the source of the third (20) additional field-effect transistor with a control pn junction is connected to the combined sources of the first (14) and second (15) additional field-effect transistors with a control pn junction through the second (21) current-stabilizing two-terminal network. 4. Входной каскад дифференциального операционного усилителя с парафазным выходом на комплементарных полевых транзисторах по п. 1, отличающийся тем, что в схему введен дополнительный дифференциальный каскад (22), входы которого соединены с первым (8) и вторым (9) противофазными выходами устройства, а первый (23) и второй (24) дополнительные токовые выходы дополнительного дифференциального каскада (22) согласованы с первой (5) шиной источника питания.4. The input stage of a differential operational amplifier with a paraphase output on complementary field-effect transistors according to claim 1, characterized in that an additional differential stage (22) is introduced into the circuit, the inputs of which are connected to the first (8) and second (9) antiphase outputs of the device, and the first (23) and second (24) additional current outputs of the additional differential stage (22) are matched with the first (5) bus of the power source. 5. Входной каскад дифференциального операционного усилителя с парафазным выходом на комплементарных полевых транзисторах по п. 2, отличающийся тем, что в схему введены первый (28) и второй (29) вспомогательные полевые транзисторы с управляющим p-n-переходом, истоки которых объединены и связаны с истоком третьего (20) дополнительного полевого транзистора с управляющим p-n-переходом, стоки связаны с третьим (30) и четвертым (31) дополнительными токовыми выходами устройства, затвор первого (28) вспомогательного полевого транзистора с управляющим p-n-переходом подключен к затвору первого (14) дополнительного полевого транзистора с управляющим p-n-переходом, а затвор второго (29) вспомогательного полевого транзистора с управляющим p-n-переходом подключен к затвору второго (15) дополнительного полевого транзистора с управляющим p-n-переходом.5. The input stage of a differential operational amplifier with a paraphase output on complementary field-effect transistors according to claim 2, characterized in that the first (28) and second (29) auxiliary field-effect transistors with a control pn junction are introduced into the circuit, the sources of which are combined and connected to the source of the third (20) additional field-effect transistor with a control pn junction, the drains are connected to the third (30) and fourth (31) additional current outputs of the device, the gate of the first (28) auxiliary field-effect transistor with a control pn junction is connected to the gate of the first (14 ) an additional field-effect transistor with a control pn junction, and the gate of the second (29) auxiliary field-effect transistor with a control pn junction is connected to the gate of the second (15) additional field-effect transistor with a control pn junction.
RU2020104264A 2020-01-31 2020-01-31 Input stage of differential operational amplifier with paraphase output on complementary field-effect transistors RU2721945C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020104264A RU2721945C1 (en) 2020-01-31 2020-01-31 Input stage of differential operational amplifier with paraphase output on complementary field-effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020104264A RU2721945C1 (en) 2020-01-31 2020-01-31 Input stage of differential operational amplifier with paraphase output on complementary field-effect transistors

Publications (1)

Publication Number Publication Date
RU2721945C1 true RU2721945C1 (en) 2020-05-25

Family

ID=70803361

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020104264A RU2721945C1 (en) 2020-01-31 2020-01-31 Input stage of differential operational amplifier with paraphase output on complementary field-effect transistors

Country Status (1)

Country Link
RU (1) RU2721945C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1529410A1 (en) * 1987-10-26 1989-12-15 Предприятие П/Я В-8624 Current follower
US7463013B2 (en) * 2004-11-22 2008-12-09 Ami Semiconductor Belgium Bvba Regulated current mirror
RU2365969C1 (en) * 2008-01-09 2009-08-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Current mirror
US20110140782A1 (en) * 2009-12-16 2011-06-16 Bofill-Petit Adria Differential Gm-Boosting Circuit and Applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1529410A1 (en) * 1987-10-26 1989-12-15 Предприятие П/Я В-8624 Current follower
US7463013B2 (en) * 2004-11-22 2008-12-09 Ami Semiconductor Belgium Bvba Regulated current mirror
RU2365969C1 (en) * 2008-01-09 2009-08-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Current mirror
US20110140782A1 (en) * 2009-12-16 2011-06-16 Bofill-Petit Adria Differential Gm-Boosting Circuit and Applications

Similar Documents

Publication Publication Date Title
RU2721942C1 (en) Low-temperature two-stage operational amplifier with paraphase output on complementary field-effect transistors with control p-n junction
RU2566963C1 (en) Differential input stage of high-speed operational amplifier for cmos technological processes
RU2710917C1 (en) Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction
RU2684489C1 (en) Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2721945C1 (en) Input stage of differential operational amplifier with paraphase output on complementary field-effect transistors
RU2710847C1 (en) Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions
US10425042B2 (en) Negative capacitance circuits including temperature-compensation biasings
Torfifard et al. A Power‐Efficient CMOS Adaptive Biasing Operational Transconductance Amplifier
Padilla-Cantoya et al. Class AB op-amp with accurate static current control for low and high supply voltages
RU2710846C1 (en) Composite transistor based on complementary field-effect transistors with control p-n junction
RU2712416C1 (en) Input differential cascade on complementary field-effect transistors for operation at low temperatures
RU2640744C1 (en) Cascode differential operational amplifier
RU2721943C1 (en) Low-temperature input stage of operational amplifier with high attenuation of input common-mode signal on complementary field-effect transistors with control p-n junction
RU2741055C1 (en) Operational amplifier with "floating" input differential cascade on complementary field-effect transistors with control p-n junction
CN112953420B (en) Dynamic operational amplifier circuit with input tube in linear region
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
RU2736412C1 (en) Differential amplifier based on complementary field-effect transistors with control p-n junction
RU2615068C1 (en) Bipolar-field differential operational amplifier
RU2583760C1 (en) Bipolar-field operational amplifier
RU2712411C1 (en) Operational amplifier cjfet intermediate stage with paraphase current output
RU2724921C1 (en) Operational amplifier with a paraphase output for active rc-filters operating under conditions of neutron flux and low temperatures
RU2684473C1 (en) Differential cascade on complementary field-effect transistors
RU2710298C1 (en) Non-inverting amplifier with current output for operation at low temperatures
RU2621287C2 (en) Multidifferential operational amplifier
RU2736549C1 (en) Differential amplifier of class ab on complementary field-effect transistors with control p-n junction