RU2509412C1 - Logical element "and" with multidigit internal representation of signals - Google Patents
Logical element "and" with multidigit internal representation of signals Download PDFInfo
- Publication number
- RU2509412C1 RU2509412C1 RU2012142319/08A RU2012142319A RU2509412C1 RU 2509412 C1 RU2509412 C1 RU 2509412C1 RU 2012142319/08 A RU2012142319/08 A RU 2012142319/08A RU 2012142319 A RU2012142319 A RU 2012142319A RU 2509412 C1 RU2509412 C1 RU 2509412C1
- Authority
- RU
- Russia
- Prior art keywords
- current
- input
- output
- quantum
- switch
- Prior art date
Links
Images
Abstract
Description
Предлагаемое изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации и т.п.The present invention relates to the field of computer engineering, automation and can be used in various digital structures and systems for automatic control, information transfer, etc.
В различных вычислительных и управляющих системах широко используются логические элементы «И» (ЛЭ), реализованные на основе эмиттерно-связанной логики [1-12], работающие по законам булевой алгебры и имеющие по выходу два логических состояния «0» и «1», характеризующихся низким и высоким потенциалами.In various computing and control systems, the logical elements “I” (LE) are widely used, implemented on the basis of emitter-coupled logic [1-12], operating according to the laws of Boolean algebra and having two logical states “0” and “1” at the output, characterized by low and high potentials.
В работе [13], а также монографиях соавтора настоящей заявки [14-15] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.In [13], as well as in the monographs of the co-author of this application [14-15], it was shown that Boolean algebra is a special case of a more general linear algebra, the practical implementation of which in the structure of computing and logic devices of automation of a new generation requires the creation of a special element base, implemented on based on logic with a multi-valued internal representation of signals, in which the current quantum is the equivalent of a standard logic signal. The inventive device relates to this type of logic elements.
Ближайшим прототипом заявляемого устройства является логический элемент «И», представленный в патенте US 5.315.176, фиг.2. Он содержит первый 1 и второй 2 источники входных логических сигналов, управляющих состоянием соответствующих первого 3 и второго 4 коммутаторов квантов тока I0, согласованных с первой 5 шиной источника питания, третий 6 и четвертый 7 коммутаторы квантов тока 10, согласованные с первой 5 шиной источника питания, первый 8 аналоговый повторитель сигналов, согласованный со второй 9 шиной источника питания, вход которого соединен с первым 10 токовым выходом первого 3 коммутатора квантов тока I0, второй 11 аналоговый повторитель сигналов, согласованный со второй 9 шиной источника питания, вход которого соединен с первым 12 токовым выходом второго 4 коммутатора квантов тока 10, причем выходы первого 8 и второго 11 аналоговых повторителей сигналов соединены друг с другом.The closest prototype of the claimed device is a logical element "And", presented in patent US 5.315.176, figure 2. It contains the first 1 and second 2 sources of input logic signals that control the state of the corresponding first 3 and second 4 switches of quanta of current I 0 matched with the first 5 bus of the power supply, the third 6 and fourth 7 switches of quanta of current 10 matched with the first 5 bus of the source power, the
Существенный недостаток известного логического элемента «И» состоит в том, что он, используя потенциальные двоичные сигналы, обладает усложненной структурой связей, нелинейностью рабочих режимов элементов и критичностью параметров структуры ЛЭ и входных сигналов, что в конечном итоге приводит к снижению его быстродействия.A significant drawback of the well-known logical element “I” is that, using potential binary signals, it has a complicated structure of connections, nonlinearity of the operating modes of the elements, and critical structure parameters of the LE and input signals, which ultimately leads to a decrease in its speed.
Основная задача предлагаемого изобретения состоит в создании логического элемента «И», в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов, определяемое состоянием входных потенциальных двоичных сигналов. В конечном итоге это позволяет повысить быстродействие и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [14-15].The main objective of the invention is to create a logical element "AND", in which the internal transformation of information is carried out in a multi-valued current form of signals, determined by the state of the input potential binary signals. Ultimately, this allows you to improve performance and create an elemental base of computing devices operating on the principles of multivalued linear algebra [14-15].
Поставленная задача решается тем, что в логическом элементе «И» (фиг.1), содержащем 1 и второй 2 источники входных логических сигналов, управляющих состоянием соответствующих первого 3 и второго 4 коммутаторов квантов тока I0, согласованных с первой 5 шиной источника питания, третий 6 и четвертый 7 коммутаторы квантов тока 10, согласованные с первой 5 шиной источника питания, первый 8 аналоговый повторитель сигналов, согласованный со второй 9 шиной источника питания, вход которого соединен с первым 10 токовым выходом первого 3 коммутатора квантов тока 10, второй 11 аналоговый повторитель сигналов, согласованный со второй 9 шиной источника питания, вход которого соединен с первым 12 токовым выходом второго 4 коммутатора квантов тока I0, причем выходы первого 8 и второго 11 аналоговых повторителей сигналов соединены друг с другом, предусмотрены новые элементы и связи - в качестве первого 8 аналогового повторителя сигналов используется токовое зеркало с дополнительным неинвертирующим входом 13, который соединен со вторым 14 токовым выходом второго 4 коммутатора кванта тока, в качестве второго 11 аналогового повторителя сигналов используется токовое зеркало с дополнительным неинвертирующим входом 15, который соединен с токовым выходом 16 третьего 6 коммутатора кванта тока I0, второй 17 токовый выход первого 3 коммутатора кванта тока I0 соединен с токовым выходом 18 четвертого 7 коммутатора кванта тока I0 и подключен ко входу первого 19 дополнительного токового зеркала, согласованного со второй 9 шиной источника питания, объединенные токовые выходы первого 8 и второго 9 токовых зеркал связаны со входом второго 20 дополнительного токового зеркала, выход которого соединен с выходом первого 19 дополнительного токового зеркала и входом третьего 21 дополнительного токового зеркала, токовый выход которого 22 является токовым выходом устройства, причем первый 1 источник входного логического сигнала связан с управляющим входом третьего 6 коммутатора квантов тока I0, а второй 2 источник входного логического сигнала связан с управляющим входом четвертого 7 входного коммутатора квантов тока I0.The problem is solved in that in the logical element "And" (figure 1), containing 1 and second 2 sources of input logic signals that control the state of the corresponding first 3 and second 4 switches of quanta of current I 0 , consistent with the first 5 bus power source, the third 6 and fourth 7
Схема логического элемента «И» - прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.The circuit of the logical element "And" - the prototype is shown in the drawing of figure 1. The drawing of figure 2 presents a diagram of the inventive device in accordance with the claims.
На чертеже фиг.3 приведен вариант построения первого 8 и второго 11 токовых зеркал.In the drawing of figure 3 shows an embodiment of the construction of the first 8 and second 11 current mirrors.
На чертежах фиг.4 и фиг.5 показаны варианты практической реализации второго 20 и третьего 21 дополнительных токовых зеркал.In the drawings of FIG. 4 and FIG. 5, practical embodiments of the second 20 and third 21 additional current mirrors are shown.
На чертеже фиг.6 представлена схема первого 14 дополнительного токового зеркала.The drawing of Fig.6 shows a diagram of the first 14 additional current mirror.
На чертеже фиг.7 представлен фрагмент практической реализации коммутаторов квантов тока (3, 4, 6, 7).The drawing of Fig.7 shows a fragment of a practical implementation of the switches of the quanta of current (3, 4, 6, 7).
Схема фиг.8 характеризует другой вариант построения коммутаторов квантов тока 3, 4, 6, 7.The diagram of Fig. 8 characterizes another embodiment of the construction of current
На чертеже фиг.9 показана схема заявляемого ЛЭ в среде моделирования «МС9».The drawing of Fig.9 shows a diagram of the inventive LE in the simulation environment "MS9".
На чертеже фиг.10 приведены временные диаграммы сигналов схемы фиг.9 (входные - потенциальные, выходной - токовый).The drawing of figure 10 shows the timing diagrams of the signals of the circuit of figure 9 (input - potential, output - current).
На чертеже фиг.11 представлены временные диаграммы сигналов схемы фиг.11 в момент включения выходного тока.The drawing of Fig.11 shows a timing diagram of the signals of the circuit of Fig.11 at the time of switching on the output current.
На чертеже фиг.12 показаны временные диаграммы сигналов схемы фиг.11 в момент выключения выходного тока.In the drawing of Fig.12 shows a timing diagram of the signals of the circuit of Fig.11 at the time of turning off the output current.
Логический элемент «И» с многозначным внутренним представлением сигналов фиг.2 содержит первый 1 и второй 2 источники входных логических сигналов, управляющих состоянием соответствующих первого 3 и второго 4 коммутаторов квантов тока I0, согласованных с первой 5 шиной источника питания, третий 6 и четвертый 7 коммутаторы квантов тока 10, согласованные с первой 5 шиной источника питания, первый 8 аналоговый повторитель сигналов, согласованный со второй 9 шиной источника питания, вход которого соединен с первым 10 токовым выходом первого 3 коммутатора квантов тока I0, второй 11 аналоговый повторитель сигналов, согласованный со второй 9 шиной источника питания, вход которого соединен с первым 12 токовым выходом второго 4 коммутатора квантов тока I0, причем выходы первого 8 и второго 11 аналоговых повторителей сигналов соединены друг с другом. В качестве первого 8 аналогового повторителя сигналов используется токовое зеркало с дополнительным неинвертирующим входом 13, который соединен со вторым 14 токовым выходом второго 4 коммутатора кванта тока, в качестве второго 11 аналогового повторителя сигналов используется токовое зеркало с дополнительным неинвертирующим входом 15, который соединен с токовым выходом 16 третьего 6 коммутатора кванта тока I0, второй 17 токовый выход первого 3 коммутатора кванта тока I0 соединен с токовым выходом 18 четвертого 7 коммутатора кванта тока I0 и подключен ко входу первого 19 дополнительного токового зеркала, согласованного со второй 9 шиной источника питания, объединенные токовые выходы первого 8 и второго 9 токовых зеркал связаны со входом второго 20 дополнительного токового зеркала, выход которого соединен с выходом первого 19 дополнительного токового зеркала и входом третьего 21 дополнительного токового зеркала, токовый выход которого 22 является токовым выходом устройства, причем первый 1 источник входного логического сигнала связан с управляющим входом третьего 6 коммутатора квантов тока I0, а второй 2 источник входного логического сигнала связан с управляющим входом четвертого 7 входного коммутатора квантов тока I0.The logical element "And" with a multi-valued internal representation of the signals of figure 2 contains the first 1 and second 2 sources of input logical signals that control the state of the corresponding first 3 and second 4 switches of quanta of current I 0 , consistent with the first 5 bus power source, the third 6 and fourth 7 switches of
Вариант построения первого 8 и второго 11 токовых зеркал, представленный на чертеже фиг.3, содержит транзисторы 24, 25 и 26.The construction option of the first 8 and second 11 current mirrors, presented in the drawing of figure 3, contains
Практическая реализация второго 20 и третьего 21 дополнительных токовых зеркал (чертежи фиг.4, фиг.5) содержит транзисторы 27 и 28 (фиг.4), а также транзисторы 32, 33, 34 (фиг.5).The practical implementation of the second 20 and third 21 additional current mirrors (drawings of Fig. 4, Fig. 5) contains
Схема первого 14 дополнительного токового зеркала, показанная на чертеже фиг.6, содержит транзисторы 29, 30, 31.The circuit of the first 14 additional current mirror, shown in the drawing of Fig.6, contains
Представленный на чертеже фиг.7 фрагмент практической реализации коммутаторов квантов тока 3, 4, 6, 7 содержит транзисторы 35, 36 и p-n переход 37.Presented on the drawing Fig.7 fragment of a practical implementation of the switches of the quanta of current 3, 4, 6, 7 contains
Показанный на чертеже фиг.8 вариант построения коммутаторов квантов тока 3, 4, 6, 7 содержит транзисторы 38, 39, источник опорного тока 40 и вспомогательный источник напряжения 41.Shown in the drawing of Fig. 8, the construction option of the current
Рассмотрим работу предлагаемой схемы ЛЭ фиг.2.Consider the work of the proposed
Синтез логической функции «2-И» производится на основе ее многозначного аналога, описываемого выражениемThe synthesis of the logical function "2-I" is based on its multi-valued analogue, described by the expression
где k - значность логики, x1, x2 - входные логические сигналы.where k is the logic value, x 1 , x 2 are the input logical signals.
Входной токовый сигнал x1 формируется из потенциального входного сигнала x1 с помощью коммутаторов квантов тока 3 и 6 на выходах 10, 16 и 17. Аналогично, входной токовый сигнал x2 формируется из потенциального входного сигнала x2 с помощью коммутаторов квантов тока 4 и 7 на выходах 12, 14 и 18.Input current signal x 1 is generated from potential input signal x 1 using
При разомкнутом состоянии ключей S выходы коммутаторов тока 3, 4, 6 и 7 отключены от источников опорного тока I0. При замкнутом состоянии ключей кванты тока поступают на входы токовых зеркал 8 и 11.When the keys S are open, the outputs of the
Реализация модуля суммы, соответствующей выражению (1), производится монтажным сложением токовых сигналов с выходов 17 и 18 токовых зеркал 3 и 7. Она может быть равна «0» (отсутствие обоих квантов тока), «1» (наличие одного из квантов тока) или «2» (наличие обоих квантов тока). С помощью токового зеркала 19 эта сумма представляется отсутствием, либо одним или двумя квантами вытекающего тока.The module of the sum corresponding to expression (1) is realized by mounting the current signals from the
Модуль разности в выражении (1) реализуется формированием разностных сигналов (x2-x1) и (x1-x2), поступающих с выходов 10 и 14 коммутаторов тока 3 и 4 на входы токового зеркала 8 и с выходов 12 и 16 коммутаторов тока 4 и 6 на входы токового зеркала 11. При одинаковых значениях сигналов значения выходных квантов тока токовых зеркал 8 и 11 равны «0», при разных значениях - на выходе одного из токовых зеркал 8 или 11 формируется квант тока 10. Монтажная сумма эти разностей, равная «0» или кванту тока 10, поступает на вход токового зеркала 20, с помощью которого она представляется в виде «втекающего» кванта тока I0.The difference module in expression (1) is realized by the formation of difference signals (x 2 -x 1 ) and (x 1 -x 2 ) coming from the
Разность модулей суммы и разности в выражении (1) реализуется монтажным объединением квантов токов с выходов зеркал 19 и 20. Токовое зеркало 21 производит деление на «2» полученной разности квантов тока. Результат реализации выражения (1) поступает на вход токового зеркала 21, с выхода 22 которого снимается выходной сигнал устройства.The difference between the moduli of the sum and the difference in expression (1) is realized by mounting the union of the current quanta from the outputs of the
Резистор 23 служит для наблюдения выходного сигнала в процессе моделирования.The resistor 23 is used to observe the output signal during the simulation.
Как видно из приведенного описания, реализация логической функции «2-И» здесь производится формированием алгебраической суммы квантов тока и выделением определенных значений этой суммы токов. Все элементы приведенной схемы работают в активном режиме, предполагающем отсутствие насыщения в процессе переключений, что повышает общее быстродействие схемы. Кроме того, использование многозначного внутреннего представления сигналов повышает информативность линий связи, что уменьшает их количество. Использование стабильных значений квантов тока, а также определение выходного сигнала разностью этих токов обеспечивает малую зависимость функционирования схемы от внешних дестабилизирующих факторов (девиация питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).As can be seen from the above description, the implementation of the logical function “2-I” here is performed by the formation of the algebraic sum of current quanta and the allocation of certain values of this sum of currents. All elements of the above circuit operate in active mode, which assumes the absence of saturation during the switching process, which increases the overall speed of the circuit. In addition, the use of multi-valued internal representation of signals increases the information content of communication lines, which reduces their number. The use of stable values of the current quanta, as well as the determination of the output signal by the difference of these currents, provides a small dependence of the circuit operation on external destabilizing factors (deviation of the supply voltage, radiation and temperature effects, common mode noise, etc.).
Показанные на чертежах фиг.10, фиг.11, фиг.12 результаты моделирования подтверждают указанные свойства заявляемых схем.Shown in the drawings of Fig. 10, Fig. 11, Fig. 12, the simulation results confirm the indicated properties of the claimed schemes.
Таким образом, рассмотренные схемотехнические решения логического элемента «2-И» характеризуются многозначным состоянием внутренних сигналов и двоичным представлением сигнала на его токовом выходе и могут быть положены в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.Thus, the considered circuit solutions of the 2-I logic element are characterized by the multi-valued state of internal signals and the binary representation of the signal at its current output and can be the basis of computing and control devices using multi-valued linear algebra, a particular case of which is Boolean algebra.
БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST
1. Авторское свидетельство СССР SU 8927291. USSR Copyright Certificate SU 892729
2. Патентная заявка WO 2004/1122472. Patent application WO 2004/112247
3. Патент US 4.001.6033. Patent US 4.001.603
4. Патент US 4.359.6534. Patent US 4.359.653
5. Патент US 6.157.693, фиг.55. Patent US 6.157.693, figure 5
6. Патент US 5.216.2956. Patent US 5.216.295
7. Патент US 3.758.791, фиг.57. Patent US 3.758.791, figure 5
8. Патент US 4.593.2118. Patent US 4,593.211
9. Патент US 4.347.446 9. Patent US 4.347.446
10. Патент US 4.516.039, фиг.510. Patent US 4.516.039, figure 5
11. Патент US 4.970.41611. Patent US 4.970.416
12. Патент US 4.605.871, фиг.212. US patent 4.605.871, figure 2
13. Малюгин В. Д. Реализация булевых функций арифметическими полиномами. // Автоматика и телемеханика, 1982. №4. С.84-93.13. Malyugin VD. Realization of Boolean functions by arithmetic polynomials. // Automation and telemechanics, 1982. No. 4. S.84-93.
14. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел. // Монография. - Таганрог: ТРТУ, 2001. - 147 с.14. Chernov N.I. Fundamentals of the theory of the logical synthesis of digital structures over the field of real numbers. // Monograph. - Taganrog: TRTU, 2001 .-- 147 p.
15. Чернов Н.И. Линейный синтез цифровых структур АСОИУ. // Учебное пособие Таганрог.- ТРТУ, 2004 г., 118 с.15. Chernov N.I. Linear synthesis of digital structures ASOIU. // Textbook Taganrog.- TRTU, 2004, 118 p.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012142319/08A RU2509412C1 (en) | 2012-10-04 | 2012-10-04 | Logical element "and" with multidigit internal representation of signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012142319/08A RU2509412C1 (en) | 2012-10-04 | 2012-10-04 | Logical element "and" with multidigit internal representation of signals |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2509412C1 true RU2509412C1 (en) | 2014-03-10 |
Family
ID=50192219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2012142319/08A RU2509412C1 (en) | 2012-10-04 | 2012-10-04 | Logical element "and" with multidigit internal representation of signals |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2509412C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2624584C1 (en) * | 2016-06-09 | 2017-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Multifunctional current logical element |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1596452A1 (en) * | 1988-08-10 | 1990-09-30 | Челябинский Политехнический Институт Им.Ленинского Комсомола | Multiple-input logic element |
US5315176A (en) * | 1992-02-20 | 1994-05-24 | Northern Telecom Limited | Differential ECL circuit |
US5828237A (en) * | 1996-05-31 | 1998-10-27 | Motorola, Inc. | Emitter coupled logic (ECL) gate and method of forming same |
US20060061392A1 (en) * | 2004-09-17 | 2006-03-23 | Yoichi Kawano | AND circuit |
RU2319299C1 (en) * | 2006-11-13 | 2008-03-10 | Институт проблем управления им. В.А. Трапезникова РАН | Multi-input logical "and" element on cmos transistors |
-
2012
- 2012-10-04 RU RU2012142319/08A patent/RU2509412C1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1596452A1 (en) * | 1988-08-10 | 1990-09-30 | Челябинский Политехнический Институт Им.Ленинского Комсомола | Multiple-input logic element |
US5315176A (en) * | 1992-02-20 | 1994-05-24 | Northern Telecom Limited | Differential ECL circuit |
US5828237A (en) * | 1996-05-31 | 1998-10-27 | Motorola, Inc. | Emitter coupled logic (ECL) gate and method of forming same |
US20060061392A1 (en) * | 2004-09-17 | 2006-03-23 | Yoichi Kawano | AND circuit |
RU2319299C1 (en) * | 2006-11-13 | 2008-03-10 | Институт проблем управления им. В.А. Трапезникова РАН | Multi-input logical "and" element on cmos transistors |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2624584C1 (en) * | 2016-06-09 | 2017-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Multifunctional current logical element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2615069C1 (en) | Rs-trigger | |
ATE503303T1 (en) | DIFFERENTIAL CHARGE PUMP | |
RU2506695C1 (en) | "exclusive or" logic element with multidigit internal signal presentation | |
RU2549142C1 (en) | Logic element for equality comparison of two multi-value variables | |
CN108141206A (en) | Based on tunneling field-effect transistor(TFET)High density and low-power sequential | |
RU2509412C1 (en) | Logical element "and" with multidigit internal representation of signals | |
RU2506696C1 (en) | Majority decision element with multidigit internal signal presentation | |
RU2504074C1 (en) | Single-bit full adder with multidigit internal signal notation | |
RU2553071C1 (en) | Multi-valued logical gate of reverse end-around shift | |
RU2547225C1 (en) | Multidigit logical element of cyclic shift | |
RU2547233C1 (en) | Logical element of loose comparison for inequality of two multivalued variables | |
RU2712412C1 (en) | Current threshold logic element "equivalence" | |
Tehrani et al. | Multi-output majority gate-based design optimization by using evolutionary algorithm | |
RU2604682C1 (en) | Rs flip-flop | |
RU2513717C1 (en) | Two-input "and" logic gate with multidigit internal signal presentation | |
Balaji et al. | Low power and high speed synchronous circuits using transmission gates | |
RU2514789C1 (en) | Rs flip-flop with multidigit internal signal presentation | |
RU2513478C1 (en) | Two-input "and" logic gate with multidigit internal signal presentation | |
RU2554557C1 (en) | Multiple-valued logical element of reverse cyclic shift | |
RU2546078C1 (en) | MULTIVALUED MODULUS k ADDER | |
RU2546085C1 (en) | LOGICAL COMPARISON ELEMENT OF k-DIGIT VARIABLE WITH THRESHOLD VALUE | |
Pagels | Chiral Symmetry Realization in the Quark Model | |
RU2624584C1 (en) | Multifunctional current logical element | |
RU2701108C1 (en) | Current threshold logical element "nonequivalent" | |
RU2549144C1 (en) | K-digit logical "maximum" element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20141005 |