RU2475814C1 - Logic converter - Google Patents

Logic converter Download PDF

Info

Publication number
RU2475814C1
RU2475814C1 RU2012104441/08A RU2012104441A RU2475814C1 RU 2475814 C1 RU2475814 C1 RU 2475814C1 RU 2012104441/08 A RU2012104441/08 A RU 2012104441/08A RU 2012104441 A RU2012104441 A RU 2012104441A RU 2475814 C1 RU2475814 C1 RU 2475814C1
Authority
RU
Russia
Prior art keywords
output
input
key
group
keys
Prior art date
Application number
RU2012104441/08A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Исаак Павлович Гринберг
Игорь Алексеевич Кузнецов
Original Assignee
Закрытое акционерное общество "ИВЛА-ОПТ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Закрытое акционерное общество "ИВЛА-ОПТ" filed Critical Закрытое акционерное общество "ИВЛА-ОПТ"
Priority to RU2012104441/08A priority Critical patent/RU2475814C1/en
Application granted granted Critical
Publication of RU2475814C1 publication Critical patent/RU2475814C1/en

Links

Abstract

FIELD: information technology.
SUBSTANCE: logic converter is meant for realising any of five simple symmetric Boolean functions which depend on five arguments - input binary signals, and can be used in digital computer systems as a means of converting codes, wherein the logic converter has five XOR elements (11,…,15), a resistor (2), twenty one switches (311,…,325) and connections between them.
EFFECT: simplification of the device owing to fewer leads to which input binary signals are transmitted and fewer points where connections cross, while maintaining functional capabilities.
1 dwg, 1 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.Logical converters are known (see, for example, RF patent 2281545, class G06F 7/57, 2006), which implement any of four simple symmetric Boolean functions depending on four arguments - input binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.The reason that impedes the achievement of the technical result indicated below when using known logic converters is limited functionality, due to the fact that the implementation of any of the five simple symmetric Boolean functions does not work, depending on five arguments - input binary signals.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2294007, кл. G06F 7/57, 2007 г.), который имеет четыре настроечных входа, выход и реализует любую из пяти простых симметричных булевых функций τ1, …, τ5, зависящих от пяти аргументов - входных двоичных сигналов х1, …, х5∈{0,1}. Отметим, что для функции τj (

Figure 00000001
) справедливо равенствоThe closest device of the same purpose to the claimed invention in terms of features is the logic converter adopted for the prototype (RF patent 2294007, class G06F 7/57, 2007), which has four tuning inputs, an output and implements any of five simple symmetrical Boolean functions τ 1 , ..., τ 5 depending on five arguments - input binary signals x 1 , ..., x 5 ∈ {0,1}. Note that for the function τ j (
Figure 00000001
) fair

Figure 00000002
Figure 00000002

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложность устройства, обусловленная тем, что в прототипе имеется двадцать выводов, на которые подаются входные двоичные сигналы, и не менее восьми мест пересечения соединений.For the reason that impedes the achievement of the technical result indicated below when using the prototype, the complexity of the device is due to the fact that the prototype has twenty conclusions to which binary input signals are supplied, and at least eight intersection points of the connections.

Техническим результатом изобретения является упрощение устройства за счет сокращения количества выводов, на которые подаются входные двоичные сигналы, и уменьшения числа мест пересечения соединений при сохранении функциональных возможностей прототипа.The technical result of the invention is to simplify the device by reducing the number of conclusions to which the input binary signals are applied, and reducing the number of intersection points of the connections while maintaining the functionality of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем четыре настроечных входа и выход, особенность заключается в том, что в него дополнительно введены пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор и двадцать один ключ, причем все ключи сгруппированы в пять групп так, что k-я (

Figure 00000003
), четвертая и пятая группы содержат соответственно пять, четыре и два ключа, в m-й (
Figure 00000004
) группе нечетные и четные, а в пятой группе первый и второй ключи выполнены соответственно замыкающими и размыкающими, в k-й группе вход и выход второго, вход и выход четвертого ключей соединены соответственно с входом третьего и выходом первого, входом пятого и выходом третьего ключей, в четвертой группе вход и выход второго, выход четвертого ключей соединены соответственно с входом третьего и выходом первого, выходом третьего ключей, в пятой группе выход второго ключа соединен с выходом первого ключа и выходом логического преобразователя, выход нечетного ключа предыдущей группы соединен с входом одноименного нечетного ключа последующей группы, выход пятого ключа третьей и выход третьего ключа четвертой групп соединены соответственно с входом четвертого ключа четвертой и входом второго ключа пятой групп, а входы первого, третьего и пятого ключей первой группы соединены соответственно с вторым, третьим и четвертым настроечными входами логического преобразователя, i-й (
Figure 00000005
) информационный вход которого образован первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного выходом и вторым входом соответственно к управляющему входу ключей i-й группы и первому настроечному входу логического преобразователя, подсоединенному через резистор к выходу логического преобразователя.The specified technical result during the implementation of the invention is achieved by the fact that in the logical converter containing four tuning inputs and output, the peculiarity lies in the fact that five additional EXCLUSIVE OR elements, a resistor and twenty-one keys are added to it, moreover, all the keys are grouped in five groups as follows that k-th (
Figure 00000003
), the fourth and fifth groups contain five, four and two keys, respectively, in the mth (
Figure 00000004
) the group is odd and even, and in the fifth group, the first and second keys are made respectively closing and opening, in the k-th group, the input and output of the second, the input and output of the fourth key are connected respectively to the input of the third and output of the first, the input of the fifth and the output of the third key , in the fourth group, the input and output of the second, the output of the fourth key are connected respectively to the input of the third and the output of the first, the output of the third key, in the fifth group the output of the second key is connected to the output of the first key and the output of the logic converter I, the output of the odd key of the previous group is connected to the input of the same odd key of the next group, the output of the fifth key of the third and the output of the third key of the fourth group are connected respectively to the input of the fourth key of the fourth and the input of the second key of the fifth group, and the inputs of the first, third and fifth keys of the first group connected respectively to the second, third and fourth tuning inputs of the logic converter, i-th (
Figure 00000005
) the information input of which is formed by the first input of the i-th element EXCLUSIVE OR, connected by the output and the second input, respectively, to the control input of the keys of the i-th group and the first tuning input of the logic converter connected through the resistor to the output of the logical converter.

На чертеже представлена схема предлагаемого логического преобразователя.The drawing shows a diagram of the proposed logical Converter.

Логический преобразователь содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, …, 15, резистор 2 и двадцать один ключ 311, …,325, причем все ключи сгруппированы в пять групп так, что k-я

Figure 00000006
четвертая и пятая группы содержат соответственно ключи 31k, …, 35k, ключи 314, …, 344 и ключи 315, 325, а ключи 31k, 33k, 35k, 314, 334, 315 и 32k, 34k, 324, 344, 325 выполнены соответственно замыкающими и размыкающими, вход и выход ключа 32k, вход и выход ключа 34k соединены соответственно с входом ключа 3k и выходом ключа 31k, входом ключа 35k и выходом ключа 33k, вход и выход ключа 324, выход ключа 344 соединены соответственно с входом ключа 334 и выходом ключа 314, выходом ключа 334, выход ключа 325 соединен с выходом ключа 315 и выходом логического преобразователя, выход нечетного ключа предыдущей группы соединен с входом одноименного нечетного ключа последующей группы, выходы ключей 353 и 334 соединены соответственно с входами ключей 344 и 325, а входы ключей 311, 331 и 351 соединены соответственно с вторым, третьим и четвертым настроечными входами логического преобразователя, i-й (
Figure 00000007
) информационный вход которого образован первым входом элемента 1i, подсоединенного выходом и вторым входом соответственно к управляющему входу ключей i-й группы и первому настроечному входу логического преобразователя, подсоединенному через резистор 2 к выходу ключа 315.The logical converter contains five elements EXCLUSIVE OR 1 1 , ..., 1 5 , resistor 2 and twenty-one keys 3 11 , ..., 3 25 , and all the keys are grouped into five groups so that the k-th
Figure 00000006
the fourth and fifth groups respectively contain keys 3 1k , ..., 3 5k , keys 3 14 , ..., 3 44 and keys 3 15 , 3 25 , and keys 3 1k , 3 3k , 3 5k , 3 14 , 3 34 , 3 15 and 3 2k , 3 4k , 3 24 , 3 44 , 3 25 are made respectively closing and opening, the input and output of the key 3 2k , the input and output of the key 3 4k are connected respectively to the input of the key 3 k and the output of the key 3 1k , the input of the key 3 5k and the output of the key 3 3k , the input and output of the key 3 24 , the output of the key 3 44 are connected respectively to the input of the key 3 34 and the output of the key 3 14 , the output of the key 3 34 , the output of the key 3 25 is connected to the output of the key 3 15 and the output of the logic converter you the odd key path of the previous group is connected to the input of the same odd key of the next group, the outputs of the keys 3 53 and 3 34 are connected respectively to the inputs of the keys 3 44 and 3 25 , and the inputs of the keys 3 11 , 3 31 and 3 51 are connected respectively to the second, third and fourth tuning inputs of the logical converter, i-th (
Figure 00000007
) the information input of which is formed by the first input of element 1 i connected by the output and second input, respectively, to the control input of the keys of the i-th group and the first tuning input of the logic converter connected through the resistor 2 to the output of the key 3 15 .

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, …, четвертом настроечных входах фиксируются соответственно необходимые управляющие сигналы f1, …, f4∈{0,1}; на его первый, …, пятый информационные входы подаются соответственно входные двоичные сигналы х1, …, х∈{0,1}. Если на управляющем входе ключей m-й {

Figure 00000008
) группы присутствует логическая «1» либо логический «0», то нечетные ключи этой группы соответственно замкнуты либо разомкнуты, а четные - соответственно разомкнуты либо замкнуты. Если на управляющем входе ключей пятой группы присутствует логическая «1» либо логический «0», то ключ 315 (325) соответственно замкнут (разомкнут) либо разомкнут (замкнут). Таким образом, имеем следующую таблицуThe work of the proposed logical Converter is as follows. At its first, ..., fourth tuning inputs, the necessary control signals f 1 , ..., f 4 ∈ {0,1} are respectively fixed; on its first, ..., fifth information inputs, respectively, are input binary signals x 1 , ..., x∈ {0,1}. If at the control input of the keys the mth {
Figure 00000008
) of the group there is a logical “1” or a logical “0”, then the odd keys of this group are respectively closed or open, and even keys are respectively open or closed. If there is a logical “1” or a logical “0” at the control input of the fifth group of keys, then the key 3 15 (3 25 ) is respectively closed (open) or open (closed). Thus, we have the following table

f1 f 1 f2 f 2 f3 f 3 f4 f 4 ZZ        

Figure 00000009
Figure 00000009
1one 00 1one 1one                        
Figure 00000010
Figure 00000010
         1one 00 00 1one                        
Figure 00000011
Figure 00000011
         00 1one 1one 1one                        
Figure 00000012
Figure 00000012
         00 1one 1one 00                        
Figure 00000013
Figure 00000013
         00 1one 00 00                

С учетом равенства (1) и данных, приведенных в таблице, операция, воспроизводимая предлагаемым логическим преобразователем, определяется выражениемIn view of equality (1) and the data given in the table, the operation reproduced by the proposed logic converter is determined by the expression

Figure 00000014
Figure 00000014

При этом он имеет пять выводов, на которые подаются входные двоичные сигналы, и четыре места пересечения соединений.At the same time, it has five outputs to which input binary signals are applied, and four places of intersection of connections.

Вышеизложенные сведения позволяют заключить, что предлагаемый логический преобразователь реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и устроен проще чем прототип, поскольку имеет меньшее количество выводов, на которые подаются входные двоичные сигналы, и меньшее число мест пересечения соединений.The above information allows us to conclude that the proposed logic converter implements any of five simple symmetric Boolean functions that depend on five arguments - input binary signals, and is simpler than the prototype because it has fewer outputs to which input binary signals are transmitted and fewer places intersections of compounds.

Claims (1)

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий четыре настроечных входа, выход, отличающийся тем, что в него дополнительно введены пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор и двадцать один ключ, причем все ключи сгруппированы в пять групп так, что k-я
Figure 00000015
четвертая и пятая группы содержат соответственно пять, четыре и два ключа, в m-й (
Figure 00000016
) группе нечетные и четные, а в пятой группе первый и второй ключи выполнены соответственно замыкающими и размыкающими, в k-й группе вход и выход второго, вход и выход четвертого ключей соединены соответственно с входом третьего и выходом первого, входом пятого и выходом третьего ключей, в четвертой группе вход и выход второго, выход четвертого ключей соединены соответственно с входом третьего и выходом первого, выходом третьего ключей, в пятой группе выход второго ключа соединен с выходом первого ключа и выходом логического преобразователя, выход нечетного ключа предыдущей группы соединен с входом одноименного нечетного ключа последующей группы, выход пятого ключа третьей и выход третьего ключа четвертой групп соединены соответственно с входом четвертого ключа четвертой и входом второго ключа пятой групп, а входы первого, третьего и пятого ключей первой группы соединены соответственно с вторым, третьим и четвертым настроечными входами логического преобразователя, i-й (
Figure 00000017
) информационный вход которого образован первым входом i-й элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного выходом и вторым входом соответственно к управляющему входу ключей i-й группы и первому настроечному входу логического преобразователя, подсоединенному через резистор к выходу логического преобразователя. A logic converter designed to implement any of five simple symmetric Boolean functions, depending on five arguments - input binary signals, containing four tuning inputs, an output characterized in that it additionally contains five EXCLUSIVE OR elements, a resistor and twenty-one keys, moreover all keys are grouped into five groups so that k
Figure 00000015
the fourth and fifth groups contain five, four and two keys, respectively, in the mth (
Figure 00000016
) the group is odd and even, and in the fifth group, the first and second keys are made respectively closing and opening, in the k-th group, the input and output of the second, the input and output of the fourth key are connected respectively to the input of the third and output of the first, the input of the fifth and the output of the third key , in the fourth group, the input and output of the second, the output of the fourth key are connected respectively to the input of the third and the output of the first, the output of the third key, in the fifth group the output of the second key is connected to the output of the first key and the output of the logic converter I, the output of the odd key of the previous group is connected to the input of the same odd key of the next group, the output of the fifth key of the third and the output of the third key of the fourth group are connected respectively to the input of the fourth key of the fourth and the input of the second key of the fifth group, and the inputs of the first, third and fifth keys of the first group connected respectively to the second, third and fourth tuning inputs of the logic converter, i-th (
Figure 00000017
) the information input of which is formed by the first input of the i-th element EXCLUSIVE OR, connected by the output and the second input, respectively, to the control input of the keys of the i-th group and the first tuning input of the logic converter connected through the resistor to the output of the logical converter.
RU2012104441/08A 2012-02-08 2012-02-08 Logic converter RU2475814C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012104441/08A RU2475814C1 (en) 2012-02-08 2012-02-08 Logic converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012104441/08A RU2475814C1 (en) 2012-02-08 2012-02-08 Logic converter

Publications (1)

Publication Number Publication Date
RU2475814C1 true RU2475814C1 (en) 2013-02-20

Family

ID=49121119

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012104441/08A RU2475814C1 (en) 2012-02-08 2012-02-08 Logic converter

Country Status (1)

Country Link
RU (1) RU2475814C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2541905C1 (en) * 2014-05-06 2015-02-20 Открытое акционерное общество "Научно-исследовательский институт электронной техники" Method for implementation of logic converters
RU2542907C1 (en) * 2013-07-26 2015-02-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logic converter
RU2717628C1 (en) * 2019-03-11 2020-03-24 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Pulse selector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651225B1 (en) * 1997-05-02 2003-11-18 Axis Systems, Inc. Dynamic evaluation logic system and method
US20060117274A1 (en) * 1998-08-31 2006-06-01 Tseng Ping-Sheng Behavior processor system and method
RU2393527C2 (en) * 2008-05-19 2010-06-27 Закрытое акционерное общество "ИВЛА-ОПТ" Logical converter
RU2440601C1 (en) * 2011-01-31 2012-01-20 Закрытое акционерное общество "ИВЛА-ОПТ" Logic converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651225B1 (en) * 1997-05-02 2003-11-18 Axis Systems, Inc. Dynamic evaluation logic system and method
US20060117274A1 (en) * 1998-08-31 2006-06-01 Tseng Ping-Sheng Behavior processor system and method
RU2393527C2 (en) * 2008-05-19 2010-06-27 Закрытое акционерное общество "ИВЛА-ОПТ" Logical converter
RU2440601C1 (en) * 2011-01-31 2012-01-20 Закрытое акционерное общество "ИВЛА-ОПТ" Logic converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2542907C1 (en) * 2013-07-26 2015-02-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logic converter
RU2541905C1 (en) * 2014-05-06 2015-02-20 Открытое акционерное общество "Научно-исследовательский институт электронной техники" Method for implementation of logic converters
RU2717628C1 (en) * 2019-03-11 2020-03-24 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Pulse selector

Similar Documents

Publication Publication Date Title
RU2294007C1 (en) Logical transformer
RU2475814C1 (en) Logic converter
RU2647639C1 (en) Logic converter
RU2701461C1 (en) Majority module
RU2440601C1 (en) Logic converter
RU2417404C1 (en) Logic converter
RU2472209C1 (en) Logic module
RU2621281C1 (en) Logic converter
RU2629451C1 (en) Logic converter
RU2542916C1 (en) Pulse selector
RU2363037C1 (en) Device for comparing binary numbers
RU2703675C1 (en) Logic converter
RU2542907C1 (en) Logic converter
RU2629452C1 (en) Logic converter
Pak et al. Reductions of Young tableau bijections
RU2281550C1 (en) Analog processor
RU2446462C1 (en) Analogue processor
RU2621280C1 (en) Binary number comparator
RU2621376C1 (en) Logic module
RU2398265C2 (en) Logic module
RU2324971C1 (en) Binary data comparator
RU2700556C1 (en) Logic converter
RU2549158C1 (en) Logic converter
RU2630391C1 (en) Logic calculator
Hayes et al. On the quantum black-box complexity of majority

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20140209