RU2303282C1 - Logical module - Google Patents

Logical module Download PDF

Info

Publication number
RU2303282C1
RU2303282C1 RU2006107036/09A RU2006107036A RU2303282C1 RU 2303282 C1 RU2303282 C1 RU 2303282C1 RU 2006107036/09 A RU2006107036/09 A RU 2006107036/09A RU 2006107036 A RU2006107036 A RU 2006107036A RU 2303282 C1 RU2303282 C1 RU 2303282C1
Authority
RU
Russia
Prior art keywords
input
elements
group
output
2and
Prior art date
Application number
RU2006107036/09A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев (RU)
Дмитрий Васильевич Андреев
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2006107036/09A priority Critical patent/RU2303282C1/en
Application granted granted Critical
Publication of RU2303282C1 publication Critical patent/RU2303282C1/en

Links

Abstract

FIELD: engineering of automatic devices, functional units of control systems, etc.
SUBSTANCE: in accordance to invention, logical module contains three 2AND elements, and additionally introduced nine 2AND elements, six 2OR elements and six NOT elements, all elements being grouped in three groups in such a way that group j (
Figure 00000004
) contains 8-2j 2AND elements, 4-j 2OR elements and 4-j NOT elements, in group j output of i (
Figure 00000005
r=0,5(8-2j)) 2AND element and output of (r+i) 2AND element, connected by first input to output of i not element, are connected respectively to first and second inputs of i 2OR element, second input of i element 2AND of group j and input of i NOT element of group j are connected to j information input of logical module, output of which is connected to output of first 2OR element of third group, outputs of first, third and second 2OR elements of first group are connected respectively to first input of first, second input of fourth and combined first input of second, second input of third 2AND elements of second group, outputs of first and second 2OR elements of second group are connected respectively to first input of first and second input of second 2AND elements of third group, while second input of sixth, first input of first, combined first input of third, second input of fifth and combined first input of second, second input of fourth 2AND elements of first group are connected respectively to first, fourth, second and third adjustment inputs of logical module.
EFFECT: expanded functional capabilities.
1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известны логические модули (см., например, рис.18.2б на стр.315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высш. шк., 1988), которые реализуют симметричную булеву функцию

Figure 00000006
зависящую от трех аргументов - входных двоичных сигналов х1, х2, х3∈{0, 1}. Отметим, что зависящая от n аргументов симметричная булева функция
Figure 00000007
индекса m - есть булева функция, у которой все минитермы, входящие в ее дизъюнктивную совершенную нормальную форму, имеют ровно m букв без отрицания, а симметричная булева функция
Figure 00000008
определяется выражением
Figure 00000009
(см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).Logical modules are known (see, for example, Fig. 18.2b on page 315 in the book by A. Kayatskas, Fundamentals of Radio Electronics. M.: Higher School, 1988), which implement a symmetric Boolean function
Figure 00000006
depending on three arguments - input binary signals x 1 , x 2 , x 3 ∈ {0, 1}. Note that a n-argument-dependent symmetric Boolean function
Figure 00000007
index m - there is a Boolean function in which all miniterms included in its disjunctive perfect normal form have exactly m letters without negation, and the symmetric Boolean function
Figure 00000008
defined by the expression
Figure 00000009
(see p. 126 in the book Pospelov D.A. Logical methods of analysis and synthesis of circuits. M .: Energy, 1974).

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.The reason that impedes the achievement of the technical result indicated below when using well-known logical modules is limited functionality, due to the fact that the implementation of any of all symmetric Boolean functions that do not depend on three arguments — binary input signals — is not performed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (рис.18.2а на стр.315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высш. шк., 1988), который содержит три элемента 2И и реализует симметричную булеву функцию

Figure 00000010
зависящую от трех аргументов - входных двоичных сигналов х1, х2, х3∈{0, 1}.The closest device of the same purpose to the claimed invention in terms of features is the logic module adopted for the prototype (Fig. 18.2a on page 315 in the book by A. Kayatskas, Fundamentals of Radio Electronics. M.: Higher school, 1988), which contains three elements 2I and implements a symmetric Boolean function
Figure 00000010
depending on three arguments - input binary signals x 1 , x 2 , x 3 ∈ {0, 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality, due to the fact that the implementation of any of all symmetric Boolean functions does not work, depending on three arguments - input binary signals.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.The technical result of the invention is the expansion of functionality by providing the implementation of any of all symmetric Boolean functions, depending on three arguments - input binary signals.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем три элемента 2И, особенность заключается в том, что в него дополнительно введены девять элементов 2И, шесть элементов 2ИЛИ и шесть элементов НЕ, причем все элементы сгруппированы в три группы так, что j-я

Figure 00000011
группа содержит 8-2j элементов 2И, 4-j элементов 2ИЛИ и 4-j элементов НЕ, в j-й группе выход i-го
Figure 00000012
элемента 2И и выход (r+i)-го элемента 2И, подключенного первым входом к выходу i-го элемента НЕ, соединены соответственно с первым и вторым входами i-го элемента 2ИЛИ, второй вход i-го элемента 2И j-й группы и вход i-го элемента НЕ j-й группы подключены к j-му информационному входу логического модуля, выход которого соединен с выходом первого элемента 2ИЛИ третьей группы, выходы первого, третьего и второго элементов 2ИЛИ первой группы подключены соответственно к первому входу первого, второму входу четвертого и объединенным первому входу второго, второму входу третьего элементов 2И второй группы, выходы первого и второго элементов 2ИЛИ второй группы подключены соответственно к первому входу первого и второму входу второго элементов 2И третьей группы, а второй вход шестого, первый вход первого, объединенные первый вход третьего, второй вход пятого и объединенные первый вход второго, второй вход четвертого элементов 2И первой группы соединены соответственно с первым, четвертым, вторым и третьим настроечными входами логического модуля.The specified technical result in the implementation of the invention is achieved by the fact that in the logic module containing three elements 2I, the peculiarity lies in the fact that it additionally contains nine elements 2I, six elements 2OR and six elements NOT, and all elements are grouped in three groups so what j
Figure 00000011
the group contains 8-2j elements 2I, 4-j elements 2OR and 4-j elements NOT, in the jth group the output of the i-th
Figure 00000012
element 2I and the output of the (r + i) -th element 2I connected by the first input to the output of the i-th element NOT connected respectively to the first and second inputs of the i-th element 2 OR, the second input of the i-th element 2I of the j-th group and the input of the i-th element NOT of the j-th group is connected to the j-th information input of the logic module, the output of which is connected to the output of the first element 2 OR of the third group, the outputs of the first, third and second elements 2 OR of the first group are connected respectively to the first input of the first, second input fourth and combined first entrance of the second, WTO the first input of the third elements 2 AND of the second group, the outputs of the first and second elements 2 OR of the second group are connected respectively to the first input of the first and second input of the second elements 2 AND of the third group, and the second input of the sixth, the first input of the first, combined the first input of the third, second input of the fifth and combined the first input of the second, second input of the fourth elements 2A of the first group are connected respectively to the first, fourth, second and third training inputs of the logic module.

На чертеже представлена схема предлагаемого логического модуля.The drawing shows a diagram of the proposed logical module.

Логический модуль содержит элементы 2И 111, ..., 161, 112, ..., 142, 113, 123, элементы 2ИЛИ 211, ..., 231, 212, 222, 213 и элементы НЕ 311, ..., 331, 312, 322, 313, причем все элементы сгруппированы в три группы так, что j-я

Figure 00000013
группа содержит элементы 11j, ..., 1(8-2j)j, 21j, ..., 2(4-j)j, 31j, ..., 3(4-j)j, выход элемента
Figure 00000014
и выход элемента 1(r+i)j, подключенного первым входом к выходу элемента 3ij, соединены соответственно с первым и вторым входами элемента 2ij, второй вход элемента 1ij и вход элемента 3ij подключены к j-му информационному входу логического модуля, выход которого соединен с выходом элемента 213, выходы элементов 211, 231 и 221 подключены соответственно к первому входу элемента 112, второму входу элемента 142 и объединенным первому входу элемента 122, второму входу элемента 132, выходы элементов 212 и 222 подключены соответственно к первому входу элемента 113 и второму входу элемента 123, а второй вход элемента 161, первый вход элемента 111, объединенные первый вход элемента 131, второй вход элемента 151 и объединенные первый вход элемента 121, второй вход элемента 141 соединены соответственно с первым, четвертым, вторым и третьим настроечными входами логического модуля.The logic module contains elements 2I 1 11 , ..., 1 61 , 1 12 , ..., 1 42 , 1 13 , 1 23 , elements 2 OR 2 11 , ..., 2 31 , 2 12 , 2 22 , 2 13 and elements NOT 3 11 , ..., 3 31 , 3 12 , 3 22 , 3 13 , and all elements are grouped into three groups so that the jth
Figure 00000013
the group contains elements 1 1j , ..., 1 (8-2j) j , 2 1j , ..., 2 (4-j) j , 3 1j , ..., 3 (4-j) j , the output of the element
Figure 00000014
and the output of element 1 (r + i) j connected by the first input to the output of element 3 ij are connected respectively to the first and second inputs of element 2 ij , the second input of element 1 ij and the input of element 3 ij are connected to the jth information input of the logic module the output of which is connected to the output of element 2 13 , the outputs of elements 2 11 , 2 31 and 2 21 are connected respectively to the first input of element 1 12 , the second input of element 1 42 and the combined first input of element 1 22 , the second input of element 1 32 , the outputs of the elements 2 12 and 2 22 are connected respectively to the first input of the element 1 13 and the second input of element 1 23 , and the second input of element 1 61 , the first input of element 1 11 , the combined first input of element 1 31 , the second input of element 1 51 and the combined first input of element 1 21 , the second input of element 1 41 are connected respectively to first, fourth, second and third tuning inputs of the logic module.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, ..., третий информационные и первый, ..., четвертый настроечные входы подаются соответственно двоичные сигналы x1, ..., x3∈{0, 1} и у0, ..., у3∈{0, 1}. Тогда реализуемая предлагаемым модулем функция будет определяться выражениемThe work of the proposed logical module is as follows. Binary signals x 1 , ..., x 3 ∈ {0, 1} and y 0 , ..., y 3 ∈ are given to its first, ..., third information and first, ..., fourth tuning inputs, respectively {0, 1}. Then the function realized by the proposed module will be determined by the expression

Figure 00000015
Figure 00000015

В представленной ниже таблице приведены выражения, полученные из (1) при всех возможных наборах значений сигналов у0, ..., у3.The table below shows the expressions obtained from (1) for all possible sets of signal values y 0 , ..., y 3 .

Figure 00000016
Figure 00000016

С учетом указанной таблицы имеемGiven the specified table, we have

Figure 00000017
при
Figure 00000018
Figure 00000019
где k∈{1, ..., 4}; m1≠...≠m4∈{0, ..., 3}; m1, ..., mk - любой из
Figure 00000020
неповторяющихся наборов (
Figure 00000021
- число сочетаний из 4 по k);
Figure 00000022
- произвольная симметричная булева функция трех аргументов.
Figure 00000017
at
Figure 00000018
Figure 00000019
where k∈ {1, ..., 4}; m 1 ≠ ... ≠ m 4 ∈ {0, ..., 3}; m 1 , ..., m k - any of
Figure 00000020
non-repeating sets (
Figure 00000021
- the number of combinations from 4 to k);
Figure 00000022
is an arbitrary symmetric Boolean function of three arguments.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.The above information allows us to conclude that the proposed logic module has a wider functionality compared to the prototype, as it provides the implementation of any of all symmetric Boolean functions depending on three arguments - input binary signals.

Claims (1)

Логический модуль, предназначенный для реализации любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, содержащий три элемента 2И, отличающийся тем, что в него дополнительно введены девять элементов 2И, шесть элементов 2ИЛИ и шесть элементов НЕ, причем все элементы сгруппированы в три группы так, что j-я (
Figure 00000023
) группа содержит 8-2j элементов 2И, 4-j элементов 2ИЛИ и 4-j элементов НЕ, в j-й группе выход i-го (
Figure 00000024
r=0,5(8-2j)) элемента 2И и выход (r+i)-го элемента 2И, подключенного первым входом к выходу i-го элемента НЕ, соединены соответственно с первым и вторым входами i-го элемента 2ИЛИ, второй вход i-го элемента 2И j-й группы и вход i-го элемента НЕ j-й группы подключены к j-му информационному входу логического модуля, выход которого соединен с выходом первого элемента 2ИЛИ третьей группы, выходы первого, третьего и второго элементов 2ИЛИ первой группы подключены соответственно к первому входу первого, второму входу четвертого и объединенным первому входу второго, второму входу третьего элементов 2И второй группы, выходы первого и второго элементов 2ИЛИ второй группы подключены соответственно к первому входу первого и второму входу второго элементов 2И третьей группы, а второй вход шестого, первый вход первого, объединенные первый вход третьего, второй вход пятого и объединенные первый вход второго, второй вход четвертого элементов 2И первой группы соединены соответственно с первым, четвертым, вторым и третьим настроечными входами логического модуля.A logic module designed to implement any of all symmetric Boolean functions, depending on three arguments - input binary signals, containing three 2I elements, characterized in that it additionally contains nine 2I elements, six 2 OR elements, and six NOT elements, all elements grouped into three groups so that the jth (
Figure 00000023
) the group contains 8-2j elements 2I, 4-j elements 2OR and 4-j elements NOT, in the jth group the output of the i-th
Figure 00000024
r = 0.5 (8-2j)) of the 2I element and the output of the (r + i) -th 2I element connected by the first input to the output of the i-th element NOT connected to the first and second inputs of the i-th element 2 OR, respectively the input of the i-th element of the 2nd AND j-th group and the input of the i-th element NOT of the j-th group are connected to the j-th information input of the logic module, the output of which is connected to the output of the first element 2 OR of the third group, the outputs of the first, third and second elements 2 OR the first group are connected respectively to the first input of the first, second input of the fourth and the combined first input of the second of the second, second input of the third elements of the second group II, the outputs of the first and second elements of the second OR group are connected respectively to the first input of the first and second inputs of the second elements of the second group 2I, and the second input of the sixth, the first input of the first, the combined first input of the third, the second input of the fifth and the combined first input of the second, second input of the fourth elements 2A of the first group are connected respectively to the first, fourth, second and third training inputs of the logic module.
RU2006107036/09A 2006-03-06 2006-03-06 Logical module RU2303282C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2006107036/09A RU2303282C1 (en) 2006-03-06 2006-03-06 Logical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2006107036/09A RU2303282C1 (en) 2006-03-06 2006-03-06 Logical module

Publications (1)

Publication Number Publication Date
RU2303282C1 true RU2303282C1 (en) 2007-07-20

Family

ID=38431221

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006107036/09A RU2303282C1 (en) 2006-03-06 2006-03-06 Logical module

Country Status (1)

Country Link
RU (1) RU2303282C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2610673C1 (en) * 2015-11-30 2017-02-14 Олег Александрович Козелков Logical information processing device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
КАЯЦКАС А.А. Основы радиоэлектроники. - М.: Высшая школа, 1988, с.315, рис.18.2а. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2610673C1 (en) * 2015-11-30 2017-02-14 Олег Александрович Козелков Logical information processing device

Similar Documents

Publication Publication Date Title
RU2287897C1 (en) Majority module
RU2647639C1 (en) Logic converter
RU2701461C1 (en) Majority module
RU2286594C1 (en) Logic module
RU2580799C1 (en) Logic transducer
RU2363037C1 (en) Device for comparing binary numbers
RU2629451C1 (en) Logic converter
RU2704735C1 (en) Threshold module
RU2303282C1 (en) Logical module
RU2649296C1 (en) Comparator of binary numbers
RU2641454C2 (en) Logic converter
RU2300137C1 (en) Majority module
RU2701464C1 (en) Logic converter
RU2677371C1 (en) Binary numbers comparison device
RU2676888C1 (en) Logical module
RU2629452C1 (en) Logic converter
RU2710877C1 (en) Majority module
RU2700556C1 (en) Logic converter
RU2718209C1 (en) Logic module
RU2300135C1 (en) Device for selecting the greater one of two binary numbers
RU2249844C2 (en) Logic module
RU2700557C1 (en) Logic converter
RU2709664C1 (en) Threshold module
RU2778678C1 (en) Logic module
RU2630394C2 (en) Logic module

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20080307