RU2028730C1

RU2028730C1 - Analog-to-digital converter

Info

Publication number: RU2028730C1
Authority: RU
Inventors: Ю.А. Ершов; А.И. Терехов
Original assignee: Ивановский государственный энергетический университет им.В.И.Ленина
Priority date: 1990-07-09
Filing date: 1990-07-09
Publication date: 1995-02-09

Abstract

FIELD: pulse equipment. SUBSTANCE: analog-to-digital converter has clock pulse generator, comparator, digital-to-analog converter, flip-flop, demultiplexer, first reversible counter, second reversible counter, permanent storage, encoder, decoder, units of reversing and resetting. EFFECT: increased frequency of response. 5 dwg

Description

Устройство относится к импульсной технике, а точнее к аналого-цифровым преобразователям, предназначенным для ускоренного преобразования аналогового сигнала в N-разрядный двоичный код. The device relates to a pulse technique, and more specifically to analog-to-digital converters designed for accelerated conversion of an analog signal into an N-bit binary code.

Дихотомический аналого-цифровой преобразователь может быть использован в различных отраслях промышленности для преобразования электрических сигналов аналогового типа в цифровую форму (например, с выходов термопары, с токогенератора, с рН-метров и др.) при подаче указанных сигналов на входы микропроцессорных устройств, которые, как правило, N-разрядные цифровые. A dichotomous analog-to-digital converter can be used in various industries to convert analog-type electrical signals into digital form (for example, from thermocouple outputs, from a current generator, from pH meters, etc.) when these signals are supplied to the inputs of microprocessor devices, which, usually N-bit digital.

Известен аналого-цифровой преобразователь (АЦП) поразрядного типа [1], который содержит регистр, компараторы, RS-триггеры, логические элементы. В этом АЦП с помощью регистра формируется число, пропорциональное напряжению входного сигнала. Основной особенностью этого устройства является последовательный процесс "опробывания" всех N-разрядов, после чего получающееся в регистре число обрабатывается посредством логических устройств схемы, сравнивается на компараторе с измеряемым напряжением и выдается на выход в виде N-разрядного двоичного числа. Known analog-to-digital Converter (ADC) bit type [1], which contains a register, comparators, RS-triggers, logic elements. In this ADC, using a register, a number is formed proportional to the voltage of the input signal. The main feature of this device is the sequential process of “testing” all N-bits, after which the number obtained in the register is processed by the logic devices of the circuit, compared with a measured voltage on a comparator, and output as an N-bit binary number.

Недостатком этого АЦП является недостаточно высокое быстродействие. Наиболее близким является аналого-цифровой преобразователь [2], содержащий генератор тактовых импульсов, компаратор, цифроаналоговый преобразователь, триггер, демультиплексор и реверсивный счетчик. Недостаток состоит также в невысоком быстродействии АЦП. The disadvantage of this ADC is not high enough performance. The closest is an analog-to-digital converter [2], which contains a clock pulse generator, a comparator, a digital-to-analog converter, a trigger, a demultiplexer, and a reversible counter. The disadvantage is also the low speed of the ADC.

Целью данного изобретения является повышение быстродействия. The aim of this invention is to improve performance.

На фиг. 1 представлена структурная схема устройства, на фиг.2-4 алгоритм, поясняющий принцип работы преобразователя, на фиг.5 - численная диаграмма. In FIG. 1 is a structural diagram of the device, Fig.2-4 algorithm explaining the principle of operation of the Converter, Fig.5 is a numerical diagram.

Устройство состоит из компаратора 1 (на входы которого поданы сигналы - на первый измеряемый Х, на второй - эталонный Y, а на выходах формируются сигналы единичного уровня, соответственно, когда измеряемая величина Х больше эталонной Y, когда X = Y и в случае X < Y), триггера 2, демультиплексора 3, первого реверсивного счетчика 4, постоянного запоминающего устройства 5, шифратора 6 и цифроаналогового преобразователя 7, генератора 8, блока реверса 9, второго реверсивного счетчика 10, дешифратора 11, а также блока сброса на элементе 12 и кнопке 13. The device consists of a comparator 1 (at the inputs of which signals are sent - to the first measured X, to the second - reference Y, and at the outputs unit-level signals are generated, respectively, when the measured value X is greater than the reference Y, when X = Y and in the case X < Y), trigger 2, demultiplexer 3, first reverse counter 4, read-only memory 5, encoder 6 and digital-to-analog converter 7, generator 8, reverse unit 9, second reverse counter 10, decoder 11, as well as a reset unit on element 12 and the button thirteen.

Устройство работает следующим образом. The device operates as follows.

Принцип работы устройства может быть пояснен алгоритмом работы, представленным на фиг.2,3,4. The principle of operation of the device can be explained by the algorithm of operation shown in Fig.2,3,4.

В структурной схеме алгоритма приняты следующим образом обозначения:
Х - входной измеряемый сигнал,
Y - текущее значение сигнала, формируемого преобразователем,
Принцип действия работы основан на последовательном сравнении неизвестной (измеряемой) величине с известными величинами, вырабатываемыми предлагаемым устройством.In the structural diagram of the algorithm, the following notation is used:
X is the input measured signal
Y is the current value of the signal generated by the Converter,
The principle of operation is based on a sequential comparison of an unknown (measured) value with the known values produced by the proposed device.

Рассмотрим функционирование алгоритма (фиг.2,3,4), приняв для определенности, что неизвестное число Х равно 28. Consider the functioning of the algorithm (Fig.2,3,4), assuming for definiteness that the unknown number X is 28.

Сравнив в блоках 2 и 4 неизвестную величину Х со значениями в крайних точках Y = 0, Y = 31, алгоритм передает управление блоку 5, где формируется значение Y = 15. Учитывая выбранный вариант после сравнения в блоках 6 и 7, программа передает управление блоку 9 (так как Х = 28). После прохождения в блоках 21 и 25 на равенство Х = 28 программа передает управление в адрес блока 54, где Y присваивается значение Y = 29. Окончательно после определения, что Х Y, т.е. 28 29 управление передается в адрес блоков 69,77 и после сравнения Х = 28 и Y = 28 программа завершает свою работу выдачей информации блоком 79. Comparing the unknown X value in blocks 2 and 4 with the values at the extreme points Y = 0, Y = 31, the algorithm transfers control to block 5, where the value Y = 15 is generated. Given the selected option, after the comparison in blocks 6 and 7, the program transfers control to the block 9 (since X = 28). After passing in blocks 21 and 25 to the equality X = 28, the program transfers control to the address of block 54, where Y is assigned the value Y = 29. Finally, after determining that X Y, i.e. 28 29 control is transferred to the address of blocks 69.77 and after comparing X = 28 and Y = 28, the program ends its work by issuing information by block 79.

Работа дихотомического цифроаналогового преобразователя может быть проиллюстрирована численной диаграммой, иллюстрирующей причины дихотомического деления, т.е. прогрессивного деления области существования переменной на 2. The operation of the dichotomous digital-to-analog converter can be illustrated by a numerical diagram illustrating the causes of dichotomous division, i.e. progressive division of the domain of existence of the variable by 2.

Пусть имеется числовая область 0 ≅ Х ≅ 31, в которой размещается неизвестное до опыта число Х. Представим процесс определения неизвестного числа Х следующей диаграммой фиг.5, каждая позиция которой является результатом деления образовавшихся подобластей пополам. Let there be a numerical region 0 ≅ X ≅ 31, in which the number X is unknown before the experiment. Let us imagine the process of determining the unknown number X by the following diagram of Fig. 5, each position of which is the result of dividing the formed subregions in half.

Например, пусть неизвестное число равно 28. For example, let an unknown number be 28.

Работа алгоритма будет осуществляться следующим образом. The algorithm will work as follows.

Вначале определяется состояние в Y = 0 и Y = 31. В случае невыполнения X = Y, следующим итогом является область 0 ≅ Х ≅ 32 делится пополам, т.е. происходит равнение неизвестной величины Х = 28 с Y = 15. В данном случае Х > Y, т.е. мы оказываемся в области 16 ≅ Х ≅ 30. Разделив указанную область пополам, т.е. сравнив Х с величиной Y = 23, т.е. 28 23 мы окажемся в подобласти 24 ≅ Х ≅ 30, где после сравнения Х с 27 и 25 оказываемся на искомом рубеже, т.е. X = Y, Y = 28. First, the state at Y = 0 and Y = 31 is determined. If X = Y is not fulfilled, the next result is the region 0 ≅ X ≅ 32 is divided in half, i.e. the unknown value X = 28 equals with Y = 15. In this case, X> Y, i.e. we find ourselves in the region 16 ≅ X ≅ 30. Dividing the indicated region in half, i.e. comparing X with the value Y = 23, i.e. 28 23 we find ourselves in the subregion 24 ≅ X ≅ 30, where after comparing X with 27 and 25 we find ourselves at the desired line, i.e. X = Y, Y = 28.

Рассмотрим, каким образом данный принцип осуществляется в предлагаемом устройстве (фиг.1). Consider how this principle is implemented in the proposed device (figure 1).

Анализируемая входная величина аналогового сигнала Х может принимать различные значения и в начальный момент времени возможны следующие соотношения:
1) X = 0, 2) X > Y, 3) X < Y.The analyzed input value of the analog signal X can take various values and the following relationships are possible at the initial time:
1) X = 0, 2) X> Y, 3) X <Y.

Допустим, что в начальный момент времени Х = 0. Для запуска устройства следует нажать кнопку 13. При этом на входы "R" первого 4 и второго 10 реверсивных счетчиков от элемента 13 поступает сигнал, сбрасывающий счетчик в ноль и на входы А и В постоянного запоминающего устройства 5 подается сигнал, соответствующий двоичному коду "0". С выхода постоянного запоминающего устройства код "0" приходит на шифратор 6, с выхода которого без каких-либо изменений поступает на вход цифроаналогового преобразователя 7. Следовательно на выходе цифроаналогового преобразователя 7 появляется аналоговый сигнал "0", который будучи подданным на вход "Y" компаратора 1приведет к появлению единичного сигнала на выходе X = Y компаратора 1. Эта единица поступит на блокирующий вход "V" первого 4 и второго 10 реверсивных счетчиков и двоичный код на выходах счетчиков будет поддерживаться равным 0. Этот же код присутствует на выходе постоянного запоминающего устройства 5 и шифратора 6, а следовательно и на выходе устройства. Suppose that at the initial moment of time X = 0. To start the device, press button 13. At the same time, a signal is sent to the inputs “R” of the first 4 and second 10 reverse counters from element 13, resetting the counter to zero and to the inputs A and B of the constant storage device 5, a signal corresponding to the binary code "0". From the output of the permanent storage device, the code "0" comes to the encoder 6, the output of which without any changes goes to the input of the digital-to-analog converter 7. Therefore, the output of the digital-to-analog converter 7 displays the analog signal "0", which is submitted to the input "Y" comparator 1 will lead to the appearance of a single signal at the output X = Y of comparator 1. This unit will go to the blocking input "V" of the first 4 and second 10 reverse counters and the binary code at the outputs of the counters will be maintained equal to 0. The same the code is present at the output of the read-only memory 5 and the encoder 6, and hence at the output of the device.

Рассмотрим второй возможный случай (X > Y). Consider the second possible case (X> Y).

При включении устройства кнопкой 13 элемент сброса обнуляет первый 4 и второй 10 реверсивные счетчики. Это приводит, как и в первом случае, к появлению на входе "Y" сигнала нуля. Поскольку Х > 0 на выходе X > Y компаратора 1 появится единичный сигнал, на остальных выходах компаратора 1 будет присутствовать ноль. Этим нулевым сигналом счетчики 4 и 10 приводятся в рабочее состояние и с приходом тактовых импульсов от генератора 8 начинают счет. При этом блок реверса 9 направляет импульсы от генератора 8 на суммирующий вход второго реверсивного счетчика и код на его выходе увеличивается с каждым импульсом на единицу. В то же время на входах J-K триггера 2 собирается комбинация, соответствующая J = 1, K = 0, что приводит к появлению "1" на выходе триггера 2. Эта единица, поданная на адресный вход демультиплексора 3, направляет тактовые импульсы от генератора 8 на суммирующий вход первого 4 реверсивного счетчика. Код на его выходе с каждым тактом увеличивается на единицу. Постоянное запоминающее устройство 5 в соответствии с ранее рассмотренным законом для каждого последующего шага вырабатывает двоичный код, который через шифратор 6 поступает на вход цифроаналогового преобразователя 7. На каждом шаге информация "Y" будет меняться до тех пор, пока равенство X = Y не будет достигнуто. Как только это произойдет, на выход X = Y компаратора 1 появится единичный сигнал, а на остальных - нулевой. На "V" входы первого 4 и второго 10 счетчиков подается сигнал, блокирующий счет. Код на их выходах сохранится и с приходом импульсов генератора меняться не будет. На выходе устройства появится код, соответствующий аналоговому сигналу Х. When you turn on the device with button 13, the reset element resets the first 4 and second 10 reversible counters. This leads, as in the first case, to the appearance of a zero signal at the input "Y". Since X> 0, a single signal appears at the output X> Y of comparator 1, zero will be present at the other outputs of comparator 1. With this zero signal, the counters 4 and 10 are brought into working condition and, with the arrival of clock pulses from the generator 8, they start counting. In this case, the reverse unit 9 sends pulses from the generator 8 to the summing input of the second reverse counter and the code at its output increases with each pulse by one. At the same time, a combination corresponding to J = 1, K = 0 is collected at the inputs JK of trigger 2, which leads to the appearance of “1” at the output of trigger 2. This unit, fed to the address input of demultiplexer 3, directs clock pulses from generator 8 to summing input of the first 4 reverse counter. The code at its output increases by one with each step. Permanent storage device 5 in accordance with the previously considered law for each subsequent step generates a binary code that through the encoder 6 is fed to the input of the digital-to-analog converter 7. At each step, the information "Y" will change until the equality X = Y is reached . As soon as this happens, a single signal will appear at the output X = Y of comparator 1, and zero at the rest. A signal blocking the count is applied to the "V" inputs of the first 4 and second 10 counters. The code at their outputs will be saved and will not change with the arrival of the generator pulses. At the output of the device, a code appears corresponding to the analog signal X.

Если же в момент пуска (кнопка 13 не нажималась) и X = Y на входах J-K триггера 2 образуется комбинация J = 0, K = 1. Это приводит к появлению "0" на выходе триггера 2 с первым тактовым импульсом генератора 8. При этом демультиплексор 3 переключит тактовые импульсы на вычитающий вход первого 4 реверсивного счетчика. Постоянное запоминающее устройство 5 по входу "А" будет получать информацию, соответствующую уменьшению кода и на шифратор 6 будет поступать информация, заставляющая цифроаналоговый преобразователь 7 уменьшать информацию на входе "Y" компаратора 1. В момент достижения равенства X = Y на "V"-входе первого 4 и второго 10 реверсивных счетчиков придет сигнал единичного уровня и счет прекратится. На выходе будем иметь цифровой код, соответствующий ситуации X = Y. If at the moment of start (the button 13 was not pressed) and X = Y at the inputs JK of trigger 2, a combination of J = 0, K = 1 is formed. This leads to the appearance of "0" at the output of trigger 2 with the first clock pulse of generator 8. At the same time demultiplexer 3 will switch the clock pulses to the subtracting input of the first 4 reverse counter. Permanent storage device 5 at the input "A" will receive information corresponding to the reduction of the code and information will be sent to the encoder 6, forcing the digital-to-analog converter 7 to reduce the information at the input "Y" of the comparator 1. At the moment of achieving the equality X = Y by "V" - the input of the first 4 and second 10 reverse counters will receive a signal of a unit level and the count will stop. At the output we will have a digital code corresponding to the situation X = Y.

Дешифратор 11 и блок реверса 9 предусмотрены для того, чтобы избежать переполнения и сброса в "0" второго 10 реверсивного счетчика. Если в процессе счета этот счетчик переполнится, на выходе "n" дешифратора 11 появится единичный сигнал, который поступит на блок реверса 9 и заставит тактовые импульсы генератора 8 уменьшить двоичный код на выходе счетчика. A decoder 11 and a reverse unit 9 are provided in order to avoid overflow and reset to “0” of the second 10 counter counter. If this counter overflows during the counting process, a single signal will appear at the “n” output of the decoder 11, which will go to the reverse unit 9 and cause the clock pulses of the generator 8 to reduce the binary code at the counter output.

Claims

ANALOG-DIGITAL CONVERTER, containing a clock generator, a comparator, the first input of which is an input bus, the second input is connected to the output of the digital-analog converter, the first and second outputs are connected to the J and K inputs of the trigger, the direct output of which is connected to the address input of the demultiplexer, the outputs which is respectively connected to the inputs of the direct and reverse counts of the first reversible counter, characterized in that, in order to improve performance, a second reversible counter is introduced into it, constantly e storage device, encoder, decoder, reverse and reset blocks, the input of the last of which is a zero potential bus, and the output is connected to R - the trigger input and to the reset inputs of the first and second reversible counters, the control inputs of which are combined and connected to the third output of the comparator , the outputs of the first reversible counter are connected to the corresponding first inputs of the read-only memory device, the second inputs of which are combined with the inputs of the decoder and connected to the corresponding outputs of the second p versioned counter, the output of the read-only memory through the encoder are connected to the corresponding inputs of the digital-to-analog converter and are the output bus, the output of the clock is connected to the trigger C-input by the first information inputs of the demultiplexer and the reverse unit, the second inputs of which are connected respectively to the zero and h-th outputs the decoder, and the outputs of the reverse unit are connected respectively to the inputs of the direct and reverse counts of the second reversible counter.