RU2018136626A - Прозрачная синхронизация в системе кросс-коммутации - Google Patents

Прозрачная синхронизация в системе кросс-коммутации Download PDF

Info

Publication number
RU2018136626A
RU2018136626A RU2018136626A RU2018136626A RU2018136626A RU 2018136626 A RU2018136626 A RU 2018136626A RU 2018136626 A RU2018136626 A RU 2018136626A RU 2018136626 A RU2018136626 A RU 2018136626A RU 2018136626 A RU2018136626 A RU 2018136626A
Authority
RU
Russia
Prior art keywords
ports
data
clock
source
output
Prior art date
Application number
RU2018136626A
Other languages
English (en)
Other versions
RU2018136626A3 (ru
RU2743413C2 (ru
Inventor
Джихад БУРА
Джордж БУАББУД
Original Assignee
Айпиджи Фотоникс Корпорэйшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Айпиджи Фотоникс Корпорэйшн filed Critical Айпиджи Фотоникс Корпорэйшн
Publication of RU2018136626A publication Critical patent/RU2018136626A/ru
Publication of RU2018136626A3 publication Critical patent/RU2018136626A3/ru
Application granted granted Critical
Publication of RU2743413C2 publication Critical patent/RU2743413C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691—Synchronisation in a TDM node
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/076—Distributing frame; Cross connect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Optical Communication System (AREA)
  • Optics & Photonics (AREA)

Claims (44)

1. Устройство, содержащее:
множество портов-источников для приема сигналов данных от источников и восстановления тактовых сигналов из сигналов данных;
множество портов-адресатов для передачи сигналов данных к адресатам;
множество мультиплексоров, подключенных между портами-источниками и портами-адресатами, причем мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из выбранного одного из портов-источников к выбранному одному из портов-адресатов; и
систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных портов-источников, и выполненную с возможностью синхронизировать данные из выбранных портов-адресатов без мультиплексирования восстановленных тактовых сигналов.
2. Устройство по п. 1, в котором каждый из портов-источников содержит приемник, выполненный с возможностью приема сигнала данных источника и восстановления данных и восстановленного тактового сигнала из сигнала данных источника, и входной FIFO-модуль, выполненный с возможностью приема данных, синхронизированных с использованием восстановленного тактового сигнала, и при этом каждый из портов-адресатов содержит выходной FIFO-модуль, выполненный с возможностью приема данных от мультиплексоров, и передатчик, выполненный с возможность передачи сигнала данных адресата, включающего в себя данные, считанные из выходного FIFO-модуля и синхронизированные с использованием синтезируемого тактового сигнала.
3. Устройство по п. 2, в котором система прозрачной синхронизации содержит:
локальный осциллятор, частота которого выше частоты восстановленных тактовых сигналов, для введения данных по тактовым импульсам в выходной FIFO-модуль каждого из портов-адресатов;
модуль детекторов миллионных долей (РРМ), выполненный с возможностью определения показателей частоты в миллионных долях восстановленных тактовых сигналов;
логическую схему разрешения пропуска тактового сигнала, выполненная с возможностью регулировки тактового сигнала записи выходного FIFO-модуля каждого из портов-адресатов в ответ на скорость передачи данных соответствующего выбранного восстановленного тактового сигнала; и
генератор тактовых импульсов, выполненный с возможностью генерировать синтезируемые тактовые сигналы для порта-адресата в ответ на определенный показатель частоты в миллионных долях выбранных восстановленных тактовых сигналов.
4. Устройство по п. 3, дополнительно содержащее логическую схему управления, связанную с детектором миллионных долей, мультиплексорами и генератором тактовых импульсов, причем логическая схема управления выполнена с возможностью выбирать порт-адресат при помощи мультиплексора, а также выбирать показатель частоты в миллионных долях, соответствующий выбранному порту-источнику, и подавать показатель частоты в миллионных долях в генератор тактовых импульсов, при этом логическая схема управления является процессором или конечным автоматом-преобразователем.
5. Устройство по п. 4, в котором процессор связывается с генератором тактовых импульсов посредством интеграции контроллера I2C.
6. Устройство по п. 4, в котором логическая схема управления представляет собой конечный автомат-преобразователь.
7. Устройство по п. 1, в котором порты-источники включают в себя 40 портов-источников, и каждый из портов-источников выполнен с возможность приема данных со скоростью передачи данных 10G.
8. Устройство, содержащее:
множество портов-источников для приема сигналов данных и восстановления тактовых сигналов, причем каждый из портов-источников выполнен с возможностью введения восстановленных данных по тактовым импульсам во входной FIFO-модуль;
по меньшей мере один порт-адресат для передачи сигналов данных, причем по меньшей мере одни порт-адресат выполнен с возможностью вывода данных по тактовым импульсам из выходного FIFO-модуля;
по меньшей мере один мультиплексор, подключенный между портами-источниками и по меньшей мере одним портом-адресатом, причем по меньшей мере один мультиплексор выполнен с возможностью мультиплексирования множества трактов данных из множества портов-источников в один тракт данных к по меньшей мере одному порту-адресату и выбора одного из портов-источников для соединения с портом-адресатом;
локальный осциллятор, частота которого выше частоты восстановленных тактовых сигналов, для введения данных по тактовым импульсам в выходной FIFO-модуль;
модуль детекторов миллионных долей (РРМ), выполненный с возможностью определения показателя частоты в миллионных долях выбранных восстановленных тактовых сигналов;
логическую схему разрешения пропуска тактового сигнала, выполненную с возможностью регулировки тактового сигнала записи выходного FIFO-модуля в ответ на скорость передачи данных соответствующего выбранного восстановленного тактового сигнала;
генератор тактовых импульсов, выполненный с возможностью генерировать синтезируемый тактовый сигнал для по меньшей мере одного порта-адресата в ответ на определенный показатель частоты в миллионных долях выбранного восстановленного тактового сигнала; и
логическую схему управления, реализованную в качестве процессора или конечного автомата-преобразователя, причем логическая схема управления связана с модулем детекторов миллионных долей, мультиплексором и генератором тактовых импульсов, и логическая схема управления выполнена с возможностью контроля выбора портов-источников при помощи мультиплексора, а также получения показателей частоты в миллионных долях и пропускания показателя частоты в миллионных долях соответствующего выбранного восстановленного тактового сигнала в генератор тактовых импульсов.
9. Устройство по п. 8, в котором порты-источники включают в себя 40 портов-источников, и каждый из портов-источников выполнен с возможность принимать сигнал данных 10G.
10. Устройство по п. 8, в котором процессор связывается с генератором тактовых импульсов посредством интеграции контроллера I2C.
11. Устройство по п. 8, в котором устройство реализовано в качестве программируемой пользователем вентильной матрицы (FPGA) или кремневой интегральной схемы (SIC).
12. Система, содержащая:
по меньшей мере одно устройство кросс-коммутации ODUk, содержащее:
множество экспресс портов OTU, содержащих пары из входных портов и выходных портов;
множество портов OTU для вставки-вывода, содержащих пары из входных портов и выходных портов;
множество мультиплексоров между входными портами и выходными портами, при этом мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из любого из входных портов к любому из выходных портов; и
систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных входных портов, и выполненную с возможностью синхронизировать данные из выбранных выходных портов без мультиплексирования восстановленных тактовых сигналов;
по меньшей мере первый мукспондер, связанный по меньшей мере с первой группой экспресс портов; и
по меньшей мере один транспондер, связанный по меньшей мере с одним из портов для вставки-ввода.
13. Система по п. 12, в которой устройство кросс-коммутации ODUk представляет собой устройство кросс-коммутации ODUk 400G, предоставляющее возможность подключения 20 OTU2 × 20 OTU2.
14. Система по п. 12, дополнительно содержащая второй мукспондер, связанный со второй группой экспресс портов.
15. Система, содержащая:
оптическую сервисную транспортную платформу (OSTP), выполненную с возможностью соединения с перенастраиваемым оптическим мультиплексором с функцией вставки-вывода (ROADM) и выполненную с возможностью соединения с маршрутизатором; и
оптическое устройство кросс-коммутации, содержащее:
множество входных портов и множество выходных портов;
множество мультиплексоров между входными портами и выходными портами клиентских интерфейсов, при этом мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из любого из входных портов к любому из выходных портов; и
систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных входных портов, и выполненную с возможностью синхронизировать данные из выбранных выходных портов без мультиплексирования восстановленных тактовых сигналов.
16. Система по п. 15, в которой оптическое устройство кросс-коммутации представляет собой устройство кросс-коммутации 400G, предоставляющее возможность подключения 20 OTU2 × 20 OTU2.
RU2018136626A 2016-04-01 2017-03-31 Прозрачная синхронизация в системе кросс-коммутации RU2743413C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662317194P 2016-04-01 2016-04-01
US62/317,194 2016-04-01
PCT/US2017/025387 WO2017173277A1 (en) 2016-04-01 2017-03-31 Transparent clocking in a cross connect system

Publications (3)

Publication Number Publication Date
RU2018136626A true RU2018136626A (ru) 2020-05-12
RU2018136626A3 RU2018136626A3 (ru) 2020-07-29
RU2743413C2 RU2743413C2 (ru) 2021-02-18

Family

ID=59959911

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018136626A RU2743413C2 (ru) 2016-04-01 2017-03-31 Прозрачная синхронизация в системе кросс-коммутации

Country Status (8)

Country Link
US (2) US10298348B2 (ru)
EP (1) EP3436887A4 (ru)
CN (1) CN109074120B (ru)
BR (1) BR112018070176A2 (ru)
CA (1) CA3019585A1 (ru)
RU (1) RU2743413C2 (ru)
SA (1) SA518400156B1 (ru)
WO (1) WO2017173277A1 (ru)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10298348B2 (en) * 2016-04-01 2019-05-21 Ipg Photonics Corporation Transparent clocking in a cross connect system

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208672B1 (en) 1996-02-16 2001-03-27 British Telecommunications Public Limited Company Optical pulse source
US5844908A (en) 1996-11-14 1998-12-01 Alcatel Network Systems, Inc. Digital delay system and method for digital cross connect telecommunication systems
JP2002505533A (ja) * 1997-09-19 2002-02-19 フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド 一定位相クロスバ交換機
US6728908B1 (en) 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
US6870831B2 (en) 2000-05-04 2005-03-22 Pmc-Sierra, Inc. Flexible, self-aligning time and space switch fabrics
US6781984B1 (en) * 2000-08-30 2004-08-24 Ciena Corporation Techniques and architectures for implementing a data skew equalizer for data alignment in a distributed system
US6965737B1 (en) * 2001-06-21 2005-11-15 Lighthouse Capital Partners Iv, Lp System and method for transporting data
US8274892B2 (en) * 2001-10-09 2012-09-25 Infinera Corporation Universal digital framer architecture for transport of client signals of any client payload and format type
US7243253B1 (en) * 2002-06-21 2007-07-10 Redback Networks Inc. Repeating switching of a cross-connect and a timing source in a network element through the use of a phase adjuster
US7352835B1 (en) * 2003-09-22 2008-04-01 Altera Corporation Clock data recovery circuitry with dynamic support for changing data rates and a dynamically adjustable PPM detector
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
US7102446B1 (en) * 2005-02-11 2006-09-05 Silicon Image, Inc. Phase lock loop with coarse control loop having frequency lock detector and device including same
JP2007096822A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd 信号多重化装置およびそのスタッフ制御方法
US8699886B2 (en) * 2005-11-23 2014-04-15 Ciena Corporation Externally synchronized optical transport network systems and associated methods
US7571267B1 (en) * 2006-03-27 2009-08-04 Integrated Device Technology, Inc. Core clock alignment circuits that utilize clock phase learning operations to achieve accurate clocking of data derived from serial data streams having different relative skews
CN101232340B (zh) * 2007-01-23 2012-10-03 华为技术有限公司 通信系统、方法、发送装置以及接收装置
CN101291179B (zh) * 2007-04-17 2011-03-23 华为技术有限公司 一种光传送网中客户信号传送方法及相关设备
US7602814B2 (en) * 2007-04-30 2009-10-13 Ciena Corporation Systems and methods for mapping and multiplexing wider clock tolerance signals in optical transport network transponders and multiplexers
CN101389146B (zh) 2007-09-13 2011-01-05 华为技术有限公司 光传送网同步交叉调度的方法和装置
US7873073B2 (en) * 2008-02-26 2011-01-18 Ciena Corporation Method and system for synchronous high speed Ethernet GFP mapping over an optical transport network
US7760562B2 (en) * 2008-03-13 2010-07-20 Qualcomm Incorporated Address multiplexing in pseudo-dual port memory
US8081639B2 (en) * 2009-01-27 2011-12-20 Tellabs Operations, Inc. Method and apparatus for supporting client data transport with timing transparency
US8619931B1 (en) * 2009-11-19 2013-12-31 Altera Corporation Multi-purpose phase-locked loop for low cost transceiver
US8542708B1 (en) * 2009-11-30 2013-09-24 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
US9019997B1 (en) * 2009-11-30 2015-04-28 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
JP5423513B2 (ja) * 2010-03-19 2014-02-19 富士通株式会社 伝送装置及び信号伝送方法
CN101826920B (zh) * 2010-04-13 2014-01-01 中兴通讯股份有限公司 用于otn设备的交叉容量处理方法和otn设备
CN102255809A (zh) * 2010-05-18 2011-11-23 韩国电子通信研究院 用于在光传输网络中传送分组的方法和设备
US8397096B2 (en) * 2010-05-21 2013-03-12 Altera Corporation Heterogeneous physical media attachment circuitry for integrated circuit devices
JP5834425B2 (ja) * 2011-02-28 2015-12-24 富士通株式会社 クロスコネクトシステム及びクロスコネクト方法
US8666013B1 (en) * 2011-03-22 2014-03-04 Altera Corporation Techniques for clock data recovery
US8412040B2 (en) * 2011-04-04 2013-04-02 Infinera Corporation Method and apparatus for mapping traffic using virtual concatenation
US8494363B2 (en) * 2011-04-21 2013-07-23 Cortina Systems, Inc. Signal format conversion apparatus and methods
US20130004169A1 (en) * 2011-06-30 2013-01-03 Exar Corporation EFFICIENT METHOD TO EXTRACT A LOWER ORDER (LO) OPTICAL CHANNEL DATA UNIT (ODU)j SIGNAL FROM HIGHER ORDER (HO) OPTICAL CHANNEL TRANSPORT UNIT (OTU)k SIGNAL
US8934479B2 (en) * 2011-10-28 2015-01-13 Infinera Corporation Super optical channel transport unit signal supported by multiple wavelengths
US9143142B2 (en) * 2012-01-19 2015-09-22 Ciena Corporation Transparent timing of a stratum synchronized ethernet signal using standard optical transport network rates
US10257596B2 (en) 2012-02-13 2019-04-09 Ciena Corporation Systems and methods for managing excess optical capacity and margin in optical networks
US8810299B2 (en) * 2012-10-09 2014-08-19 Altera Corporation Signal flow control through clock signal rate adjustments
US9337934B1 (en) * 2012-11-29 2016-05-10 Clariphy Communications, Inc. Coherent transceiver architecture
US9246667B2 (en) * 2013-03-12 2016-01-26 Microchip Technology Incorporated Method and apparatus for clock recovery
US9621291B2 (en) * 2013-06-18 2017-04-11 Mitsubishi Electric Corporation Optical communication cross-connection devices and signal processing method thereof
US8958514B2 (en) 2013-07-12 2015-02-17 IPLight Ltd. Clock recovery in communication of hierarchically encapsulated signals
US9473261B1 (en) * 2013-08-29 2016-10-18 Microsemi Storage Solutions (U.S.), Inc. System and method to achieve datapath latency symmetry through an OTN wrapper
US9362926B2 (en) * 2014-02-19 2016-06-07 Arbiter Systems, Incorporated High-reliability holdover method and topologies
US10298348B2 (en) * 2016-04-01 2019-05-21 Ipg Photonics Corporation Transparent clocking in a cross connect system

Also Published As

Publication number Publication date
US10298348B2 (en) 2019-05-21
SA518400156B1 (ar) 2023-12-05
EP3436887A4 (en) 2019-12-04
BR112018070176A2 (pt) 2019-01-29
RU2018136626A3 (ru) 2020-07-29
RU2743413C2 (ru) 2021-02-18
US10693579B2 (en) 2020-06-23
CN109074120B (zh) 2022-11-18
US20200076525A1 (en) 2020-03-05
CN109074120A (zh) 2018-12-21
CA3019585A1 (en) 2017-10-05
US20170288849A1 (en) 2017-10-05
EP3436887A1 (en) 2019-02-06
WO2017173277A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
US20180076932A1 (en) Transmission device and transmission method
JP2010074565A (ja) 光分岐挿入多重化装置
RU2018136626A (ru) Прозрачная синхронизация в системе кросс-коммутации
JP2012075115A (ja) 光通信網用のノード
US10243722B2 (en) Optical interconnecting network architecture
JPWO2017169876A1 (ja) 管理装置、特定方法とそのプログラム
US9331959B2 (en) Transmission apparatus and transmission method
CA2715359C (en) Dual asyncronous mapping of client signals of arbitrary rate
US9485083B2 (en) Method and apparatus for time synchronization between nodes
KR100603616B1 (ko) 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치
JP5312553B2 (ja) 光分岐挿入多重化装置
NO831075L (no) Synkroniseringsinnretning for en digital-demultipleks-innretning
JP5992478B2 (ja) 光伝送システム集積回路
RU2654169C1 (ru) Адаптивное к экстренным ситуациям устройство передачи телеметрической информации
JP5663620B2 (ja) ネットワーク試験装置及びネットワーク試験方法
US9735906B2 (en) Demultiplexing device and multiplexing device
JP5917629B2 (ja) 光伝送システム集積回路および光伝送システム
JP2008182540A (ja) 光伝送システム集積回路
JP2006295264A (ja) 信号多重・分離装置及びそれに用いる信号多重・分離方法
UA119012C2 (uk) Автоматичний синхронізатор цифрового сигналу
SU445172A1 (ru) Устроство приема и передачи данных
CN103518336B (zh) 光突发网络中处理信号的方法和节点
KR100498354B1 (ko) 통합칩을 이용한 광 인터페이스 장치
KR20180018127A (ko) 파장 가변 레이저 및 싸이클릭 배열 도파로 라우터를 활용하여 시스템의 용량을 확장시킨 광 네트워크 시스템
US20130094805A1 (en) Line switching device