RU2743413C2 - Прозрачная синхронизация в системе кросс-коммутации - Google Patents

Прозрачная синхронизация в системе кросс-коммутации Download PDF

Info

Publication number
RU2743413C2
RU2743413C2 RU2018136626A RU2018136626A RU2743413C2 RU 2743413 C2 RU2743413 C2 RU 2743413C2 RU 2018136626 A RU2018136626 A RU 2018136626A RU 2018136626 A RU2018136626 A RU 2018136626A RU 2743413 C2 RU2743413 C2 RU 2743413C2
Authority
RU
Russia
Prior art keywords
ports
clock
data
output
cross
Prior art date
Application number
RU2018136626A
Other languages
English (en)
Other versions
RU2018136626A3 (ru
RU2018136626A (ru
Inventor
Джихад БУРА
Джордж БУАББУД
Original Assignee
Айпиджи Фотоникс Корпорэйшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Айпиджи Фотоникс Корпорэйшн filed Critical Айпиджи Фотоникс Корпорэйшн
Publication of RU2018136626A publication Critical patent/RU2018136626A/ru
Publication of RU2018136626A3 publication Critical patent/RU2018136626A3/ru
Application granted granted Critical
Publication of RU2743413C2 publication Critical patent/RU2743413C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691—Synchronisation in a TDM node
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/076—Distributing frame; Cross connect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Optical Communication System (AREA)
  • Optics & Photonics (AREA)

Abstract

Настоящее изобретение относится к системам кросс-коммутации и, более конкретно, к прозрачной синхронизации в системе кросс-коммутации. Технический результат - возможность генерировать синтезируемый тактовый сигнал с регулировками в соответствии с показателем частоты в миллионных долях, обнаруженным для соответствующего восстановленного тактового сигнала, предоставляемого выбранным входным портом. Устройство или система кросс-коммутации с прозрачной синхронизацией в соответствии с вариантами осуществления, описанными в настоящем документе, соединяет выбранный порт-источник или входной порт с выбранным портом-адресатом или выходным портом и синхронизирует данные из выбранного выходного порта с использованием синтезируемого тактового сигнала, который настраивается для соответствия восстановленному тактовому сигналу из выбранного входного порта. Система кросс-коммутации с прозрачной синхронизацией может представлять собой систему кросс-коммутации 400G с разрешением 10G, может быть использована в практических применениях на основе технологии OTN, например, для предоставления агрегатора и/или мультиплексора с функцией вставки-вывода (ADM) или для предоставления улучшенного перенастраиваемого оптического мультиплексора с функцией вставки-вывода (ROADM) с более высокой скоростью передачи данных. 4 н. и 12 з.п. ф-лы, 5 ил.

Description

[0001] Согласно настоящей заявке испрашивается приоритет в соответствии с предварительной заявкой на выдачу патента США №62/317,194, поданной 1 апреля 2016 года, которая полностью включена в настоящий документ посредством ссылки.
Область техники, к которой относится настоящее изобретение [0002] Настоящее изобретение относится к системам кросс-коммутации и, более конкретно, к прозрачной синхронизации в системе кросс-коммутации.
Предшествующий уровень техники настоящего изобретения [0003] Система кросс-коммутации может быть использована для соединения любого из множества портов-источников или входных портов с любым из множества портов-адресатов или выходных портов. Таким образом, данные, полученные от устройства-источника, соединенного с выбранным портом-источником/входным портом, могут быть связаны с выбранным портом-адресатом/выходным портом для передачи в устройство-адресат. Оптические кросс-коммутаторы могут быть использованы для динамической перенастройки оптоволоконных сетей, например, для управления трафиком в этих сетях. Оптические кросс-коммутаторы на основе электрического переключения преобразовывают оптические сигналы данных в электрические сигналы данных, осуществляют электрическое переключение сигналов данных между портами, а затем преобразовывают электрические сигналы данных обратно в оптические сигналы данных.
[0004] При приеме электрических сигналов данных тактовые сигналы восстанавливают из сигналов данных, и восстановленные тактовые сигналы используют для синхронизации восстановленных данных во входные порты и синхронизации данных из выходных портов. В целях использования одной и той же тактовой частоты для синхронизации данных из выходных портов, например, чтобы согласовать входную и выходную тактовые частоты, восстановленные тактовые сигналы могут быть мультиплексированы с данными, связываемыми с выбранными выходными портами. Таким образом, каждый выходной порт сконфигурирован для синхронизации всеми входными портами, и каждый входной тактовый сигнал должен быть компенсирован для каждого выходного порта. При кросс-коммутации большого количества входных и выходных портов сжатие множества различных диапазонов изменения тактовой частоты является проблематичным, в частности, в реализации на основе программируемой пользователем вентильной матрицы (FPGA) с ограниченными ресурсами синхронизации. Система кросс-коммутации 400G с разрешением 10G, например, предусматривает сжатие 40 различных диапазонов изменения тактовой частоты.
Краткое описание Фигур
[0005] Эти и другие признаки и преимущества будут лучше понятны путем прочтения следующего подробного раскрытия, выполненного со ссылками на фигуры, где:
[0006] на фиг. 1 представлена принципиальная схема системы кросс-коммутации, содержащей систему прозрачной синхронизации, в соответствии с одним вариантом осуществления настоящего изобретения;
[0007] на фиг. 2 представлена принципиальная схема системы кросс-коммутации 400G с разрешением 10G, содержащей прозрачную синхронизацию, в соответствии с одним вариантом осуществления настоящего изобретения;
[0008] на фиг. 3 представлено одно применение системы кросс-коммутации в соответствии с вариантами осуществления настоящего изобретения в качестве агрегатора и мультиплексора с функцией вставки-вывода (ADM);
[0009] на фиг. 4 представлено увеличенное изображение кросс-коммутатора ODUk, показанного на фиг. 3;
[0010] на фиг. 5 представлено другое применение системы кросс-коммутации в соответствии с вариантами осуществления настоящего изобретения в оптической сервисной транспортной платформе (OSTP) для улучшенной системы перенастраиваемого оптического мультиплексора с функцией вставки-вывода (ROADM).
Подробное раскрытие настоящего изобретения
[ООН] Устройство или система кросс-коммутации с прозрачной синхронизацией в соответствии с вариантами осуществления, описанными в настоящем документе, соединяет выбранный порт-источник или входной порт с выбранным портом-адресатом или выходным портом и синхронизирует данные из выбранного выходного порта с использованием синтезируемого тактового сигнала, который настраивается для соответствия восстановленному тактовому сигналу из выбранного входного порта. Система прозрачной синхронизации может генерировать синтезируемый тактовый сигнал с регулировками в соответствии с показателем частоты в миллионных долях, обнаруженным для соответствующего восстановленного тактового сигнала, предоставляемого выбранным входным портом. Система кросс-коммутации с прозрачной синхронизацией может представлять собой систему кросс-коммутации 400G с разрешением 10G. Система кросс-коммутации с прозрачной синхронизацией может быть использована в практических применениях на основе технологии OTN (Оптическая Транспортная Сеть), например, для предоставления агрегатора и/или мультиплексора с функцией вставки-вывода (ADM) или для предоставления перенастраиваемого оптического мультиплексора с функцией вставки-вывода (ROADM) с более высокой скоростью передачи данных (например, 10G-100G).
[0012] Рассмотрим фиг. 1, система 100 кросс-коммутации в соответствии с вариантами осуществления настоящего изобретения обычно содержит множество портов-источников или входных портов 110-1-110-N, соединенных с множеством портов-адресатов или выходных портов 120-1-120-N при помощи множества мультиплексоров 130-1-130-N. Следовательно, любой из входных портов 110-1-110-N может быть соединен с любым из выходных портов 120-1-110-N. Таким образом, число потенциальных сочетаний вход/выход позволяет получить большое число потенциальных распределений. Например, согласно одному неограничивающему иллюстративному варианту осуществления система с 40 портами может обеспечить порядка 1600 потенциальных распределений вход/выход (40×40=1600). Другие конфигурации портов, например 10×10, 20×20, 60×60, также находятся в пределах объема настоящего изобретения.
[0013] Каждый из портов-источников/входных портов 110-1-110-N может содержать электронную схему для приема сигналов данных и восстановления сигналов данных и тактовых сигналов (REC_CLK). Каждый из портов-адресатов/выходных портов 120-1-120-N может содержать электронную схему для передачи сигналов данных, которые были синхронизированы с использованием синтезируемого тактового сигнала (TXREF), настроенного в соответствии с восстановленным тактовым сигналом (REC_CLK) из выбранного одного из присоединяемых входных портов 110-1-110-N. Система 100 кросс-коммутации содержит систему 140 прозрачной синхронизации для генерирования синтезируемых тактовых сигналов (TXREF) в ответ на восстановленные тактовые сигналы (REC_CLK), что более подробно будет описано ниже. В контексте настоящего документа под прозрачной синхронизацией подразумевают подход, при котором ТХ-выходной тактовый сигнал (TXREF) для выходного порта функционирует без прямой синхронизации со связанным входным тактовым сигналом (REC_CLK) распределяемого входного порта. Вместо этого ТХ-выходной тактовый сигнал (TXREF) может быть искусственно сгенерирован на основе измеренной разницы тактовых частот (например, в миллионных долях (РРМ)) между восстановленным тактовым сигналом, связанным с входными портом, и ТХ-опорным тактовым сигналом, при этом ТХ-опорный тактовый сигнал характеризуется большей частотой, чем связанный входной тактовый сигнал. Таким образом, данные, связываемые с выбранным выходным портом из выбранного входного порта, могут быть синхронизированы прозрачно при помощи системы кросс-коммутации с использованием согласованной и высокоточной тактовой частоты без необходимости мультиплексирования восстановленных тактовых сигналов, например, без необходимости поддерживать отдельный тактовый сигнал или иным образом распределять выделенные ресурсы синхронизации для каждого сочетания входной/выходной порт. Следовательно, такая система способна обрабатывать множество диапазонов изменения тактовой частоты, например, до 40 входных/выходных портов или более, с использованием ограниченных ресурсов синхронизации, например, в реализации на основе FPGA, кремниевой интегральной схемы (SIC) или другого чипа с ограниченными ресурсами синхронизации. Соответственно, N-e количество входных портов может быть кросс-коммутировано с N-м количеством выходных портов в режиме 1:1, при этом обновления распределений между входным и выходными портами являются динамическими, например, на основе пользовательского ввода, удаленной команды, переключателей DIP и других подходящих подходов программирования. В результате этого порты могут быть изначально перекрестно соединены в требуемой конфигурации, например, во время заводской настройки или на месте установки, и необязательно перенастроены во время функционирования в целях балансировки нагрузки, перемаршрутизации трафика (например, в случае сбоя), изменения сетевой топологии, переключения блоков и т.п.
[0014] Рассмотрим фиг. 2, на которой показан и более подробно описан один вариант осуществления системы 200 кросс-коммутации с прозрачной синхронизацией. Как показано, система 200 кросс-коммутации содержит множество портов-источников / входных портов 210-1-210-N, связанных с портом-адресатом 220 при помощи мультиплексора 230. Хотя показан один мультиплексор 230 и один порт-адресат 220, система 200 кросс-коммутации может содержать множество мультиплексоров 230, соединенных с множеством соответствующих портов-адресатов 220, в зависимости от требуемой конфигурации. Кроме того, может быть использована другая логическая схема переключения, и конкретный показанный вариант осуществления не должен рассматриваться в качестве ограничивающего. Система 200 кросс-коммутации может быть реализована, частично или полностью, в пределах одного блока 250. К одному блоку 250 может относиться, например, FPGA, SIC или другой подходящий чип. В некоторых случаях эталонный LO (локальный осциллятор) 241 и ТХ-генератор 246 тактовых импульсов могут быть реализованы в различных чипах / электронных схемах.
[0015] Каждый мультиплексор 230 осуществляет мультиплексирование множества трактов 216-1-216-N данных из множества соответствующих портов-источников/входных портов 210-1-210-N в один тракт 226 данных к соответствующему порту-адресату / выходному порту 220. Это обеспечивает статическое соединение, которое устанавливает связь между входным портом и выходным портом в системе 200 кросс-коммутации. Каждый из трактов 216-1-216-N данных может содержать многоразрядную шину для соединения с множеством соответствующих адресатов.
[0016] Согласно проиллюстрированному варианту осуществления, демонстрирующему систему 200 кросс-коммутации 400G с разрешением 10G, каждый из 40 портов-источников/входных портов 210-1-210-N принимает сигналы данных со скоростью передачи данных 10G. Таким образом, каждый порт-адресат/выходной порт 220 может получать свои входные данные из 40 портов-источников / входных портов 210-1-210-N. В этом примере порты-источники / входные порты 210-1-210-N соединены соответственно с 40 трактами 216-1-216-N данных с многоразрядными шинами. Порты-источники/входные порты 210-1-210-N могут быть реализованы в клиентских интерфейсах, получающих сигналы данных OTU2, как определено стандартом OTN (Оптическая Транспортная Сеть) (также известным в качестве рекомендаций G.709 Сектора стандартизации электросвязи Международного союза электросвязи), при этом другие варианты осуществления также находятся в пределах объема настоящего изобретения.
[0017] Каждый из портов-источников / входных портов 210-1-210-N содержит приемник 212-1-212-N, связанный с входным FIFO-модулем 214-1-214-N (FIFO - алгоритм «первый поступил-первым обслужен»). Приемники 212-1-212-N получают сигналы данных (например, ClientO RX-Client39 RX) и восстанавливают данные и тактовый сигнал из соответствующих полученных сигналов данных. Восстановленные данные вводят по тактовым импульсам во входной FIFO-модуль 214-1-214-N каждого соответствующего порта-источника / входного порта с использованием восстановленного тактового сигнала. Тракты 216-1-216-N данных из входных FIFO-модулей 214-1-214-N могут быть мультиплексированы в один тракт 226 данных к порту-адресату/выходному порту 220 с использованием выбираемого пользователем выходного регистра. Выбираемый регистр может включать в себя двухмерную структуру данных, которая представляет все возможные сочетания входа/выхода. Для каждого выходного порта, например, может существовать 6-битный вектор, который представляет идентификатор (ID) входного порта, который его подает, при этом могут быть использованы другие схемы адрес/регистр. Согласно представленному в качестве примера варианту осуществления может иметься 40 выбираемых выходных регистров. Каждый порт-адресат/выходной порт 220 содержит передатчик 222, связанный с выходным FIFO-модулем 224. Мультиплексированные данные вводят по тактовым импульсам в выходной FIFO-модуль 224 из тракта 226 мультиплексированных данных, после чего их выводят по тактовым импульсам из выходного FIFO-модуля 224 для передачи при помощи передатчика 222, что более подробно будет пояснено ниже. Приемники и передатчики могут быть частью гигабитного приемопередающего блока (GXB).
[0018] Для обеспечения прозрачной синхронизации этот вариант осуществления системы 200 кросс-коммутации дополнительно содержит локальный осциллятор (LO) 241 или эталонный LO 241, модуль 242 детекторов миллионных долей (РРМ), логическую схему 244 разрешения пропуска тактового сигнала, ТХ-генератор 246 тактовых импульсов и логическую схему 248 управления, такую как процессор или специализированный конечный автомат-преобразователь (FSM). ТХ-генератор 246 тактовых импульсов может быть реализован в качестве петли фазовой синхронизации (PLL) или любой другой электронной схемы/чипа, способной/способного выполнять тонкую настройку миллионных долей для согласования входных-выходных тактовых частот. Несмотря на то, что показан один ТХ-генератор 246 тактовых импульсов, настоящее изобретение не обязательно ограничивается в этом отношении. Например, каждый ТХ-генератор 246 тактовых импульсов может обслуживать один или более выходных портов, и, следовательно, система 200 кросс-коммутации может содержать N-e количество ТХ-генераторов тактовых импульсов. Эталонный LO 241 выдает локальный тактовый сигнал, частота которого выше частоты любого из восстановленных тактовых сигналов, для каждого из входных FIFO-модулей 214-1-214-N, для каждого выходного FIFO-модуля 224, для каждого модуля 242 детекторов миллионных долей и для ТХ-генератора 246 тактовых импульсов. Одиночный эталонный LO, например, эталонный LO 241, может быть использован для обслуживания N-гo количества входных-выходных портов, хотя согласно некоторым реализациям два или более эталонных LO могут быть использованы в зависимости от требуемой конфигурации. Это преимущественно устраняет необходимость наличия отдельного тактового сигнала, поддерживаемого для каждого потенциального распределения входной-выходной порт.
[0019] Данные могут быть выведены по тактовым импульсам из FIFO-модулей 214-1-214-N в распределенную исходящую очередь, например, выходной FIFO-модуль 224, на основе тактовой частоты эталонного LO 241. Модуль 242 детекторов миллионных долей может содержать детектор миллионных долей для каждого из портов-источников/входных портов 210-1-210-N, чтобы определять показатель частоты в миллионных долях восстановленного тактового сигнала для каждого из портов-источников / входных портов 210-1-210-N относительно эталонного LO 241. Логическая схема 244 разрешения пропуска тактового сигнала осуществляет мониторинг уровней заполнения буфера FIFO выходного FIFO-модуля 224 и регулирует тактовый сигнал записи выходного FIFO-модуля 224 таким образом, чтобы пропускать тактовый цикл, когда это необходимо для соответствия скорости передачи данных для выбранного порта-источника / входного порта. В качестве примера возьмем восстановленный тактовый сигнал равным 40 Гбит/с, при этом эталонный LO 241 функционирует с более высокой скоростью, такой как 10× восстановленного тактового сигнала. В этом примере 1/10-я всех тактовых циклов может быть «пропущена» для того, чтобы обеспечить вывод данных передатчиком, например, 222, со скоростью согласования 40 Гбит/с.В некоторых случаях логическая схема 244 разрешения пропуска тактового сигнала выдает сигнал, например, сигнал пропуска, чтобы вызвать пропуск/игнорирование одного или более тактов синхронизации.
[0020] Для того чтобы достигнуть этой согласованной скорости между входом и распределенным выходом, ТХ-генератор 246 тактовых импульсов генерирует синтезируемый тактовый сигнал (TXREF) для синхронизации данных со стороны считывания выходного FIFO-модуля 224. Логическая 248 схема управления контролирует выбор портов-источников и портов-адресатов, получает значения показателя частоты в миллионных долях из модуля 242 детекторов миллионных долей и связывается с ТХ-генератором 246 тактовых импульсов, например, при помощи интеграции контроллера I2С. Таким образом, логическая 248 схема управления может выбрать один из портов-источников 210-1-210-N через мультиплексор 230 для установления соединения с портом-адресатом 220, например, на основе заданного пользователем распределения, а затем может передавать определенный показатель частоты в миллионных долях для выбранного порта-источника в ТХ-генератор 246 тактовых импульсов. Как рассмотрено выше, показатель частоты в миллионных долях относится к разнице между эталонным LO 241 и восстановленным тактовым сигналом. Затем ТХ-генератор 246 тактовых импульсов может отрегулировать или иным образом выполнить тонкую настройку синтезируемого тактового сигнала (TXREF) на основании отличия в миллионных долях от сигнала локального осциллятора, используемого для введения данных по тактовым импульсам в выходной FIFO-модуль 224. Таким образом, синтезируемый тактовый сигнал (TXREF) соответствует восстановленной тактовой частоте для выбранного входного порта, присоединяемого к выходному порту, и каждый из входных портов может иметь свой собственный синтезируемый тактовый сигнал, созданный ТХ-генератором 246 тактовых импульсов и используемый в качестве синхросигнала передачи в связанном выходном порту. Следовательно, синхронизация по всей системе 200 кросс-коммутации может быть прозрачной, так что удовлетворяется следующее уравнение: восстановленный тактовый сигнал = сигналу локального осциллятора с пропуском = TXREF.
[0021] На фиг. 3-5 представлены практические применения на основе технологии OTN для вариантов осуществления устройства или системы кросс-коммутации с прозрачной синхронизацией. Согласно этим вариантам осуществления устройство или система кросс-коммутации представляет собой оптический кросс-коммутатор на основе электрического переключения (ОХС).
[0022] Рассмотрим фиг. 3 и 4, устройство или система кросс-коммутации с прозрачной синхронизацией в соответствии с описанными в настоящем документе вариантами осуществления может быть использована в качестве агрегатора и/или ADM. Согласно проиллюстрированному варианту осуществления система 302 содержит по меньшей мере одно устройство 300 кросс-коммутации ODUk, включающее в себя множество экспресс портов 310а, включающих в себя пары входных портов и выходных портов, и множество портов 310b для вставки-вывода, включающих в себя пары входных портов и выходных портов. Один или несколько мукспондеров (МХР) 350 соединены с одной или несколькими группами экспресс портов 310а. Один или несколько транспондеров, таких как транспондеры 360 и многорежимный транспондер 370, соединены с одним или несколькими портами 310b для вставки-вывода. Согласно иллюстрированному варианту осуществления устройство 300 кросс-коммутации ODUk представляет собой кросс-коммутатор 400G, предоставляющий возможность подключения 20 OTU2 × 20 OTU2; однако другие варианты осуществления также находятся в пределах объема настоящего изобретения.
[0023] Рассмотрим фиг. 5, система кросс-коммутации с прозрачной синхронизацией в соответствии с описанными в настоящем документе вариантами осуществления может быть использована для предоставления улучшенной системы ROADM с более высокой скоростью передачи данных (например, от 10G до 100G). Согласно иллюстрированному варианту осуществления оптоволоконная сеть 401 содержит ROADM 460, связанные с маршрутизаторами 470. Для того чтобы добиться улучшения до 100G, оптическую сервисную транспортную платформу (OSTP) 402 с оптическим кросс-коммутатором 400 подключают между ROADM 460 и маршрутизатором 470.
[0024] Соответственно, устройство или система кросс-коммутации с прозрачной синхронизацией способна обрабатывать множество диапазонов изменения тактовой частоты без мультиплексирования восстановленных тактовых сигналов и с ограниченными ресурсами синхронизации (например, в реализациях на основе FPGA). Это преимущественно минимизирует общее число компонентов для осуществления гибкой кросс-коммутации портов, что снижает потенциальную возможность отказа компонентов и уменьшает общую физически занимаемую площадь электронной схемы кросс-коммутатора, чтобы обеспечить варианты реализации с высокой плотностью. Оптический кросс-коммутатор на основе электрического переключения (ОХС) может быть использован, например, в высокоскоростных практических применениях на основе технологии OTN.
[0025] В соответствии с одним аспектом настоящего изобретения раскрывается устройство. Устройство, содержащее множество портов-источников для приема сигналов данных от источников и восстановления тактовых сигналов из сигналов данных, множество портов-адресатов для передачи сигналов данных к адресатам, множество мультиплексоров, подключенных между портами-источниками и портами-адресатами, причем мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из выбранного одного из портов-источников к выбранному одному из портов-адресатов, и систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных портов-источников, и выполненную с возможностью синхронизировать данные из выбранных портов-адресатов без мультиплексирования восстановленных тактовых сигналов.
[0026] В соответствии с другим аспектом настоящего изобретения раскрывается устройство. Устройство, содержащее множество портов-источников для приема сигналов данных и восстановления тактовых сигналов, причем каждый из портов-источников выполнен с возможностью введения восстановленных данных по тактовым импульсам во входной FIFO-модуль, по меньшей мере один порт-адресат для передачи сигналов данных, причем по меньшей мере одни порт-адресат выполнен с возможностью вывода данных по тактовым импульсам из выходного FIFO-модуля, по меньшей мере один мультиплексор, подключенный между портами-источниками и по меньшей мере одним портом-адресатом, причем по меньшей мере один мультиплексор выполнен с возможностью мультиплексирования множества трактов данных из множества портов-источников в один тракт данных к по меньшей мере одному порту-адресату и выбора одного из портов-источников для соединения с портом-адресатом, локальный осциллятор, частота которого выше частоты восстановленных тактовых сигналов, для введения данных по тактовым импульсам в выходной FIFO-модуль, модуль детекторов миллионных долей (РРМ), выполненный с возможностью определения показателей частоты в миллионных долях выбранных восстановленных тактовых сигналов, логическую схему разрешения пропуска тактового сигнала, выполненную с возможностью регулировки тактового сигнала записи выходного FIFO-модуля в ответ на скорость передачи данных соответствующего выбранного восстановленного тактового сигнала, генератор тактовых импульсов, выполненный с возможностью генерировать синтезируемый тактовый сигнал для по меньшей мере одного порта-адресата в ответ на определенный показатель частоты в миллионных долях выбранного восстановленного тактового сигнала, и логическую схему управления, реализованную в качестве процессора или конечного автомата-преобразователя, причем логическая схема управления связана с модулем детекторов миллионных долей, мультиплексором и генератором тактовых импульсов, и логическая схема управления выполнена с возможностью контроля выбора портов-источников при помощи мультиплексора, а также получения показателей частоты в миллионных долях и пропускания показателя частоты в миллионных долях соответствующего выбранного восстановленного тактового сигнала в генератор тактовых импульсов.
[0027] В соответствии с другим аспектом настоящего изобретения раскрывается система. Система, содержащая по меньшей мере одно устройство кросс-коммутации ODUk, содержащее множество экспресс портов OTU, содержащих пары из входных портов и выходных портов, множество портов OTU для вставки-вывода, содержащих пары из входных портов и выходных портов, множество мультиплексоров между входными портами и выходными портами, при этом мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из любого из входных портов к любому из выходных портов, и систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных входных портов, и выполненную с возможностью синхронизировать данные из выбранных выходных портов без мультиплексирования восстановленных тактовых сигналов, по меньшей мере первый мукспондер, связанный по меньшей мере с первой группой экспресс портов, и по меньшей мере один транспондер, связанный по меньшей мере с одним из портов для вставки-вывода.
[0028] В соответствии с другим аспектом настоящего изобретения раскрывается система. Система, содержащая оптическую сервисную транспортную платформу (OSTP), выполненную с возможностью соединения с перенастраиваемым оптическим мультиплексором с функцией вставки-вывода (ROADM) и выполненную с возможностью соединения с маршрутизатором, и оптическое устройство кросс-коммутации, содержащее: множество входных портов и множество выходных портов, множество мультиплексоров между входными портами и выходными портами клиентских интерфейсов, при этом мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из любого из входных портов к любому из выходных портов, и систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных входных портов, и выполненную с возможностью синхронизировать данные из выбранных выходных портов без мультиплексирования восстановленных тактовых сигналов.
[0029] Хотя выше были описаны принципы настоящего изобретения, специалисту в данной области техники понятно, что настоящее описание выполнено лишь в качестве примера, а не для ограничения объема настоящего изобретения. В пределах объема настоящего изобретения также предполагаются и другие варианты осуществления в дополнение к приведенным в качестве примера вариантам осуществления, показанным и описанным в настоящем документе. Модификации и замены, выполняемые специалистом в данной области техники, также рассматриваются в пределах объема настоящего изобретения, который не ограничивается ничем, кроме прилагаемой формулы изобретения.

Claims (44)

1. Устройство кросс-коммутации, содержащее:
множество портов-источников для приема сигналов данных от источников и восстановления тактовых сигналов из сигналов данных;
множество портов-адресатов для передачи сигналов данных к адресатам;
множество мультиплексоров, подключенных между портами-источниками и портами-адресатами, причем мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из выбранного одного из портов-источников к выбранному одному из портов-адресатов; и
систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных портов-источников, и выполненную с возможностью синхронизировать данные из выбранных портов-адресатов без мультиплексирования восстановленных тактовых сигналов.
2. Устройство по п. 1, в котором каждый из портов-источников содержит приемник, выполненный с возможностью приема сигнала данных источника и восстановления данных и восстановленного тактового сигнала из сигнала данных источника, и входной FIFO-модуль, выполненный с возможностью приема данных, синхронизированных с использованием восстановленного тактового сигнала, и при этом каждый из портов-адресатов содержит выходной FIFO-модуль, выполненный с возможностью приема данных от мультиплексоров, и передатчик, выполненный с возможность передачи сигнала данных адресата, включающего в себя данные, считанные из выходного FIFO-модуля и синхронизированные с использованием синтезируемого тактового сигнала.
3. Устройство по п. 2, в котором система прозрачной синхронизации содержит:
локальный осциллятор, частота которого выше частоты восстановленных тактовых сигналов, для введения данных по тактовым импульсам в выходной FIFO-модуль каждого из портов-адресатов;
модуль детекторов миллионных долей (РРМ), выполненный с возможностью определения показателей частоты в миллионных долях восстановленных тактовых сигналов;
логическую схему разрешения пропуска тактового сигнала, выполненную с возможностью регулировки тактового сигнала записи выходного FIFO-модуля каждого из портов-адресатов в ответ на скорость передачи данных соответствующего выбранного восстановленного тактового сигнала; и
генератор тактовых импульсов, выполненный с возможностью генерировать синтезируемые тактовые сигналы для порта-адресата в ответ на определенный показатель частоты в миллионных долях выбранных восстановленных тактовых сигналов.
4. Устройство по п. 3, дополнительно содержащее логическую схему управления, связанную с детектором миллионных долей, мультиплексорами и генератором тактовых импульсов, причем логическая схема управления выполнена с возможностью выбирать порт-адресат при помощи мультиплексора, а также выбирать показатель частоты в миллионных долях, соответствующий выбранному порту-источнику, и подавать показатель частоты в миллионных долях в генератор тактовых импульсов, при этом логическая схема управления является процессором или конечным автоматом-преобразователем.
5. Устройство по п. 4, в котором процессор связывается с генератором тактовых импульсов посредством интеграции контроллера I2C.
6. Устройство по п. 4, в котором логическая схема управления представляет собой конечный автомат-преобразователь.
7. Устройство по п. 1, в котором порты-источники включают в себя 40 портов-источников, и каждый из портов-источников выполнен с возможность приема данных со скоростью передачи данных 10G.
8. Устройство кросс-коммутации, содержащее:
множество портов-источников для приема сигналов данных и восстановления тактовых сигналов, причем каждый из портов-источников выполнен с возможностью введения восстановленных данных по тактовым импульсам во входной FIFO-модуль;
по меньшей мере один порт-адресат для передачи сигналов данных, причем по меньшей мере одни порт-адресат выполнен с возможностью вывода данных по тактовым импульсам из выходного FIFO-модуля;
по меньшей мере один мультиплексор, подключенный между портами-источниками и по меньшей мере одним портом-адресатом, причем по меньшей мере один мультиплексор выполнен с возможностью мультиплексирования множества трактов данных из множества портов-источников в один тракт данных к по меньшей мере одному порту-адресату и выбора одного из портов-источников для соединения с портом-адресатом;
локальный осциллятор, частота которого выше частоты восстановленных тактовых сигналов, для введения данных по тактовым импульсам в выходной FIFO-модуль;
модуль детекторов миллионных долей (РРМ), выполненный с возможностью определения показателя частоты в миллионных долях выбранных восстановленных тактовых сигналов;
логическую схему разрешения пропуска тактового сигнала, выполненную с возможностью регулировки тактового сигнала записи выходного FIFO-модуля в ответ на скорость передачи данных соответствующего выбранного восстановленного тактового сигнала;
генератор тактовых импульсов, выполненный с возможностью генерировать синтезируемый тактовый сигнал для по меньшей мере одного порта-адресата в ответ на определенный показатель частоты в миллионных долях выбранного восстановленного тактового сигнала; и
логическую схему управления, реализованную в качестве процессора или конечного автомата-преобразователя, причем логическая схема управления связана с модулем детекторов миллионных долей, мультиплексором и генератором тактовых импульсов, и логическая схема управления выполнена с возможностью контроля выбора портов-источников при помощи мультиплексора, а также получения показателей частоты в миллионных долях и пропускания показателя частоты в миллионных долях соответствующего выбранного восстановленного тактового сигнала в генератор тактовых импульсов.
9. Устройство по п. 8, в котором порты-источники включают в себя 40 портов-источников, и каждый из портов-источников выполнен с возможность принимать сигнал данных 10G.
10. Устройство по п. 8, в котором процессор связывается с генератором тактовых импульсов посредством интеграции контроллера I2C.
11. Устройство по п. 8, в котором устройство реализовано в качестве программируемой пользователем вентильной матрицы (FPGA) или кремневой интегральной схемы (SIC).
12. Система кросс-коммутаций с прозрачной синхронизацией, содержащая:
по меньшей мере одно устройство кросс-коммутации ODUk, содержащее:
множество экспресс-портов OTU, содержащих пары из входных портов и выходных портов;
множество портов OTU для вставки-вывода, содержащих пары из входных портов и выходных портов;
множество мультиплексоров между входными портами и выходными портами, при этом мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из любого из входных портов к любому из выходных портов; и
систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных входных портов, и выполненную с возможностью синхронизировать данные из выбранных выходных портов без мультиплексирования восстановленных тактовых сигналов;
по меньшей мере первый мукспондер, связанный по меньшей мере с первой группой экспресс-портов; и
по меньшей мере один транспондер, связанный по меньшей мере с одним из портов для вставки-ввода.
13. Система по п. 12, в которой устройство кросс-коммутации ODUk представляет собой устройство кросс-коммутации ODUk 400G, предоставляющее возможность подключения 20 OTU2 × 20 OTU2.
14. Система по п. 12, дополнительно содержащая второй мукспондер, связанный со второй группой экспресс-портов.
15. Система кросс-коммутаций с прозрачной синхронизацией, содержащая:
оптическую сервисную транспортную платформу (OSTP), выполненную с возможностью соединения с перенастраиваемым оптическим мультиплексором с функцией вставки-вывода (ROADM) и выполненную с возможностью соединения с маршрутизатором; и
оптическое устройство кросс-коммутации, содержащее:
множество входных портов и множество выходных портов;
множество мультиплексоров между входными портами и выходными портами клиентских интерфейсов, при этом мультиплексоры выполнены с возможностью выборочного пропускания сигналов данных из любого из входных портов к любому из выходных портов; и
систему прозрачной синхронизации, выполненную с возможностью генерирования синтезируемых тактовых сигналов, настроенных таким образом, чтобы соответствовать восстановленным тактовым сигналам для выбранных входных портов, и выполненную с возможностью синхронизировать данные из выбранных выходных портов без мультиплексирования восстановленных тактовых сигналов.
16. Система по п. 15, в которой оптическое устройство кросс-коммутации представляет собой устройство кросс-коммутации 400G, предоставляющее возможность подключения 20 OTU2 × 20 OTU2.
RU2018136626A 2016-04-01 2017-03-31 Прозрачная синхронизация в системе кросс-коммутации RU2743413C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662317194P 2016-04-01 2016-04-01
US62/317,194 2016-04-01
PCT/US2017/025387 WO2017173277A1 (en) 2016-04-01 2017-03-31 Transparent clocking in a cross connect system

Publications (3)

Publication Number Publication Date
RU2018136626A RU2018136626A (ru) 2020-05-12
RU2018136626A3 RU2018136626A3 (ru) 2020-07-29
RU2743413C2 true RU2743413C2 (ru) 2021-02-18

Family

ID=59959911

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018136626A RU2743413C2 (ru) 2016-04-01 2017-03-31 Прозрачная синхронизация в системе кросс-коммутации

Country Status (7)

Country Link
US (2) US10298348B2 (ru)
EP (1) EP3436887A4 (ru)
CN (1) CN109074120B (ru)
BR (1) BR112018070176A2 (ru)
CA (1) CA3019585A1 (ru)
RU (1) RU2743413C2 (ru)
WO (1) WO2017173277A1 (ru)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10298348B2 (en) * 2016-04-01 2019-05-21 Ipg Photonics Corporation Transparent clocking in a cross connect system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2010141856A (ru) * 2008-03-13 2012-04-20 Квэлкомм Инкорпорейтед (US) Мультиплексирование адресов в псевдодвухпортовой памяти
US20150016578A1 (en) * 2013-07-12 2015-01-15 IPLight Ltd. Clock recovery in communication of hierarchically encapsulated signals
RU2543612C2 (ru) * 2010-04-13 2015-03-10 ЗетТиИ Корпорейшн Способ обработки кросс-коммутационной нагрузки для оборудования оптической трансаортной сети (otn) и соответствующее оборудование otn
GB2478838B (en) * 2010-03-19 2016-03-23 Fujitsu Ltd Converting between different frame rates by adding stuff bytes, with stuff bytes in initial frame being removed first
US20160087739A1 (en) * 2013-06-18 2016-03-24 Mitsubishi Electric Corporation Optical communication cross-connection devices and signal processing method thereof

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208672B1 (en) 1996-02-16 2001-03-27 British Telecommunications Public Limited Company Optical pulse source
US5844908A (en) 1996-11-14 1998-12-01 Alcatel Network Systems, Inc. Digital delay system and method for digital cross connect telecommunication systems
JP2002505533A (ja) * 1997-09-19 2002-02-19 フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド 一定位相クロスバ交換機
US6728908B1 (en) 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
US6870831B2 (en) 2000-05-04 2005-03-22 Pmc-Sierra, Inc. Flexible, self-aligning time and space switch fabrics
US6781984B1 (en) * 2000-08-30 2004-08-24 Ciena Corporation Techniques and architectures for implementing a data skew equalizer for data alignment in a distributed system
US6965737B1 (en) * 2001-06-21 2005-11-15 Lighthouse Capital Partners Iv, Lp System and method for transporting data
US8274892B2 (en) * 2001-10-09 2012-09-25 Infinera Corporation Universal digital framer architecture for transport of client signals of any client payload and format type
US7243253B1 (en) * 2002-06-21 2007-07-10 Redback Networks Inc. Repeating switching of a cross-connect and a timing source in a network element through the use of a phase adjuster
US7352835B1 (en) * 2003-09-22 2008-04-01 Altera Corporation Clock data recovery circuitry with dynamic support for changing data rates and a dynamically adjustable PPM detector
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
US7102446B1 (en) * 2005-02-11 2006-09-05 Silicon Image, Inc. Phase lock loop with coarse control loop having frequency lock detector and device including same
JP2007096822A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd 信号多重化装置およびそのスタッフ制御方法
US8699886B2 (en) * 2005-11-23 2014-04-15 Ciena Corporation Externally synchronized optical transport network systems and associated methods
US7571267B1 (en) * 2006-03-27 2009-08-04 Integrated Device Technology, Inc. Core clock alignment circuits that utilize clock phase learning operations to achieve accurate clocking of data derived from serial data streams having different relative skews
CN101232340B (zh) * 2007-01-23 2012-10-03 华为技术有限公司 通信系统、方法、发送装置以及接收装置
CN101291179B (zh) * 2007-04-17 2011-03-23 华为技术有限公司 一种光传送网中客户信号传送方法及相关设备
US7602814B2 (en) * 2007-04-30 2009-10-13 Ciena Corporation Systems and methods for mapping and multiplexing wider clock tolerance signals in optical transport network transponders and multiplexers
CN101389146B (zh) 2007-09-13 2011-01-05 华为技术有限公司 光传送网同步交叉调度的方法和装置
US7873073B2 (en) * 2008-02-26 2011-01-18 Ciena Corporation Method and system for synchronous high speed Ethernet GFP mapping over an optical transport network
US8081639B2 (en) * 2009-01-27 2011-12-20 Tellabs Operations, Inc. Method and apparatus for supporting client data transport with timing transparency
US8619931B1 (en) * 2009-11-19 2013-12-31 Altera Corporation Multi-purpose phase-locked loop for low cost transceiver
US8542708B1 (en) * 2009-11-30 2013-09-24 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
US9019997B1 (en) * 2009-11-30 2015-04-28 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
CN102255809A (zh) * 2010-05-18 2011-11-23 韩国电子通信研究院 用于在光传输网络中传送分组的方法和设备
US8397096B2 (en) * 2010-05-21 2013-03-12 Altera Corporation Heterogeneous physical media attachment circuitry for integrated circuit devices
JP5834425B2 (ja) * 2011-02-28 2015-12-24 富士通株式会社 クロスコネクトシステム及びクロスコネクト方法
US8666013B1 (en) * 2011-03-22 2014-03-04 Altera Corporation Techniques for clock data recovery
US8412040B2 (en) * 2011-04-04 2013-04-02 Infinera Corporation Method and apparatus for mapping traffic using virtual concatenation
US8494363B2 (en) * 2011-04-21 2013-07-23 Cortina Systems, Inc. Signal format conversion apparatus and methods
US20130004169A1 (en) * 2011-06-30 2013-01-03 Exar Corporation EFFICIENT METHOD TO EXTRACT A LOWER ORDER (LO) OPTICAL CHANNEL DATA UNIT (ODU)j SIGNAL FROM HIGHER ORDER (HO) OPTICAL CHANNEL TRANSPORT UNIT (OTU)k SIGNAL
US8934479B2 (en) * 2011-10-28 2015-01-13 Infinera Corporation Super optical channel transport unit signal supported by multiple wavelengths
US9143142B2 (en) * 2012-01-19 2015-09-22 Ciena Corporation Transparent timing of a stratum synchronized ethernet signal using standard optical transport network rates
US10257596B2 (en) 2012-02-13 2019-04-09 Ciena Corporation Systems and methods for managing excess optical capacity and margin in optical networks
US8810299B2 (en) * 2012-10-09 2014-08-19 Altera Corporation Signal flow control through clock signal rate adjustments
US9337934B1 (en) * 2012-11-29 2016-05-10 Clariphy Communications, Inc. Coherent transceiver architecture
EP2972926B1 (en) * 2013-03-12 2017-08-23 Microchip Technology Incorporated Method and apparatus for clock recovery
US9473261B1 (en) * 2013-08-29 2016-10-18 Microsemi Storage Solutions (U.S.), Inc. System and method to achieve datapath latency symmetry through an OTN wrapper
US9362926B2 (en) * 2014-02-19 2016-06-07 Arbiter Systems, Incorporated High-reliability holdover method and topologies
US10298348B2 (en) * 2016-04-01 2019-05-21 Ipg Photonics Corporation Transparent clocking in a cross connect system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2010141856A (ru) * 2008-03-13 2012-04-20 Квэлкомм Инкорпорейтед (US) Мультиплексирование адресов в псевдодвухпортовой памяти
GB2478838B (en) * 2010-03-19 2016-03-23 Fujitsu Ltd Converting between different frame rates by adding stuff bytes, with stuff bytes in initial frame being removed first
RU2543612C2 (ru) * 2010-04-13 2015-03-10 ЗетТиИ Корпорейшн Способ обработки кросс-коммутационной нагрузки для оборудования оптической трансаортной сети (otn) и соответствующее оборудование otn
US20160087739A1 (en) * 2013-06-18 2016-03-24 Mitsubishi Electric Corporation Optical communication cross-connection devices and signal processing method thereof
US20150016578A1 (en) * 2013-07-12 2015-01-15 IPLight Ltd. Clock recovery in communication of hierarchically encapsulated signals

Also Published As

Publication number Publication date
RU2018136626A3 (ru) 2020-07-29
US20200076525A1 (en) 2020-03-05
WO2017173277A1 (en) 2017-10-05
CA3019585A1 (en) 2017-10-05
BR112018070176A2 (pt) 2019-01-29
US20170288849A1 (en) 2017-10-05
EP3436887A1 (en) 2019-02-06
US10693579B2 (en) 2020-06-23
EP3436887A4 (en) 2019-12-04
US10298348B2 (en) 2019-05-21
CN109074120A (zh) 2018-12-21
CN109074120B (zh) 2022-11-18
RU2018136626A (ru) 2020-05-12

Similar Documents

Publication Publication Date Title
US8515279B2 (en) Network element for signals of the optical transport network (OTN)
US8934479B2 (en) Super optical channel transport unit signal supported by multiple wavelengths
US8446906B2 (en) Providing access to client overhead while transparently transmitting the client signal
EP3208956B1 (en) Framer and framing method
US7095758B2 (en) Multiplexing and transmission apparatus
US10063321B2 (en) Framer, optical transmission device, and framing method
CN110445568A (zh) 一种时钟传输方法及相关设备
EP3208958A1 (en) Framer and framing method
US20090245289A1 (en) Programmable time division multiplexed switching
US8780897B2 (en) Cross-connect system and cross-connect method
RU2743413C2 (ru) Прозрачная синхронизация в системе кросс-коммутации
EP2784957B1 (en) Data transport system, receiver and transmitter
CA2715359C (en) Dual asyncronous mapping of client signals of arbitrary rate
JP6335110B2 (ja) 光伝送装置、及び光信号伝送方法
Rofoee et al. Network-on-and-off-chip architecture on demand for flexible optical intra-datacenter networks
KR20090007132A (ko) 멀티 프로토콜 신호를 인터페이스하는 광트랜스폰더 및멀티 프로토콜 신호를 인터페이스하는 방법
EP2273702B1 (en) Adaptive optical transmission equipment
US20230198622A1 (en) Providing Access To Client Overhead While Transparently Transmitting The Client Signal Over Multiple Optical Subcarriers
US9686762B2 (en) Method and system for multiplexing low frequency clocks to reduce interface count