KR100498354B1 - 통합칩을 이용한 광 인터페이스 장치 - Google Patents

통합칩을 이용한 광 인터페이스 장치 Download PDF

Info

Publication number
KR100498354B1
KR100498354B1 KR10-2003-0033066A KR20030033066A KR100498354B1 KR 100498354 B1 KR100498354 B1 KR 100498354B1 KR 20030033066 A KR20030033066 A KR 20030033066A KR 100498354 B1 KR100498354 B1 KR 100498354B1
Authority
KR
South Korea
Prior art keywords
optical
optical interface
signal
optical module
multiplexing
Prior art date
Application number
KR10-2003-0033066A
Other languages
English (en)
Other versions
KR20040100648A (ko
Inventor
김재철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0033066A priority Critical patent/KR100498354B1/ko
Publication of KR20040100648A publication Critical patent/KR20040100648A/ko
Application granted granted Critical
Publication of KR100498354B1 publication Critical patent/KR100498354B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29—Repeaters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 통합 보드를 이용한 광 인터페이스 장치에 관한 것으로, 종래 광 인터페이스 장치는 한 쌍의 광 인터페이스 보드와 역시 한쌍의 다중화/역다중화 보드 사이에 마더보드가 위치하여 상기 광 인터페이스 보드들과 다중화/역다중화 보드들 사이의 경로 조절을 제공했으므로 점대점 구성과 링구성이 모두 지원되는 광 인터페이스 장치를 제공할 수 있었지만 개별 보드를 사용하기 때문에 제조비와 제품 크기가 증가하는 문제점이 있었다. 또한, 최근의 기술을 통해 상기 광 인터페이스 보드의 광처리부와 다중화/역다중화부를 통합칩으로 제조한 경우 광처리부와 다중화/역다중화부의 경로가 고정되기 때문에 점대점 구성과 링구성이 모두 지원되는 광 인터페이스 장치를 제공할 수 없는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 광 처리부와 다중화/역다중화부를 통합한 통합칩을 적용하여 이스트 및 웨스트 광모듈과 상기 통합칩을 구비한 광 인터페이스 보드를 구성하고, 상기 보드와 동일한 보드를 마더보드를 통해 수신 경로가 상호 제공되도록 연결한 통합칩을 이용한 광 인터페이스 장치를 제공함으로써 광 인터페이스 장치에 사용되는 보드의 수와 크기를 줄여 비용을 낮추고, 내부적인 먹스들과 통합칩에 대한 제어 신호 및 AON 신호를 통해 점대점 구성 및 링 구성에서의 보호절체를 모두 지원하여 성능을 개선한 효과가 있다.

Description

통합칩을 이용한 광 인터페이스 장치{OPTIC INTERFACING APPARATUS USING ASICS}
본 발명은 통합칩을 이용한 광 인터페이스 장치에 관한 것으로, 특히 광 처리부와 다중화/역다중화부를 하나의 칩으로 통합한 통합칩과 광 모듈들을 하나의 보드로 구성한 광 인터페이스 보드들을 이용하는 것으로 점대점 구성 및 링 구성을 모두 지원할 수 있도록한 통합칩을 이용한 광 인터페이스 장치에 관한 것이다.
일반적으로 광 케이블을 이용한 데이터 전송 시 사용되는 광 인터페이스 장치는 광 케이블의 문제나 장치 자체의 문제로 인한 통신 두절을 방지하기 위해 절체 기능을 가지는 동일한 보드를 더 구비하고 있다.
이러한 광 인터페이스 장치를 이용하여 통신망을 점대점(point to point)이나 링(ring) 구조로 구성할 수 있게 된다.
도 1은 종래의 광 인터페이스 장치의 구성을 보인 것으로, 도시한 바와 같이, 다수의 보드들(10, 20, 30, 40, 50)로 구성되어 있으며 이러한 보드들은 물리적으로 광 인터페이스 장치의 구조물에 장착되어 있다.
상기 각각의 보드들 중에서 제 1광 인터페이스 보드(10)와 제 2광 인터페이스 보드(30)는 광케이블들(OC1~OC4)과 각각 한쌍씩 연결되며, 제 1광 인터페이스 보드(10)에 문제가 발생하는 경우 제 2광 인터페이스 보드(30)로 절체되어 통신망을 유지하게 된다.
상기 제 1광 인터페이스 보드(10)는 내부적으로 광케이블과 연결되는 광 모듈을 쌍으로 구비하고 있으며, 이들을 각각 이스트 광모듈(11)과 웨스트 광모듈(12)이라 한다. 일반적으로 광 인터페이스 보드는 이스트와 웨스트의 두 경로를 통해 신호를 받으며, 이러한 광 신호는 광 처리부를 통해 처리되어 하위단으로 하나의 경로를 택해 전송되게 된다. 이렇게 동일한 기능의 경로를 중복 구성한 것은 이스트 광 모듈에 문제가 생기면 웨스트 광모듈이 절체되어 사용되는 구조이기 때문이다. 이들 이스트 광모듈(11)과 웨스트 광모듈(12)은 동일한 광처리부(13)에 연결되므로 이들 중 하나로 데이터를 송수신할 수 있게된다. 제 2광 인터페이스 보드(30) 역시 유사한 구조로 구성되어 있다.
상기 광 인터페이스 장치는 수신되는 신호를 역다중화 하고 송신되는 신호를 다중화하는 장치이므로 각각 먹스/디먹스(21, 41)를 가지는 한쌍의 다중화/역다중화 보드(20, 40)를 구비하고 있으며, 이들 중 동작하는 하나는 신호 경로를 분기하는 마더보드(50)를 통해 상기 제 1광 인터페이스 보드(10) 혹은 제 2광 인터페이스 보드(30)와 연결된다.
상기 도시된 구성을 통해 광 인터페이스 장치에 문제가 생신 경우 경로의 변경 과정을 살펴보도록 한다.
상기 광 인터페이스 장치는 점대점 구성이나 링 구성으로 사용될 수 있는데, 점대점 구성으로 사용되는 경우 제 1광 인터페이스 보드(10)와 제 2광 인터페이스 보드(30)는 별도의 신호를 송수신할 수 있다. 즉 제 1광 인터페이스 보드(10)가 정상적으로 동작하는 경우 제 2광 인터페이스 보드(30)는 독립된 송수신 경로를 가지는 추가 포트로 동작하게 된다. 먼저, 제 1광 인터페이스 보드(10)의 이스트 경로(11)에 문제가 생긴 경우 웨스트 경로(12)로의 절체가 이루어진다. 만일 제 1광 인터페이스 보드(10) 전체에 문제가 발생하면 제 2광 인터페이스 보드(30)로의 절체가 이루어져 신호 전달이 제 2 광 인터페이스 보드(30)를 통해 실시된다. 이때, 신호의 조절은 상기 제 1광 인터페이스 보드(10)와 제 2광 인터페이스 보드(30) 간의 AON 신호를 통해 이루어지는데, 제 1광 인터페이스 보드(10)가 불량인 경우 상기 보드를 통해 출력되는 신호는 내부적인 광처리부(13)에 의해 차단된다. 또한, 다중화/역다중화 보드들(20. 40)역시 AON 신호에 의해 보드 간 동작이 결정된다.
상기 광 인터페이스 장치의 구성이 링구성인 경우, 상기 광 인터페이스 보드들(10, 30)은 제 1광 인터페이스 보드(10)의 이스트(11)로 신호를 수신하고 제 2광 인터페이스 보드(30)의 웨스트(32)로 신호를 송신하는 1개 포트로 간주된다. 이 경우 제 1광 인터페이스 보드(10)의 이스트(11)가 불량이라면 제 1광 인터페이스 보드(10)의 웨스트(12)를 통해 신호를 송신하고 제 2 광 인터페이스 보드(30)의 이스트(31)를 통해 신호를 수신하는 구조로 변경되게 된다. 이러한 송수신 구조의 변경에 따른 신호의 하위 전달은 각각의 보드(10, 30)에 속한 광 처리부들(13, 33)이 실시하게 되는데, 이때, 경로 설정되지 않은 모듈을 통한 경로를 차단하게 된다. 만일 제 1광 인터페이스 보드(10)에서 불량이 발생하게되면 제 2광 인터페이스 보드(30)의 이스트 경로(31) 및 웨스트 경로(32) 만으로 링 구성을 이루게 되고, 이를 위해서 다양한 레지스터 설정등이 필요하게 된다.
상기와 같은 경로의 변경이나 선택은 광 인터페이스 보드들(10, 30) 사이의 AON 신호와 각 보드들에 속한 광 처리부들(13, 33)이 실시한다.
상기와 같은 점대점 구성이나 링 구성을 통한 신호의 경로는 하위의 다중화/역다중화 보드들(20, 40)에 공통적으로 이어지게 되는데, 4개의 보드들 간 경로 연결은 마더보드(50)에서 제공하게 된다.
상기 다중화/역다중화 보드들(20,40)은 수신 신호를 동시에 받고 송신 신호를 이들 중 하나를 통해 제공하게 되는데, 이러한 보드간의 선택은 AON 신호를 따른다. 여기서의 AON 신호와 광 인터페이스 보드들(10, 30) 사이의 AON 신호는 별도의 신호이다. 따라서, 상기 AON 신호에 따라 공통 수신되는 신호는 선택된 다중화/역다중화 보드를 통해서 하위 계위에 전달되고 선택되지 않은 다중화/역다중화 보드는 해당 신호를 하위 계위로 전달하지 않고 차단한다. 하위 계위로부터 송신되는 신호 역시 AON 신호에 의해 선택된 보드에서만 출력된다.
상기와 같이 점대점 구성이나 링구성으로 이루어진 광 인터페이스 보드들(10, 30)로부터의 신호를 전달받은 다중화/역다중화 보드들(20, 40)은 수신한 전송 신호를 역다중화하기 때문에 상기 점선으로 표시된 수신 경로는 역다중화 경로로 간주할 수 있다. 또한, 하위 계위의 신호가 상기 다중화/역다중화 보드들(20, 40)에서 다중화되어 상위의 광 인터페이스 보드들(10, 30)로 전달되기 때문에 상기 실선으로 표시된 송신 경로는 다중화 경로로 간주될 수 있다.
종래 점대점 구성과 링 구성을 모두 지원하는 광 인터페이스 장치는 광처리부와 다중화/역다중화부가 분리되어 개별 보드로 사용되며, 이때 광처리부는 이스트 경로와 웨스트 경로 중 하나를 선택하여 하위 경로와 연결하고, 마더보드는 상기 광처리부들과 다중화/역다중화보드 사이의 경로들을 제공한다.
즉, 상기 설명한 바와 같이 종래의 광 인터페이스 장치는 광처리부와 다중화/역다중화부가 분리되어 있으며, 점대점 구성이나 링구성에 따른 신호 조절이 필요하기 때문에 별도의 보드로 각각 구성되었다. 하지만 이러한 개별 보드의 설계 및 생산은 시스템의 제조 비용과 부피를 증가시키는 요인이 된다.
최근 들어서 광처리부와 다중화/역다중화부를 하나의 칩(Application Specific Integrated Circuit:ASIC)으로 통합하여 제조할 수 있는 기술이 개발되어 광 처리부와 다중화/역다중화부를 하나의 칩으로 통합할 수 있다. 그러나 광 처리부와 다중화/역다중화부 사이에 다른 보드와의 연결을 위한 경로들을 설계하기 어려워 광 인터페이스 보드간 절환이 제한되며, 그로인해 점대점 구성이나 링구성을 모두 지원하는 광 인터페이스 장치를 제공하지 못하고 있다.
따라서, 광 처리부와 다중화/역다중화부를 하나의 칩으로 구성한 통합칩을 사용하는 경우라도 점대점 구성이나 링구성을 모두 지원할 수 있는 광 인터페이스 장치가 요구된다.
상기한 바와 같이 종래 광 인터페이스 장치는 한 쌍의 광 인터페이스 보드와 역시 한쌍의 다중화/역다중화 보드 사이에 마더보드가 위치하여 상기 광 인터페이스 보드들과 다중화/역다중화 보드들 사이의 경로 조절을 제공했으므로 점대점 구성과 링구성이 모두 지원되는 광 인터페이스 장치를 제공할 수 있었지만 개별 보드를 사용하기 때문에 제조비와 제품 크기가 증가하는 문제점이 있었다. 또한, 최근의 기술을 통해 상기 광 인터페이스 보드의 광처리부와 다중화/역다중화부를 통합칩으로 제조한 경우 광처리부와 다중화/역다중화부의 경로가 고정되기 때문에 점대점 구성과 링구성이 모두 지원되는 광 인터페이스 장치를 제공할 수 없는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명은 광 처리부와 다중화/역다중화부를 통합한 통합칩을 적용하여 이스트 및 웨스트 광모듈과 상기 통합칩을 구비한 광 인터페이스 보드를 새롭게 구성하고, 상기 보드와 동일한 보드를 마더보드를 통해 연결하도록 하는 것으로 광 인터페이스 장치에 사용되는 보드의 수와 크기를 줄여 비용을 낮추면서도 점대점 구성 및 링 구성을 모두 지원할 수 있는 통합칩을 이용한 광 인터페이스 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기위한 본 발명은, 동일하게 구성된 한쌍의 광 인터페이스 보드를 마더보드를 통해 연결한 광 인터페이스 장치에 있어서, 제 1광케이블과 연결되는 이스트 광모듈과; 제 2광케이블과 연결되는 웨스트 광모듈과; 상기 이스트 광모듈의 수신 신호와 외부로부터의 수신 신호를 받아 이들 중 하나를 선택하는 제 1먹스와; 상기 웨스트 광모듈의 수신 신호와 외부로부터의 수신 신호를 받아 이들 중 하나를 선택하는 제 2먹스와; 상기 제 1 및 제 2먹스의 출력을 수신 신호로 수신하고 AON 신호와 내부 제어신호에 따라 이들 중 하나를 선택하여 역다중화한 후 하위 계위로 출력하고, 하위 계위로부터 수신한 신호를 AON 신호와 내부 제어신호에 따라 다중화한 후 상기 이스트 광모듈 및 웨스트 광모듈 중 하나에 직접 제공하는 통합칩을 포함하는 광 인터페이스 보드를 구비하는 것을 특징으로 한다.
상기 통합칩은 상기 제 1및 제 2먹스를 통해 수신되는 신호들 중 하나를 차단하고 상기 이스트 광모듈과 웨스트 광모듈로 출력되는 신호들 중 하나를 차단하는 광처리부와; 상기 광처리부를 통한 수신신호를 역다중화하여 하위 계위로 전달하고 하위 계위로부터의 신호를 다중화하여 이를 상기 광처리부에 제공하는 다중화/역다중화부를 포함하며, AON 신호 및 내부 제어신호에 의해 칩의 동작 여부가 결정되는 것을 특징으로 한다.
상기 제 1먹스는 이스트 광모듈 수신 신호와 동일한 구조의 외부 광 인터페이스 보드로부터 웨스트 광모듈 수신 신호를 받아 내부 제어 신호에 의해 이들 중 하나를 선택적으로 상기 통합칩에 제공하고, 제 2먹스는 웨스트 광모듈 수신 신호와 동일한 구조의 외부 광 인터페이스 보드로부터 이스트 광모듈 수신 신호를 받아 내부 제어 신호에 의해 이들 중 하나를 선택적으로 상기 통합칩에 제공하는 것을 특징으로 한다.
상기와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도2는 본 발명 일 실시예에 따른 광 인터페이스 장치의 구성을 보인 구성도로서, 도시한 바와 같이 보드의 수가 5개에서 3개로 줄어든 것을 알 수 있다. 또한, 광처리부와 먹스/디먹스를 구비한 다중화/역다중화부가 하나의 칩으로 통합된 것을 알 수 있을 것이다.
먼저, 본 발명의 전체적인 구성을 보면 내부에 이스트 광모듈(111, 121) 및 웨스트 광모듈(112, 122)을 구비하며 통합칩(ASIC)(115, 125)을 가지는 제 1 및 제 2광 인터페이스 보드(110, 120)은 동일한 구조를가지며, 이들은 마더보드(130)를 통해 서로 연결된다. 또한, 상기 동일한 구조의 제 1광 인터페이스 보드(110)와 제 2광 인터페이스 보드(120)는 AON신호를 통해 상호간의 동작 여부를 알 수 있게 된다.
먼저, 제 1광 인터페이스 보드(110)를 살펴보면 제 1광케이블과 연결되는 이스트 광모듈(110)과 제 2광케이블과 연결되는 웨스트 광모듈(112)이 존재한다.
그리고 상기 이스트 광모듈(110)의 수신 신호와 상기 제 2광 인터페이스 보드(120)의 웨스트 광모듈(122)의 수신 신호를 받아 이들 중 하나를 선택하는 제 1먹스(113)와, 상기 웨스트 광모듈(112)의 수신 신호와 제 2광 인터페이스 보드(120)의 이스트 광모듈(121)의 수신 신호를 받아 이들 중 하나를 선택하는 제 2먹스(114)를 구비하고 있다. 상기 제 1 및 제 2먹스(113, 114)는 내부적인 제어신호에 의해 각 수신 신호 중 하나를 선택하여 이를 제 1통합칩(115)에 제공한다. 상기 먹스들(113, 114)이 수신 신호에 대한 경로를 결정할 수 있기 때문에 제 1통합칩(115)은 제 1광 인터페이스 보드(110)의 이스트 및 웨스트 광 모듈(111, 112)로부터의 수신 신호와 제 2광 인터페이스 보드(120)의 이스트 및 웨스트 광 모듈(121, 122)로부터의 수신 신호 중 2개를 수신할 수 있게 된다.
또한, 상기 제 1통합칩(115)은 상기 제 1 및 제 2먹스(113, 114)의 출력을 수신 신호로 수신하고 AON 신호와 내부 제어신호에 따라 이들 중 하나를 선택하여 역다중화한 후 하위 계위로 출력하고, 하위 계위로부터 수신한 신호를 AON 신호와 내부 제어신호에 따라 다중화한 후 상기 이스트 광모듈(111) 및 웨스트 광모듈(112) 중 하나에 직접 제공한다. 즉, 송신의 경우는 통합칩에 존재하는 보드의 광 모듈들 중 하나로만 송신이 가능하지만, 이는 동일한 하위계위 신호가 제 1광 인터페이스 보드의 통합칩(115)과 제 2광 인터페이스 보드의 통합칩(125)에 공통적으로 제공되고 이들 중 사용할 통합칩을 AON 신호 및 내부 프로토콜에 의한 제어 신호로 결정하게 되므로 하위계위로부터의 송신 신호 역시 제 1광 인터페이스 보드(110) 및 제 2광 인터페이스 보드(120)의 모든 광 모듈들(111, 112, 121, 122) 중 선택된 하나로 출력될 수 있다.
도시된 바와 같이 제 1및 제 2광 인터페이스 보드(110, 120)의 구성이 동일하기 때문에 대량 제조가 용이하다.
상기 제 1통합칩(115)의 구성 및 동작을 좀더 살펴보면, 상기 제 1및 제 2먹스들(113, 114)을 통해 수신되는 신호들 중 하나를 차단하고 상기 이스트 광모듈(111)과 웨스트 광모듈(112)로 출력되는 신호들 중 하나를 차단하는 광처리부와, 상기 광처리부를 통한 수신신호를 역다중화하여 하위 계위로 전달하고, 하위 계위로부터의 신호를 다중화하여 이를 상기 광처리부에 제공하는 다중화/역다중화부를 구비한다. 또한, 이러한 광처리부와 다중화/역다중화부는 AON 신호 및 설계자가 설정한 내부 프로토콜에 의한 제어신호에의해 칩의 동작 여부 및 송수신 경로의 설정이 실시된다.
이제, 상기와 같은 본 발명 일실시예를 이용하여 점대점 구성과 링 구성을 한 경우에 대해 간단히 설명하도록 한다.
먼저, 점대점 구성의 경우 제 1광 인터페이스 보드(110)에 아무 이상이 없다면 제 2광 인터페이스 보드(120)는 별도의 광 인터페이스 포트로 동작할 수 있다. 이 경우 수신되는 신호는 제 1광 케이블(OC1)과 제 2광 케이블(OC2) 모두에 동시에 제공되며 상기 이스트 광모듈(111)과 웨스트 광모듈(112) 모두에 수신된다. 상기 웨스트 광모듈(112)은 단순히 수신만 하면서 이스트 광모듈(111)로 수신한 광 신호를 검증하는 역할을 한다.
상기 이스트 광모듈(111)과 웨스트 광모듈(112)의 수신 출력은 제 1먹스(113)와 제 2먹스(114)에 제공되며, 여기서 현재 제 1광 인터페이스 보드(110)에 이상이 없으므로 이들 신호가 그대로 제 1통합칩(115)에 제공된다.
상기 제 1통합칩(115)은 이들 신호 중에서 이스트 신호만을 받아들여 이를 역다중화 하여 하위 계위로 전달한다. 송신의 경우는 그 반대로 동작하며 제 1통합칩(115)에서 다중화된 신호가 직접 이스트 광모듈(111)에 제공되어 상기 제 1광케이블(OC1)을 통해 송출되게 된다.
만일, 상기 제 1광 인터페이스 보드(110)의 이스트 광모듈(111)에 이상이 있는 경우 웨스트 광모듈(112)로 절체되며, 현재 수신만 하던 웨스트 광모듈(112)의 신호를 제 1통합칩(115)이 받아들이고 송신 신호를 웨스트 광모듈(112)에 전달하여 이를 제 2광케이블(OC2)로 송출한다.
만일, 상기 제 1광 인터페이스 보드(110)에 이상이 있다면 AON 신호에 의해 상기 제 2광 인터페이스 보드(120)가 상기 제 1광 인터페이스 보드(110)를 절체할 수 있다.
이제 링 구성을 이용하는 경우를 예를들어 설명하도록 한다. 제 1광 인터페이스 보드(110)와 제 2광 인터페이스 보드(120)에 이상이 없는 경우 수신되는 신호는 제 1광 인터페이스 보드(110)의 이스트 광모듈(111)을 통해 수신되고, 송신되는 신호는 제2광 인터페이스 보드(120)의 웨스트 광모듈(122)을 통해 송신된다. 이를 위한 신호 흐름은 상기 설명한 바와 같이 현재의 구성으로 간단하게 실시할 수 있다.
즉, 제 1광 인터페이스 보드(110)의 이스트 광모듈(111)을 통해 수신된 신호는 제 1통합칩(115)을 통해 수신될 수 있으며 경우에 따라서는 제 2통합칩(125)을 통해 수신될 수 있다. 이는 먹스(113, 124)와 AON 신호 및 개발자가 설정한 프로토콜에 따라 변경될 수 있다. 또한, 송신 신호는 제 2광 인터페이스 보드(120)의 웨스트 광모듈(122)을 통해 송신되므로 제 2통합칩(125)이 동작하여 송신 신호를 상기 웨스트 광모듈(1220)에 제공한다.
만일, 상기 제 1광 인터페이스 보드(110)의 이스트 광모듈(111)이나 제 2광 인터페이스 보드(120)의 웨스트 광모듈(122)에 이상이 있는 경우 제 2광 인터페이스 보드(120)의 이스트 광모듈(121)이 수신용으로 사용되고 제 1광 인터페이스 보드(110)의 웨스트 광모듈(112)이 송신용으로 절체되어 사용된다.
만일 제 1광 인터페이스 보드(110) 혹은 제 2광 인터페이스 보드(120)에 문제가 있는 경우 대응하는 광 인터페이스 보드의 이스트 광모듈이 수신용으로 사용되고 웨스트 광모듈이 송신용으로 사용되어 링 구성을 완전하게 유지할 수 있다. 이 경우 내부적인 레지스터 설정 등이 필요하며 이는 개발자에 의해 용이하게 설계될 수 있다.
이러한 각 구성 및 문제 발생의 시나리오에 따른 경로 전환은 상기 제 1및 제 2먹스의 제어 신호와 통합칩에 제공되는 제어 신호에 의해 실시되는데, 이는 AON 신호와 시스템 구성의 프로토콜에 따라 소프트웨어적으로 제공되는 것이 바람직하다.
비록 도시되지는 않았지만, 상기 광 모듈들과 통합칩의 인터페이스를 위해서는 클럭 인터페이스가 더 필요한데, 이는 개발자의 선택에 따라 보드 상에 내장하거나 별도로 구성될 수 있다.
상기한 바와 같이 본 발명 통합칩을 이용한 광 인터페이스 장치는 광 처리부와 다중화/역다중화부를 통합한 통합칩을 적용하여 이스트 및 웨스트 광모듈과 상기 통합칩을 구비한 광 인터페이스 보드를 구성하고, 상기 보드와 동일한 보드를 마더보드를 통해 수신 경로가 상호 제공되도록 연결함으로써 광 인터페이스 장치에 사용되는 보드의 수와 크기를 줄여 비용을 낮추고, 내부적인 먹스들과 통합칩에 대한 제어 신호 및 AON 신호를 통해 점대점 구성 및 링 구성에서의 보호절체를 모두 지원하여 성능을 개선하는 효과가 있다.
도1은 종래 광 인터페이스 장치의 구성을 보인 구성도.
도2는 본 발명 일 실시예에 따른 광 인터페이스 장치의 구성을 보인 구성도.
*도면의 주요 부분에 대한 부호의 설명*
OC1~OC4: 광케이블 110: 제 1광 인터페이스 보드
111: 이스트 광모듈 112: 웨스트 광모듈
113,114: 먹스 115: 제 1통합칩(ASIC)
120: 제 2광 인터페이스 보드 121: 이스트 광모듈
122: 웨스트 광모듈 123,124: 먹스
125: 제 2통합칩(ASIC)

Claims (4)

  1. 동일하게 구성된 한쌍의 광 인터페이스 보드를 마더보드를 통해 연결한 광 인터페이스 장치에 있어서, 제 1광케이블과 연결되는 이스트 광모듈과; 제 2광케이블과 연결되는 웨스트 광모듈과; 상기 이스트 광모듈의 수신 신호와 외부로부터의 수신 신호를 받아 이들 중 하나를 선택하는 제 1먹스와; 상기 웨스트 광모듈의 수신 신호와 외부로부터의 수신 신호를 받아 이들 중 하나를 선택하는 제 2먹스와; 상기 제 1 및 제 2먹스의 출력을 수신 신호로 수신하고 AON 신호와 내부 제어신호에 따라 이들 중 하나를 선택하여 역다중화한 후 하위 계위로 출력하고, 하위 계위로부터 수신한 신호를 AON 신호와 내부 제어신호에 따라 다중화한 후 상기 이스트 광모듈 및 웨스트 광모듈 중 하나에 직접 제공하는 통합칩을 포함하는 광 인터페이스 보드를 구비하는 것을 특징으로 하는 통합칩을 이용한 광 인터페이스 장치.
  2. 제 1항에 있어서, 상기 통합칩은 상기 제 1및 제 2먹스를 통해 수신되는 신호들 중 하나를 차단하고 상기 이스트 광모듈과 웨스트 광모듈로 출력되는 신호들 중 하나를 차단하는 광처리부와; 상기 광처리부를 통한 수신신호를 역다중화하여 하위 계위로 전달하고 하위 계위로부터의 신호를 다중화하여 이를 상기 광처리부에 제공하는 다중화/역다중화부를 포함하며, AON 신호 및 내부 제어신호에 의해 칩의 동작 여부가 결정되는 것을 특징으로 하는 통합칩을 이용한 광 인터페이스 장치.
  3. 제 1항에 있어서, 상기 제 1먹스는 이스트 광모듈 수신 신호와 동일한 구조의 외부 광 인터페이스 보드로부터 웨스트 광모듈 수신 신호를 받아 내부 제어 신호에 의해 이들 중 하나를 선택적으로 상기 통합칩에 제공하고, 제 2먹스는 웨스트 광모듈 수신 신호와 동일한 구조의 외부 광 인터페이스 보드로부터 이스트 광모듈 수신 신호를 받아 내부 제어 신호에 의해 이들 중 하나를 선택적으로 상기 통합칩에 제공하는 것을 특징으로 하는 통합칩을 이용한 광 인터페이스 장치.
  4. 제 1항에 있어서, 상기 제 1및 제 2먹스의 제어 신호와 통합칩에 제공되는 제어 신호는 AON 신호와 시스템 구성의 프로토콜에 따라 소프트웨어적으로 제공되는 것을 특징으로 하는 통합칩을 이용한 광 인터페이스 장치.
KR10-2003-0033066A 2003-05-23 2003-05-23 통합칩을 이용한 광 인터페이스 장치 KR100498354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0033066A KR100498354B1 (ko) 2003-05-23 2003-05-23 통합칩을 이용한 광 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0033066A KR100498354B1 (ko) 2003-05-23 2003-05-23 통합칩을 이용한 광 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20040100648A KR20040100648A (ko) 2004-12-02
KR100498354B1 true KR100498354B1 (ko) 2005-07-01

Family

ID=37378012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0033066A KR100498354B1 (ko) 2003-05-23 2003-05-23 통합칩을 이용한 광 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100498354B1 (ko)

Also Published As

Publication number Publication date
KR20040100648A (ko) 2004-12-02

Similar Documents

Publication Publication Date Title
US5406549A (en) Ring interworking between path-switched ring transmission systems
US6198721B1 (en) Method and system for data transmission in a ring network
US20060133804A1 (en) Method and apparatus for protecting optical signals within a wavelength division multiplexed environment
JP3740969B2 (ja) 光クロスコネクト装置
JP2005057722A (ja) 切替型メディア変換器とこれを含む上下向同一波長のリング型ｗｄｍｐｏｎシステム
US7161964B2 (en) Reconfigurable ADD/DROP, multiplexer/demultiplexer using a transceiver with loop-back function
US7539184B2 (en) Reconfigurable interconnect/switch for selectably coupling network devices, media, and switch fabric
US6185021B1 (en) Cross-connecting optical translator array
EP2197218B1 (en) A shared bus distributed intercross device
US6243512B1 (en) Optical 2-fiber ring network
JP2012075115A (ja) 光通信網用のノード
US7349411B2 (en) Economically expansible switching network
US5586115A (en) Add-drop multiplexer
KR100498354B1 (ko) 통합칩을 이용한 광 인터페이스 장치
JPH0964817A (ja) 光海底分岐装置およびその伝送路切替方法
US6744760B1 (en) Node configurations within communication systems
US20020080442A1 (en) Optical cross-connect for optional interconnection of communication signals of different multiplex levels
JP5233569B2 (ja) クロスコネクト方法及びクロスコネクト装置
WO2012131447A1 (en) System architecture and method for communication between devices over backplane to reduce interface count
JP4069130B2 (ja) 双方向光アド／ドロップマルチプレクサー及びこれを用いた双方向波長分割多重方式の環状ネットワーク
JPH0918420A (ja) 光伝送路切替装置
US20020081058A1 (en) Optical cross-connect for optional interconnection of communication signals of different multiplex levels
SE515342C2 (sv) Digitalt tidsväljarsystem
KR100256683B1 (ko) 제어신호를 이용한 분기 및 결합 제어 장치
KR100272975B1 (ko) 개인휴대통신교환기의4채널4중화채널설정장치및그방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030523

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050428

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050621

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050622

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080422

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090331

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110328

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120521

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130514

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150509