RU2017211C1

RU2017211C1 - Communication channel interface device

Info

Publication number: RU2017211C1
Authority: RU
Inventors: В.И. Копылов
Original assignee: Институт ядерных исследований РАН
Priority date: 1990-08-23
Filing date: 1990-08-23
Publication date: 1994-07-30

Abstract

FIELD: computer engineering. SUBSTANCE: data exchange between computer and communication channels is performed via control block and two stack memory buffers one of which serves as the input, and another as the output. Interface device has transceiver, control unit, transmitter unit, receiver unit, interrupt processing unit, trigger unit, OR element, input buffer, output buffer, direct-access memory unit. EFFECT: enlarged channel capacity. 2 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в многоканальных устройствах сопряжения ЭВМ с последовательными каналами связи. The invention relates to computer technology and can be used in multichannel computer interface devices with serial communication channels.

Известно сетевое интерфейсное устройство [1], состоящее из сетевого процессора, включающего в свой состав микропроцессор, память и шинный интерфейс, выходящий на шину данных, интерфейса приемопередатчика, включающего в свой состав приемный буфер магазинной памяти, передающий буфер магазинной памяти, блок прямого доступа к памяти и шинный интерфейс, выходящий на шину данных, приемопередатчика, сопрягаемого с каналом связи последовательного типа и шины данных. A network interface device [1] is known, which consists of a network processor, including a microprocessor, memory and a bus interface that goes to the data bus, a transceiver interface that includes a store memory receiver buffer, a store memory buffer, and a direct access unit memory and a bus interface that goes to the data bus, a transceiver that is paired with a serial communication channel and a data bus.

Устройство обеспечивает высокую скорость обмена данными, однако является одноканальным. С другой стороны, сопряжение ЭВМ с N каналами связи посредством N сетевых интерфейсов приводит к значительной аппаратурной избыточности распределенной системы в целом. The device provides a high speed data exchange, but is single-channel. On the other hand, interfacing a computer with N communication channels via N network interfaces leads to significant hardware redundancy of the distributed system as a whole.

Наиболее близким по технической сущности к заявляемому устройству является устройство для сопряжения ЭВМ с каналами связи [2], содержащее приемопередатчик, блок управления, включающий в себя микропроцессор и память, блок передатчиков, блок приемников, блок обработки прерываний, триггер, блок элементов И и блок триггеров. Closest to the technical nature of the claimed device is a device for interfacing a computer with communication channels [2], comprising a transceiver, a control unit including a microprocessor and memory, a transmitter unit, a receiver unit, an interrupt processing unit, a trigger, an I block, and a unit triggers.

Однако устройство не обеспечивает высокую производительность обмена из-за необходимости затрат времени ЭВМ на буферизацию данных для каналов связи, анализ достоверности передаваемой информации, организацию передачи данных по определенному протоколу, а также диагностику средств передачи. However, the device does not provide high exchange performance due to the need for computer time to buffer data for communication channels, analyze the reliability of the transmitted information, organize the transmission of data using a specific protocol, and diagnose transmission media.

Целью изобретения является повышение производительности обмена данными между ЭВМ и каналами связи. The aim of the invention is to increase the productivity of data exchange between computers and communication channels.

Цель достигается тем, что в устройство для сопряжения ЭВМ с каналами связи, содержащее приемопередатчик, блок управления, блок передатчиков, блок приемников, блок обработки прерываний и блок триггеров, введены элементы ИЛИ, приемный буфер магазинной памяти, передающий буфер магазинной памяти и блок прямого доступа в память, при этом входы-выходы данных блока обработки прерываний, блока управления, приемного и передающего буферов магазинной памяти, блока передатчиков, блока приемников, приемопередатчика и вход управления блока прямого доступа в память объединены шиной данных, выход данных приемного буфера магазинной памяти и вход данных передающего буфера магазинной памяти соединены с первым входом-выходом данных блока прямого доступа в память, второй вход-выход которого является входом-выходом устройства, а выход прерывания подключен к первому входу блока обработки прерываний, второй и третий входы которого соединены со статусными выходами соответственно приемного и передающего буферов магазинной памяти, четвертый - со статусным выходом приемопередатчика, пятый - с выходом элемента ИЛИ, а выход - с входом прерывания блока управления, статусные входы которого соединены с информационными выходами блока триггеров и с соответствующими входами элемента ИЛИ, а управляющий выход - с входом сброса блока триггеров, объединяющим входы сброса всех триггеров, установочные входы каждого из которых подключены к соответствующим информационным выходам блока приемников, входы которого соединены с канальными входами устройства, а выход данных - с входом приемопередатчика, выход которого подключен к входу данных блока передатчиков, выходы которого соединены с канальными выходами устройства. The goal is achieved in that in the device for interfacing a computer with communication channels, containing a transceiver, a control unit, a transmitter unit, a receiver unit, an interrupt processing unit and a trigger unit, OR elements are introduced, a store memory receiving buffer, a store memory transmit buffer and a direct access unit into the memory, while the inputs and outputs of the interrupt processing unit, the control unit, the receiving and transmitting buffers of the store memory, the transmitter unit, the receiver unit, the transceiver and the control input of the direct the mortar in the memory is connected by a data bus, the data output of the store buffer receiving buffer and the store store transmit buffer data input are connected to the first data input-output of the direct memory access unit, the second input-output of which is the device input-output, and the interrupt output is connected to the first the input of the interrupt processing unit, the second and third inputs of which are connected to the status outputs of the receiving and transmitting buffer of the store memory, the fourth to the status output of the transceiver, the fifth to the output of the OR element, and the output with the interrupt input of the control unit, the status inputs of which are connected to the information outputs of the trigger unit and with the corresponding inputs of the OR element, and the control output is with the reset input of the trigger unit, combining the reset inputs of all triggers, the installation inputs of each of which connected to the corresponding information outputs of the receiver unit, the inputs of which are connected to the channel inputs of the device, and the data output is connected to the input of the transceiver, the output of which is connected to the data input of the unit transmitters, the outputs of which are connected to the channel outputs of the device.

Введенные элементы являются признаками, обладающими существенными отличиями от прототипа, так как эти элементы: элемент ИЛИ, приемный и передающий буферы магазинной памяти и блок прямого доступа в память в совокупности и во взаимосвязи с элементами известного устройства образуют новую совокупность признаков, обеспечивающую выполнение устройством новой функции: организацию такого обмена между ЭВМ и некоторым множеством каналов связи, когда информация для каналов связи сначала целиком переписывается из памяти ЭВМ в режиме прямого доступа в передающий буфер магазинной памяти, откуда затем под управлением блока управления подается в приемопередатчик, с выхода которого данные в последовательном виде через блок передатчиков поступают в выделенный канал связи, а информация для ЭВМ из какого-либо канала связи, поступающая с выхода блока приемников в последовательном виде на вход приемопередатчика, с его входа-выхода данных передается под управлением микроЭВМ в приемный буфер магазинной памяти, откуда затем в режиме прямого доступа целиком переписывается в память ЭВМ. Это дает положительный эффект - повышает производительность обмена данными между ЭВМ и каналами связи за счет сокращения затрат времени ЭВМ на буферизацию данных в программном режиме, анализ достоверности передаваемой информации, организацию передачи данных по определенному протоколу и диагностику средств передачи. The introduced elements are signs that have significant differences from the prototype, since these elements: an OR element, receiving and transmitting store memory buffers and a direct memory access unit, in combination and in conjunction with elements of a known device, form a new set of signs that ensures that the device performs a new function : the organization of such an exchange between a computer and some set of communication channels, when the information for communication channels is first completely rewritten from the computer memory in direct access mode upa to the transmitting buffer of the store memory, from where it is then fed under control of the control unit to the transceiver, from the output of which data in sequential form through the block of transmitters enter a dedicated communication channel, and information for computers from any communication channel coming from the output of the receiver unit to in sequential form to the input of the transceiver, from its input-output data is transmitted under the control of a microcomputer to the receiving buffer of the store memory, from where it is then completely rewritten in direct access mode to the computer memory. This gives a positive effect - it increases the productivity of data exchange between computers and communication channels by reducing the time spent on computers to program data buffering, analyzing the reliability of the transmitted information, organizing data transfer according to a specific protocol and diagnosing transmission media.

Блок-схема устройства представлена на фиг.1; алгоритм его функционирования - на фиг.2
Устройство содержит приемопередатчик 1, блок 2 управления, включающий в себя микропроцессор 3 и память 4, блок 5 передатчиков, включающий в себя мультиплексор 6 передатчика и преобразователи 7 уровня, блок 8 приемников, включающий в себя мультиплексор 9 приемников и преобразователи 10 уровня, блок 11 обработки прерываний, блок 12 триггеров, содержащий RS-триггеры 13 по числу каналов связи, элемент ИЛИ 14, приемный 15 и передающий 16 буферы магазинной памяти и блок 17 прямого доступа в память.The block diagram of the device shown in figure 1; the algorithm of its operation - figure 2
The device comprises a transceiver 1, a control unit 2, including a microprocessor 3 and a memory 4, a transmitter unit 5, which includes a transmitter multiplexer 6 and level 7 converters, a receiver unit 8, including a receiver multiplexer 9 and level 10 converters, a block 11 interrupt processing, block 12 triggers, containing RS-triggers 13 according to the number of communication channels, an OR element 14, receiving 15 and transmitting 16 store memory buffers and block 17 direct access to memory.

Входы-выходы данных блока 11 обработки прерываний, блока 2 управления, приемного 15 и передающего 16 буферов магазинной памяти, блока 5 передатчиков, блока 8 приемников, приемопередатчика 1 и вход управления блока 17 прямого доступа в память объединены шиной данных. Выход данных приемного 15 и вход данных передающего 16 буферов магазинной памяти соединены с первым входом-выходом данных блока 17 прямого доступа в память, второй порт которого сопрягается с памятью ЭВМ и является входом-выходом устройства, а выход прерывания подключен к первому входу блока 11 обработки прерываний. Второй и третий входы блока 11 соединены со статусными выходами соответственно приемного 15 и передающего 16 буферов магазинной памяти, четвертый вход - со статусным выходом приемопередатчика 1, пятый вход - с выходом элемента ИЛИ 14, а выход - с входом прерывания блока 2 управления, статусные входы которого соединены с выходами блока 12 триггеров и с соответствующими входами элемента ИЛИ 14, а управляющий выход - с входом сброса блока 12 триггеров, объединяющим входы сброса всех триггеров 13. Установочные входы триггеров 13 подключены к соответствующим информационным выходам преобразователей 10 уровня и входам мультиплексора 9 блока 8 приемников, входы которого соединены с канальными входами устройства, а выход данных - с последовательным входом приемопередатчика 1, последовательный выход которого подключен через мультиплексор 6 и преобразователи 7 уровня блока 5 передатчиков к канальным выходам устройства. The data inputs and outputs of the interrupt processing unit 11, the control unit 2, the receiving 15 and the transmitting 16 store memory buffers, the transmitter unit 5, the receiver unit 8, the transceiver 1, and the control input of the direct memory access unit 17 are connected by a data bus. The output data of the receiving 15 and the data input of the transmitting 16 store memory buffers are connected to the first data input-output of the direct memory access unit 17, the second port of which is connected to the computer memory and is the input-output of the device, and the interrupt output is connected to the first input of the processing unit 11 interruptions. The second and third inputs of block 11 are connected to the status outputs of receiving 15 and transmitting 16 store memory buffers respectively, the fourth input is with the status output of transceiver 1, the fifth input is with the output of OR element 14, and the output is with the interrupt input of control unit 2, status inputs which is connected to the outputs of the block of 12 triggers and the corresponding inputs of the OR element 14, and the control output is connected to the reset input of the block of 12 triggers, combining the reset inputs of all triggers 13. The setting inputs of the triggers 13 are connected to the corresponding to them the information outputs of level 10 converters and the inputs of multiplexer 9 of receiver unit 8, the inputs of which are connected to the channel inputs of the device, and the data output is connected to the serial input of the transceiver 1, the serial output of which is connected through the multiplexer 6 and level 7 converters of block 5 of the transmitters to the channel outputs .

Устройство работает следующим образом. The device operates as follows.

Информационная посылка в виде последовательдного кода поступает по одному или одновременно нескольким из канальных входов на соответствующий вход преобразователя 10 уровней, где преобразуется в потенциальный вид и с соответствующего выхода которого поступает на один из входов мультиплексора 9 приемников и вход установки соответствующего RS-триггера 13 блока 12 триггеров. Триггер 13 устанавливается, сигнал с его выхода поступает на один из статусных входов блока 2 управления и элемент ИЛИ 14, с выхода которого подается на пятый вход блока 11 обработки прерываний, формирующего в ответ на своем выходе сигнал прерывания, поступающий на вход прерывания блока 2 управления и вызывающий переход блока управления от выполнения основной программы к обслуживанию прерывания. В ходе исполнения подпрограммы прерывания блок 2 управления анализирует состояние блока 11 обработки прерываний, вытесняя источник прерывания, и считывает содержимое своих статусных входов, отражающее состояние блока 12 триггеров. Позиционный код, считанный блоком 2 управления из блока триггеров, показывает, из каких каналов связи пришли информационные посылки к моменту формирования сигнала прерывания. Считав этот позиционный код, блок 2 управления принимает в соответствии с заложенной программой решение о степени приоритета того или иного канала связи и затем посылает управляющий код на вход-выход данных блока 8 приемников, переключая выход данных мультиплексоров 9 на соответствующий выход преобразователя 10 уровня. Теперь все последующие информационные посылки из выбранного таким образом канала связи проходят на вход приемопередатчика 1, где они преобразуются из последовательного вида в параллельный. Каждый раз по окончании преобразования приемопередатчик 1 формирует на своем статусном выходе сигнал, поступающий на четвертый вход блока 11 обработки прерываний, который в ответ формирует на своем выходе прерывания сигнал, поступающий на вход прерывания блока 2 управления и вызывающий переход блока управления к выполнению подпрограммы обслуживания прерывания. В результате анализа состояния блока 11 обработки прерываний блок 2 управления в данном случае считывает из входа-выхода данных приемопередатчика 1 слово данных и записывает его в инкрементном режиме в приемный буфер 15 магазинной памяти, после чего размаскирует статусный выход буфера 15, соединенный с вторым входом прерывания блока 11 обработки прерываний. The information package in the form of a serial code is supplied via one or several of the channel inputs to the corresponding input of the level converter 10, where it is converted into a potential form and from the corresponding output of which goes to one of the inputs of the multiplexer 9 of the receivers and the installation input of the corresponding RS-trigger 13 of block 12 triggers. The trigger 13 is installed, the signal from its output goes to one of the status inputs of the control unit 2 and the OR element 14, from the output of which is fed to the fifth input of the interrupt processing unit 11, which generates an interrupt signal in response to its output to the interrupt input of the control unit 2 and causing the control unit to transition from executing the main program to serving the interrupt. During the execution of the interrupt routine, the control unit 2 analyzes the status of the interrupt processing unit 11, displacing the interrupt source, and reads the contents of its status inputs, which reflects the status of the trigger unit 12. The positional code, read by the control unit 2 from the trigger unit, shows which communication channels the information packages came from at the time the interrupt signal was generated. Having read this positional code, the control unit 2 takes a decision on the priority level of a particular communication channel in accordance with the program laid down and then sends a control code to the data input-output of the receiver unit 8, switching the data output of the multiplexers 9 to the corresponding output of the level 10 converter. Now, all subsequent information messages from the communication channel selected in this way pass to the input of the transceiver 1, where they are converted from serial to parallel. Each time, at the end of the conversion, the transceiver 1 generates a signal at its status output coming to the fourth input of the interrupt processing unit 11, which in response generates a signal at its interrupt output that goes to the interrupt input of the control unit 2 and causing the control unit to switch to the execution of the interrupt service routine . As a result of the analysis of the state of the interrupt processing unit 11, the control unit 2 in this case reads the data word from the data transceiver 1 input-output and writes it in incremental mode to the store memory buffer 15, after which it unmasks the status output of the buffer 15 connected to the second interrupt input block 11 interrupt processing.

Размаскированный сигнал на статусном выходе буфера 15 появляется лишь в случае, когда буфер 15 полностью считан, поэтому в данном случае блок 11 не формирует сигнал прерывания для блока 2 управления. The masked signal at the status output of the buffer 15 appears only in the case when the buffer 15 is fully read, therefore, in this case, the block 11 does not generate an interrupt signal for the control unit 2.

В дальнейшем прием данных с выбранного канала связи происходит аналогично описанному выше вплоть до момента окончания передачи массива данных, после чего блока 2 управления через вход управления по шине данных программирует соответствующим образом блок 17 прямого доступа в память. По окончании программирования блок 17 осуществляет перепись содержимого буфера 15 в память ЭВМ, после чего буфер 15 формирует на своем статусном выходе сигнала, по которому блок 11 обработки прерываний вырабатывает сигнал прерывания, поступающий на вход прерывания блока 2 управления, который таким образом информируется, что операция переписи массива данных из канала связи в ЭВМ закончилась. После этого блок 2 управления вновь маскирует статусный выход буфера 15 и устройство, таким образом, оказывается подготовленным к дальнейшему взаимодействию ЭВМ с каналами связи. In the future, the reception of data from the selected communication channel occurs similarly to that described above until the moment the data array is transferred, after which the control unit 2, through the control input via the data bus, programs the direct memory access unit 17 accordingly. At the end of programming, block 17 transfers the contents of buffer 15 to the computer memory, after which buffer 15 generates a signal at its status output, according to which the interrupt processing unit 11 generates an interrupt signal, which is fed to the interrupt input of control unit 2, which thus informs that the operation the census of the data array from the communication channel to the computer is over. After that, the control unit 2 again masks the status output of the buffer 15 and the device, thus, is prepared for further interaction of the computer with the communication channels.

Если инициатором передачи данных выступает ЭВМ, то на выходе прерывания блока 17 прямого доступа в память появляется сигнал, поступающий на первый вход блока 11 обработки прерываний, который формирует сигнал, поступающий на вход прерывания блок 2 управления и вызывающий переход блок управления к выполнению подпрограммы обслуживания прерывания. В ходе исполнения подпрограммы блок 2 управления анализирует состояние блока 11 обработки прерываний, вытесняя источник прерываний, и считывает из ЭВМ через второй вход-выход данных блока 17 информацию о массиве данных, включающую, в частности, размер массива и номер канала связи, в которой будут переданы эти данные. В дальнейшем блок 2 управления через вход управления по шине данных программирует соответствующим образом блок 17 прямого доступа в память. По окончании программирования блок 17 осуществляет перепись массива данных из памяти ЭВМ в передающий буфер 16 магазинной памяти, после чего блок 2 управления размаскирует статусный выход буфера 16. Размаскированный сигнал на статусном выходе буфера 16 появляется лишь в случае, когда буфер 16 полностью считан, поэтому в данном случае блок 11 не формирует сигнал прерывания для блока 2 управления. Теперь блок управления через вход данных посылает управляющий код в блок 5 передатчиков, переключая тем самым последовательный выход приемопередатчика 1 на соответствующий канальный выход устройства через мультиплексор 6 передатчика и преобразователи 7 уровня, после чего в декрементном режиме пересылает данные из буфера 16 на вход-выход данных приемопередатчика 1, с последовательного выхода которого эти данные в последовательном виде проходят через блок 5 передатчиков в выбранный канальный выход устройства. По окончании передачи каждого слова данных приемопередатчик 1 формирует на своем статусном выходе сигнал, поступающий на четвертый вход блока 11 обработки прерываний и вызывающий появление на выходе блока 11 сигнала прерывания, поступающего на вход прерывания блока 2 управления, по которому тот определяет готовность приемопередатчика 1 к приему из буфера 16 следующего слова данных. If the computer is the initiator of data transfer, then at the interrupt output of the direct memory access block 17, a signal appears at the first input of the interrupt processing unit 11, which generates a signal fed to the interrupt input of the control unit 2 and causing the control unit to switch to the execution of the interrupt service routine . During the execution of the subprogram, the control unit 2 analyzes the state of the interrupt processing unit 11, displacing the interrupt source, and reads from the computer through the second data input / output block 17 information about the data array, including, in particular, the size of the array and the number of the communication channel in which transmitted this data. Subsequently, the control unit 2, through the control input via the data bus, programs the direct memory access unit 17 accordingly. At the end of programming, block 17 transfers the data array from the computer memory to the transmitting buffer 16 of the store memory, after which the control unit 2 unmasks the status output of the buffer 16. The masked signal at the status output of the buffer 16 appears only when the buffer 16 is fully read, therefore In this case, unit 11 does not generate an interrupt signal for control unit 2. Now the control unit sends a control code to the transmitter unit 5 through the data input, thereby switching the serial output of the transceiver 1 to the corresponding channel output of the device through the transmitter multiplexer 6 and level 7 converters, after which it sends the data from the buffer 16 to the data input-output in decrement mode transceiver 1, from the serial output of which this data in sequential form passes through block 5 of transmitters to the selected channel output of the device. At the end of the transmission of each data word, the transceiver 1 generates a signal on its status output that is transmitted to the fourth input of the interrupt processing unit 11 and causes an interrupt signal to appear at the output of the block 11, which is transmitted to the interrupt input of the control unit 2, by which it determines the readiness of the transceiver 1 to receive from buffer 16 of the next data word.

После того, как массив данных из передающего буфера 16 полностью считан, на статусном выходе буфера 16 появляется сигнал, по которому блок 11 формирует сигнал прерывания для блока 2 управления, в результате чего статусный выход буфера 16 вновь маскируется и устройство, таким образом, оказывается подготовленным к дальнейшему обеспечению взаимодействия ЭВМ с каналами связи. After the data array from the transmitting buffer 16 is completely read, a signal appears on the status output of the buffer 16, by which the block 11 generates an interrupt signal for the control unit 2, as a result of which the status output of the buffer 16 is again masked and the device is thus prepared to further ensure the interaction of computers with communication channels.

В процессе обмена данными между буферами 15, 16 и каналами связи блок 2 управления может осуществлять анализ достоверности передаваемой информации, диагностику средств передачи, а также организует обмен данными между ЭВМ и каналами связи по определенному протоколу. In the process of exchanging data between buffers 15, 16 and communication channels, the control unit 2 can analyze the reliability of the transmitted information, diagnose the means of transmission, and also organize the exchange of data between computers and communication channels according to a specific protocol.

В реализованном варианте заявляемого устройства блок управления содержит однокристальную микроЭВМ типа К1816ВЕ51 (Весноватвов М.Г., Карацюба Г. В. , Павлов В.В., Старшина В.А. Перспективные однокристальные ЭВМ // Микропроцессорные средства и системы, 1987, N 2, с.7-8) и память программ на УФППЗУ типа К573РФ6. Двунаправленная шина данных микроЭВМ объединена с входами данных памяти программ, с входами-выходами данных памяти данных и является входами-выходами данных блока 2 управления, причем вход внешнего прерывания INTO микроЭВМ является входом прерывания блока управления. In the implemented version of the claimed device, the control unit contains a single-chip microcomputer of type K1816BE51 (Vesnovatvov M.G., Karatsyuba G.V., Pavlov V.V., Starshina V.A. Perspective single-chip computers // Microprocessor tools and systems, 1987, No. 2 , p. 7-8) and the memory of programs on the UFPPZU type K573RF6. The bi-directional data bus of the microcomputer is combined with the inputs of the data of the program memory, with the inputs and outputs of the data of the data memory and is the inputs and outputs of the data of the control unit 2, and the external interrupt input INTO of the microcomputer is the interrupt input of the control unit.

Информация со статусных входов блока 2 управления через выводы Р1.0... Р1.6 квазидвунаправленного порта Р1 микроЭВМ может быть прочитана, а информация на управляющем выходе блока управления через вывод Р1.7 порта Р1 микроЭВМ установлена специальными командами чтения-записи микроЭВМ. Прерывание программы микроЭВМ инициируется фронтом сигнала, поступающего на вход INTO прерывания, а возврат из прерывания - специальной командой микроЭВМ, после чего микроЭВМ готова к обработке следующего прерывания. Управляющая программа микроЭВМ хранится в памяти программ и запускается при включении питания устройства. Information from the status inputs of the control unit 2 through the terminals P1.0 ... P1.6 of the quasi-bidirectional port P1 of the microcomputer can be read, and information on the control output of the control unit through the output P1.7 of the port P1 of the microcomputer is set by special read-write commands of the microcomputer. The interruption of the microcomputer program is initiated by the front of the signal supplied to the input INTO of the interrupt, and the return from the interrupt is initiated by the special command of the microcomputer, after which the microcomputer is ready to process the next interrupt. The control program of the microcomputer is stored in the program memory and starts when the device is turned on.

По сравнению с устройством-прототипом предлагаемое устройство за счет исполнения им описанных выше интеллектуальных функций позволяет в несколько раз повысить производительность обмена данными между ЭВМ и каналами связи, причем выигрыш существенно повышается при увеличении объема информации, передаваемой в виде массива данных, оформленного в соответствии с определенным протоколом обмена. Compared with the prototype device, the proposed device due to the execution of the above-described intellectual functions allows several times to increase the productivity of data exchange between computers and communication channels, and the gain is significantly increased with increasing amount of information transmitted in the form of an array of data, designed in accordance with a certain exchange protocol.

Изобретение может найти широкое применение в составе распределенных систем автоматизации экспериментальных исследований, в особенности имеющих гетерогенную структуру. В таких системах на устройство может быть возложен ряд дополнительных функций, таких, например, как преобразование форматов информационных посылок и т.п., что приводит к повышению качества системы автоматизации в целом. The invention can find wide application in the composition of distributed systems for the automation of experimental research, in particular with a heterogeneous structure. In such systems, a number of additional functions may be assigned to the device, such as, for example, converting information parcel formats, etc., which leads to an increase in the quality of the automation system as a whole.

Claims

A device for interfacing computers with communication channels, comprising a transceiver, a control unit, a transmitter unit, a receiver unit, an interrupt processing unit and a trigger unit, the data input-outputs of an interrupt processing unit, a transceiver, a control unit, a transmitter unit and a receiver unit being connected by a data bus, the outputs of the transmitter unit and the inputs of the receiver unit are connected to channel outputs and device inputs, characterized in that an OR element is inserted into it, receiving and transmitting store memory buffers and the unit is direct access to the memory, while the input-output data of the receiving and transmitting buffers of the store memory and the control input of the direct access unit to the memory are connected to the data bus of the device, the output of the receiving data and the input of data of transmitting buffers are connected to the first data input-output of the direct access unit memory, the second data input-output of which is the data input-output of the device, and the interrupt output is connected to the first input of the interrupt processing unit, the second and third inputs of which
connected to the status outputs of the receiving and transmitting store memory buffers, the fourth input to the status output of the transceiver, the fifth input to the output of the OR element, and the output to the interrupt input of the control unit, the status inputs of which are connected to the outputs of the trigger block and the interrupt inputs to the corresponding inputs of the OR element, and the control output with the reset input of the trigger block, the installation inputs of which are connected to the corresponding information output of the receiver block, the data output of which it is single serial with the data input of the transceiver, the serial output of which is connected to the data input of the transmitter unit.