JP2536408B2 - Data transfer device - Google Patents

Data transfer device

Info

Publication number
JP2536408B2
JP2536408B2 JP5158334A JP15833493A JP2536408B2 JP 2536408 B2 JP2536408 B2 JP 2536408B2 JP 5158334 A JP5158334 A JP 5158334A JP 15833493 A JP15833493 A JP 15833493A JP 2536408 B2 JP2536408 B2 JP 2536408B2
Authority
JP
Japan
Prior art keywords
channel
program
data transfer
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5158334A
Other languages
Japanese (ja)
Other versions
JPH0713907A (en
Inventor
肇 親泊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5158334A priority Critical patent/JP2536408B2/en
Publication of JPH0713907A publication Critical patent/JPH0713907A/en
Application granted granted Critical
Publication of JP2536408B2 publication Critical patent/JP2536408B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は情報処理装置間を光伝送
路を用いてデータ転送制御を行なうための異機種デバイ
スを接続するようにしたデータ転送装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer apparatus for connecting different types of devices for controlling data transfer between information processing apparatuses using an optical transmission line.

【0002】[0002]

【従来の技術】従来この種のデータ転送装置の1つとし
て特開平1−30170号公報においてチャネル処理装
置が提案されている。このチャネル処理装置では、チャ
ネル装置−入出力装置間で多様化された転送プロトコル
や転送速度を吸収するため入出力処理装置にチャネルパ
ス制御部およびチャネルユニットの双方からアクセス可
能な制御情報伝達用のバッファストレージを各チャネル
装置対応に設け、チャネル装置−入出力装置間のインタ
フェイスを一元化して制御している。
2. Description of the Related Art Conventionally, a channel processing device has been proposed in Japanese Patent Application Laid-Open No. 1-30170 as one of data transfer devices of this type. In this channel processing device, in order to absorb the transfer protocols and transfer speeds diversified between the channel device and the input / output device, the input / output processing device is provided with a control information transmission accessible from both the channel path control unit and the channel unit. A buffer storage is provided for each channel device, and the interface between the channel device and the input / output device is unified and controlled.

【0003】しかしながら、このようなチャネル処理装
置は、光伝送路を特別に意識した構成でなく、全く同じ
機能を違うプロトコルでサポートするような入出力装
置、すなわち、異なる設計思想のオペレーティングソフ
トウェア(以下OS)に制御される例えばS370SN
A対応装置とUNIX系装置とを同じシステムの1つの
データ転送装置内で共用することに関しては考えられて
いない。
However, such a channel processing device does not have a configuration in which an optical transmission line is specially conscious, and is an input / output device that supports exactly the same function with different protocols, that is, operating software of different design concepts (hereinafter referred to as operating software). OS controlled by S370SN, for example
There is no consideration for sharing the A-compatible device and the UNIX system device in one data transfer device of the same system.

【0004】[0004]

【発明が解決しようとする課題】近年、システムの大規
模化に従ってデータ転送装置に対するユーザー要求は基
本的な転送性能はもちろん接続性,オープン性,運用
性、および拡張性といった性能に対する要求が大きくな
ってきている。またダウンサイジングの潮流により大型
汎用機とワークステーション(以下WS)の垣根を越え
たシステムの統合を図ることが多くなってきた。この時
入出力装置は従来のまま業務単位を汎用機からWSに移
したいが移行に際して異なる装置間を接続したい、ある
いは異なる装置間で業務の分担をするためにそれらの装
置を接続したいと言う要求が増えてきた。
In recent years, with the increase in the scale of the system, user demands on the data transfer device have increased demands not only on the basic transfer performance but also on the performance such as connectivity, openness, operability, and expandability. Is coming. Also, due to the downsizing trend, integration of large-scale general-purpose machines and systems that cross the boundaries of workstations (WS) has become more common. At this time, the input / output device wants to move the work unit from the general-purpose machine to the WS as it is, but wants to connect different devices at the time of migration, or to connect those devices to share the work between different devices. Is increasing.

【0005】このようなシステム要求がある時に従来の
データ転送装置では二つの点で対応が困難である。第一
に物理インターフェイスのオープン化が不可能なことで
ある。従来型のデータ転送装置ではOSのタイプによっ
て予め決められたせいぜい数種類のプロトコルをサポー
トするのみであるため初期設計時に検討されていない入
出力装置を接続するためには再設計と同じくらいの設計
工数がかかること、アダプタなどの追加装置で機能を実
現することが多くなり運用性や拡張性が悪いこと、肝心
の転送性能が落ちることなどの欠点があった。また光伝
送路周辺回路がオープン指向でないこともある。光伝送
路はシリアル転送でありデータは1ビット(bit)ず
つ送受されるので物理的には大規模ループ形ローカルエ
リアネットワークのインタフェースであるFiber
Destributed Data Interfac
e(FDDI)準拠をうたってオープンシステムを標榜
している物も多い。データ転送装置を含む情報処理シス
テムの中ではデータは全てパラレルで処理されるため両
端に大規模なバッファが必要であり、バッファ上のデー
タの処理単位が処理方式の異なるOS毎のデータ転送装
置間ないしは光アダプタ間で不統一であるために物理的
にはつながるが論理的には使用できないという欠点があ
った。
When there is such a system request, it is difficult for the conventional data transfer device to cope with it in two respects. First, it is impossible to open the physical interface. Since the conventional data transfer device only supports at most several types of protocols that are predetermined by the type of OS, the number of design man-hours is the same as that of redesign to connect the input / output device that has not been considered in the initial design. However, there have been drawbacks such as high cost, poor performance and expandability due to the fact that functions are often implemented with additional devices such as adapters, and poor transfer performance. Moreover, the optical transmission line peripheral circuit may not be open-oriented. Since the optical transmission line is serial transfer and data is transmitted and received bit by bit, the Fiber is physically an interface of a large-scale loop type local area network.
Destributed Data Interface
Many of them are advocating open systems because they are compliant with e (FDDI). In an information processing system including a data transfer device, since all data is processed in parallel, a large-scale buffer is required at both ends, and the processing unit of the data on the buffer is between the data transfer devices of different OSs having different processing methods. Or, there is a drawback in that it cannot be used logically because it is physically connected because the optical adapters are not unified.

【0006】第2に対OSのインターフェイスが不統一
でチャネルプログラムの互換性のない入出力デバイスを
制御できないという問題である。チャネルプログラム自
体はコマンド列の集合体であるがその実行に際してタイ
ミングが全く違うデバイスを異なるOSで管理するには
チャネルプログラム全体の先取りおよびチャネル部に専
用のプロトコル吸収機能が必要になる。しかし今までの
データ転送装置内にはそのような機能を持つことがなか
ったため、異機種デバイスを完全に制御できないという
欠点があった。
Secondly, there is a problem that the interface with the OS is not unified and the input / output device having incompatible channel programs cannot be controlled. The channel program itself is a collection of command sequences, but in order to manage devices with completely different timings when they are executed by different OSs, it is necessary to prefetch the entire channel program and a dedicated protocol absorption function in the channel section. However, the conventional data transfer device does not have such a function, so that it has a drawback in that the heterogeneous device cannot be completely controlled.

【0007】[0007]

【課題を解決するための手段】本発明の第1のデータ転
送装置は、シリアル伝送路と、このシリアル伝送路の一
端に接続された少なくとも1つのチャネルユニットと、
前記シリアル伝送路の他端に接続されるとともに少なく
とも2つの異なったパラレル入出力プロトコルを持つ入
出力デバイスに接続される複数のリモートチャネルユニ
ットとを含むデータ転送装置において、前記シリアル伝
送路の前記チャネルユニット側および前記リモートチャ
ネル側の双方にデータ幅を示すデリミタをデータに付加
してフレームを構成するとともに当該フレームを前記シ
リアル伝送路に送出する手段と前記シリアル伝送路を介
して前記デリミタを受信するとともに前記デリミタが示
すデータ幅にしたがって前記フレームのデータ幅を判定
する手段とが設けられ、前記チャネルユニットと前記複
数のチャネルユニットとに前記シリアル伝送路を介して
ディレクタ装置が接続され、このディレクタ装置が前記
シリアル伝送路を介して与えられるシリアルデータをど
のチャネルユニットに与えるかを選択するスイッチ選択
手段とこのスイッチ選択手段のバス選択経路を設定切替
する制御テーブルとを備えている。
A first data transfer method of the present invention.
The transmission device includes a serial transmission line and one of the serial transmission lines.
At least one channel unit connected to the end;
Connected to the other end of the serial transmission line
With two different parallel I / O protocols
Multiple remote channel units connected to output devices
In a data transfer device including
The channel unit side of the transmission path and the remote channel
A delimiter indicating the data width is added to the data on both sides of the channel.
Frame to configure the frame and
A means for transmitting to a real transmission line and the serial transmission line
And receives the delimiter and indicates the delimiter.
Determine the data width of the frame according to the data width
Means for controlling the channel unit and the channel unit.
Number of channel units through the serial transmission line
The director device is connected and this director device
How much serial data is given through the serial transmission line
Switch selection to select whether to give to each channel unit
Means and the bus selection route of this switch selection means
And a control table for controlling.

【0008】本発明の第2のデータ転送装置は上述の第
1のデータ転送装置であって、チャネル制御装置内にマ
イクロプログラム制御回路とチャネル装置からアクセス
可能で資源を共有するローカルメモリとメインメモリへ
のメモリアクセス回路とマイクロプログラムによって制
御される演算回路とを備え、中央処理装置からのI/O
命令起動に従ってローカルメモリ上でチャネルプログラ
ムの先取り・解読・チェック・メモリ上のデータ範囲・
位置のアドレス変換とチェック、データの一部の先取り
・チェック、チャネル装置・リモートチャネルの構成制
御・エラー制御などを行うことにより、異なったI/O
プロトコルおよびOSインターフェイスを持つI/Oデ
バイスを1つのデータ転送装置内で論理的に共用可能に
するよう構成される。
A second data transfer device of the present invention is the above-mentioned first data transfer device .
No. 1 data transfer device, which is installed in the channel controller.
Access from icro program control circuit and channel device
To local and main memory where possible and share resources
Memory access circuit and microprogram
I / O from the central processing unit
Channel program in local memory according to the instruction start
Preemption / decoding / checking / data range on memory
Address translation and checking of position, prefetching part of data
・ Check, channel device ・ Remote channel configuration system
Different I / O due to control / error control
I / O device with protocol and OS interface
Devices can be shared logically within one data transfer device
Configured to do.

【0009】本発明の第3のデータ転送装置は上述の第
2のデータ転送装置であって、チャネル制御装置内にO
Sから指示された特定アドレス範囲を複数格納する手段
(以下、固定番地アクセステーブル)を設け、OSと本
データ転送装置間の規約としてI/O毎のチャネルプロ
グラム領域を設定しI/O制御を行うことにより、アド
レシング処理の簡易化・高速化を可能にするよう構成さ
れる。
A third data transfer device of the present invention is the above-mentioned first data transfer device .
No. 2 data transfer device,
Means for storing a plurality of specific address ranges designated by S
(Hereafter, fixed address access table) is provided, and OS and book
Channel protocol for each I / O is defined as a rule between data transfer devices.
By setting the gram area and performing I / O control,
Configured to enable simple and high-speed lessing process
It is.

【0010】本発明の第4のデータ転送装置は上述の第
2のデータ転送装置であって、チャネル制御装置内にO
Sから指示されたチャネルプログラムのデータ領域をメ
インメモリから格納する手段を設け、OSとこのデータ
転送装置間の規約としてI/Oデバイス単位にチャネル
プログラムのアドレス修飾を行うと同時に全チャネルプ
ログラムの先取りを行うことにより、異なったI/Oデ
バイスを制御する際の制御性能の向上を可能にするよう
構成される。
A fourth data transfer apparatus of the present invention is the above-mentioned first data transfer apparatus .
No. 2 data transfer device,
Read the data area of the channel program specified by S
A means for storing from the in-memory is provided, and the OS and this data
Channel for each I / O device as a rule between transfer devices
At the same time as modifying the program address,
Different I / O data can be obtained by pre-reading the program.
To enable improvement of control performance when controlling the vice
Composed.

【0011】本発明の第5のデータ転送装置は上述の第
2項のデータ転送装置であって、チャネル制御装置内に
OSから指示された他のデバイスのチャネルプログラム
により他のデバイスからデータを獲得する手段を設け、
OSとこのデータ転送装置間の規約としてI/Oデバイ
ス単位にチャネルプログラムを他のデバイスからロード
することにより、異なったI/Oデバイスを制御するよ
う構成される。
A fifth data transfer device of the present invention is the above-mentioned first data transfer device .
A data transfer device according to item 2, which is provided in the channel control device.
Channel program of other device specified by OS
By providing a means to acquire data from other devices,
I / O device is defined as a protocol between the OS and this data transfer device.
Load channel program from other device
To control different I / O devices.
It is composed.

【0012】また、本発明の第6のデータ転送装置は
述の第2のデータ転送装置であって、チャネル制御装置
内に異なった仕様のI/Oデバイスのコマンドを機能別
に逐次変換する手段を設け、OSとこのデータ転送装置
間の規約としてディスクとかMTとかのタイプ別にチャ
ネルプログラムを指示しこのデータ転送装置でチャネル
プログラム内のコマンドを逐次変換して実際は異なった
プロトコル・コマンドに制御されるデバイスをOSから
1つのデバイスとして扱えることを可能とするように構
成される。
Further, the sixth data transfer apparatus of the present invention on
The above-mentioned second data transfer device, which is a channel control device
I / O device commands with different specifications are sorted by function
And a data transfer device for the OS
As a rule between the discs, the type of disc or MT
Instruct the channel program and channel with this data transfer device
The commands in the program were converted one after another and actually changed
Device controlled by protocol command from OS
Designed so that it can be handled as one device
Is made.

【0013】[0013]

【0014】[0014]

【0015】[0015]

【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
An embodiment of the present invention will now be described in detail with reference to the drawings.

【0016】図において同じ参照番号は図面が異なって
も同じ要素を示す。
In the drawings, the same reference numerals indicate the same elements even if the drawings are different.

【0017】図1を参照すると、本発明の一実施例は、
メインメモリ1に接続され、チャネル制御装置2とチャ
ネル31〜3nとからなるデータ転送装置であって、リ
モートチャネル41〜4nとはシリアル伝送路である共
通の光伝送路61〜6nで接続され異なったプロトコル
を持つ入出力(I/O)デバイス群51〜5nを制御し
メインメモリ1との間でデータの授受を行う。チャネル
31〜3nの中にはマイクロプログラム制御回路311
〜31n、データバッファ321〜32n、フレームバ
ッファ331〜33n、シリアルパラレル変換回路34
1〜34n、および演算回路351〜35nを持ってい
る。リモートチャネル41〜42の中にはデバイスイン
ターフェイス制御回路411〜41n、マイクロプログ
ラム制御回路421〜42n、フレームバッファ431
〜43n、シリアルパラレル変換回路441〜44n、
データバッファ451〜45nを持っている。またこの
時I/Oデバイス51〜5nは異なったプロトコルA〜
Cで制御されるとする。
Referring to FIG. 1, one embodiment of the present invention is
A data transfer device that is connected to the main memory 1 and includes a channel control device 2 and channels 31 to 3n, and is different from the remote channels 41 to 4n by being connected by a common optical transmission line 61 to 6n which is a serial transmission line. The input / output (I / O) device groups 51 to 5n having the above protocol are controlled to exchange data with the main memory 1. A micro program control circuit 311 is included in each of the channels 31 to 3n.
To 31n, data buffers 321 to 32n, frame buffers 331 to 33n, serial-parallel conversion circuit 34
1 to 34n and arithmetic circuits 351 to 35n. In the remote channels 41 to 42, device interface control circuits 411 to 41n, micro program control circuits 421 to 42n, frame buffer 431.
To 43n, serial-parallel conversion circuits 441 to 44n,
It has data buffers 451 to 45n. At this time, the I / O devices 51 to 5n have different protocols A to
Suppose it is controlled by C.

【0018】各部のマイクロプログラムが初期化さシス
テムとしてレディ状態になりオペレーティングソフトウ
ェア(OS)から入出力要求があると中央処理装置(図
示せず)がメインメモリ1に入出力(以下I/O)命令
を準備して第1の実施例であるデータ転送装置に通知し
てくる。この通知を受けたチャネル制御装置2はメイン
メモリ1より必要な情報を読みだしてどのデバイス,チ
ャネル、およびリモートチャネルを起動するかを決定す
る。例えばI/Oデバイス52に対する入出力要求であ
るとすればリモートチャネル42およびチャネル32の
パスを使う。この時チャネル32とリモートチャネル4
2のマイクロプログラム間の通信はフレームバッファを
使用して行われる。
When the microprogram of each section is initialized and becomes a ready state as a system and an input / output request is made from the operating software (OS), a central processing unit (not shown) inputs / outputs (hereinafter I / O) to / from the main memory 1. The command is prepared and notified to the data transfer device of the first embodiment. Upon receiving this notification, the channel control device 2 reads out necessary information from the main memory 1 and determines which device, channel and remote channel to activate. For example, if the input / output request is for the I / O device 52, the paths of the remote channel 42 and the channel 32 are used. Channel 32 and remote channel 4 at this time
Communication between the two microprograms is performed using the frame buffer.

【0019】図2Aにはチャネル3n内のフレームバッ
ファ33nと、リモートチャネル4n内のフレームバッ
ファ44n上の通信フレームの種類が示されている。プ
ロトコルBで制御されるI/Oデバイス52をサポート
するためにプロトコルB用のデリミタで規定されたフレ
ームをチャネル32上で動作するマイクロプログラムと
リモートチャネル42上で動作するマイクロプログラム
が送受することによりI/O命令を実行していく。これ
はI/Oデバイス51の場合でも全く同じようにプロト
コルA用のフレームを使ってI/O命令を実行する。
FIG. 2A shows the types of communication frames on the frame buffer 33n in the channel 3n and the frame buffer 44n in the remote channel 4n. By transmitting and receiving a frame defined by the delimiter for Protocol B to support the I / O device 52 controlled by Protocol B, the microprogram operating on channel 32 and the microprogram operating on remote channel 42 I / O commands are executed. Even in the case of the I / O device 51, the frame for Protocol A is used to execute the I / O command.

【0020】このようにして同じ仕様の光伝送路を使っ
て単一のデータ転送装置内に異なるプロトコルのI/O
デバイス制御機構をそなえ、マイクロプログラムにより
光伝送路上に送られるフレーム形式を変化させて異なっ
たI/Oデバイスを制御する。
In this way, I / Os of different protocols can be installed in a single data transfer device by using the optical transmission lines having the same specifications.
It has a device control mechanism and changes the frame format sent on the optical transmission line by a microprogram to control different I / O devices.

【0021】図2Aを参照すると、4ビットのデリミタ
の値“0011”はチャネルプログラム起動プロトコル
Bを示しデータ幅は16バイト(B)であり、デリミタ
値“0001”はチャネルプログラム起動プロトコルA
を示しデータ幅は10バイト(B)である。この条件を
チャネル31〜3nのマイクロプログラム制御回路31
1−31nに格納されたマイクロプログラムおよびリモ
ートチャネル41〜4nのマイクロプログラム制御回路
421−42nに格納されたマイクロプログラムが認識
していれば、共通の光伝送路61−6nからシリアルパ
ラレル変換回路341・34nまたは441−44nお
よびフレームバッファ331−33nまたは431−4
3nを介して与えられた標準フレームのデリミタをマイ
クロプログラム制御回路311−31nまたは421−
42nのマイクロプログラムが検出する。次に条件に定
められたデータ幅の後にチェックビットを付与すればフ
レーム形式を変化させることができる。さらに受取側の
マイクロプログラムは、デリミタを検出したあと条件に
定まったデータ幅のフレームが与えられたか否かを点検
できる。
Referring to FIG. 2A, the 4-bit delimiter value "0011" indicates the channel program starting protocol B, the data width is 16 bytes (B), and the delimiter value "0001" indicates the channel program starting protocol A.
The data width is 10 bytes (B). This condition is met by the micro program control circuit 31 of the channels 31 to 3n.
If the microprogram stored in the 1-31n and the microprogram stored in the microprogram control circuits 421-42n of the remote channels 41 to 4n are recognized, the common optical transmission line 61-6n to the serial / parallel conversion circuit 341 are recognized. 34n or 441-44n and frame buffer 331-33n or 431-4
The delimiter of the standard frame given via 3n is used as the microprogram control circuit 311-31n or 421-.
42n microprogram detects. Next, if a check bit is added after the data width defined by the condition, the frame format can be changed. In addition, the receiving microprogram can check whether a frame with a specified data width is given after detecting the delimiter.

【0022】この結果、第1の実施例では1種類のシリ
アル伝送路で異なる種類の複数のパラレルI/Oプロト
コルを持つI/Oデバイスを制御できる。
As a result, in the first embodiment, an I / O device having a plurality of parallel I / O protocols of different types can be controlled by one type of serial transmission line.

【0023】図3を参照すると、本発明の第2の実施例
は、メインメモリ1に接続され、チャネル制御装置2と
チャネル31〜3nとからなるデータ転送装置であっ
て、リモートチャネル41〜4nとは共通の光伝送路6
1〜6nで接続され異なったプロトコルを持つI/Oデ
バイス群51〜5nを制御しメインメモリ1との間でデ
ータの送受を行う。チャネル31〜3nの中にはマイク
ロプログラム制御回路311〜31n、データバッファ
321〜32n、フレームバッファ331〜33n、シ
リアルパラレル変換回路341〜34nと演算回路35
1〜35nを持つ。リモートチャネル41〜4nの中に
はデバイスインターフェイス制御回路411〜41n、
マイクロプログラム制御回路421〜42n、フレーム
バッファ431〜43n、シリアルパラレル変換回路4
41〜44n、データバッファ451〜45n、光伝送
路分岐回路461〜46nを持っている。またこの時I
/Oデバイス51〜5nは異なったプロトコルA〜Cで
制御されるとする。
Referring to FIG. 3, the second embodiment of the present invention is a data transfer device which is connected to the main memory 1 and comprises a channel control device 2 and channels 31 to 3n, which are remote channels 41 to 4n. And the common optical transmission line 6
The I / O device groups 51 to 5n connected by 1 to 6n and having different protocols are controlled to exchange data with the main memory 1. Microprogram control circuits 311 to 31n, data buffers 321 to 32n, frame buffers 331 to 33n, serial / parallel conversion circuits 341 to 34n, and an arithmetic circuit 35 are included in the channels 31 to 3n.
It has 1 to 35n. In the remote channels 41 to 4n, device interface control circuits 411 to 41n,
Micro program control circuits 421 to 42n, frame buffers 431 to 43n, serial-parallel conversion circuit 4
41 to 44n, data buffers 451 to 45n, and optical transmission line branch circuits 461 to 46n. Also at this time I
The / O devices 51 to 5n are controlled by different protocols A to C.

【0024】各部のマイクロプログラムが初期化されシ
ステムとしてレディ状態になりオペレーティングソフト
ウェア(OS)から入出力要求があると中央処理装置
(図示せず)がメインメモリ1にI/O命令を準備して
この実施例であるデータ転送装置に通知してくる。この
通知を受けたチャネル制御装置2はメインメモリ1より
必要な情報を読みだしてどのエバイス,チャネル,およ
びリモートチャネルを起動するかを決定する。例えばデ
バイス52に対する入出力要求であるとすればリモート
チャネル42およびチャネル31のパスを使う。この時
チャネル31とリモートチャネル42のマイクロプログ
ラム間の通信はフレームバッファを使用して行われる。
When the microprogram of each part is initialized and the system becomes ready, and an input / output request is issued from the operating software (OS), a central processing unit (not shown) prepares I / O instructions in the main memory 1. The data transfer device according to this embodiment is notified. Upon receiving this notification, the channel controller 2 reads out the necessary information from the main memory 1 and determines which device, channel and remote channel to activate. For example, if the input / output request is for the device 52, the paths of the remote channel 42 and the channel 31 are used. At this time, communication between the micro programs of the channel 31 and the remote channel 42 is performed using the frame buffer.

【0025】図2Aにはチャネル3n内のフレームバッ
ファ33nとリモートチャネル4n内のフレームバッフ
ァ44n上の通信フレームの種類が示されている。プロ
トコルBで制御されるI/Oデバイス52をサポートす
るためにプロトコルB用のデリミタで規定されたフレー
ムを両マイクロプログラムが送受することによってI/
O命令を実行していく。これはI/Oデバイス51の場
合でも全く同じようにプロトコルA用のフレームを使っ
てI/O命令を実行する。
FIG. 2A shows the types of communication frames on the frame buffer 33n in the channel 3n and the frame buffer 44n in the remote channel 4n. Both microprograms send and receive frames defined by the delimiter for protocol B to support I / O device 52 controlled by protocol B, and
O command is executed. Even in the case of the I / O device 51, the frame for Protocol A is used to execute the I / O command.

【0026】図2Bを参照すると、リモートチャネル混
在時に行き先、来先を区別するために使用するリモート
チャネル識別子のフレーム内に含まれる構造が示されて
いる。このフレーム内のこのフィールドの内容を確認、
設定することでリモートチャネルがリモートチャネル4
1か42かを区別する。チャネル31はフレームデータ
送出の毎にチャネル識別子を設定し、このチャネル識別
子を含むフレームデータを受けたリモートチャネル41
はその受入のたびにこの識別子を確認し、自リモートチ
ャネル41が他リモートチャネル42かを点検する。他
リモートチャネル42をチャネル識別子が示していれ
ば、このフレームデータを、光伝送路分岐回路461を
介して他リモートチャネル42に送る。
Referring to FIG. 2B, there is shown a structure included in the frame of the remote channel identifier used for distinguishing the destination and the destination when the remote channels are mixed. Check the contents of this field in this frame,
The remote channel can be set to remote channel 4 by setting
Distinguish between 1 and 42. The channel 31 sets a channel identifier every time frame data is transmitted, and the remote channel 41 which receives the frame data including this channel identifier
Confirms this identifier each time it is received, and checks whether its own remote channel 41 is another remote channel 42. If the other remote channel 42 is indicated by the channel identifier, this frame data is sent to the other remote channel 42 via the optical transmission path branch circuit 461.

【0027】このように一本の光伝送路を使って単一の
データ転送装置内に異なるプロトコルのI/Oデバイス
制御機能をそなえ、光伝送路上に送られるフレーム形式
を変化させて異なったI/Oデバイスを制御する。
In this way, by using one optical transmission line, I / O device control functions of different protocols are provided in a single data transfer device, and different I / O devices are provided by changing the frame format sent on the optical transmission line. / O device is controlled.

【0028】図4を参照すると、本発明の第3の実施例
は、メインメモリ1に接続され、チャネル制御装置2と
チャネル31〜3nとからなるデータ転送装置であっ
て、リモートチャネル41〜4nとは共通の光伝送路6
1〜6nで接続され異なったプロトコルを持つI/Oデ
バイス群51〜5nを制御しメインメモリ1との間でデ
ータの送受を行う。チャネル31〜3nの中にはマイク
ロプログラム制御回路311〜31n、データバッファ
321〜32n、フレームバッファ331〜33n、シ
リアルパラレル変換回路341〜34nおよび演算回路
351〜35nを持つ。リモートチャネル41〜42の
中にはデバイスインターフェイス制御回路411〜41
n、マイクロプログラム制御回路421〜42n、フレ
ームバッファ431〜43n、シリアルパラレル変換回
路441〜44n、およびデータバッファ451〜45
nを持っている。またこの時I/Oデバイス群51〜5
nのそれぞれは異なったプロトコルA〜Cで制御される
とする。ディレクタ装置81はチャネル31〜3nとリ
モートチャネル41〜4nの間に位置する。その構造は
図5に示すように(m+1)×(m+1)のクロスバー
スイッチ811、クロスバスイッチ制御テーブル81
2、マイクロプログラム制御回路813、フレームバッ
ファ814、シリアルパラレル変換回路815、および
シリアル入出力ポート8161〜816mを備えてい
る。
Referring to FIG. 4, the third embodiment of the present invention is a data transfer device which is connected to the main memory 1 and comprises a channel control device 2 and channels 31 to 3n, which are remote channels 41 to 4n. And the common optical transmission line 6
The I / O device groups 51 to 5n connected by 1 to 6n and having different protocols are controlled to exchange data with the main memory 1. The channels 31 to 3n have micro program control circuits 311 to 31n, data buffers 321 to 32n, frame buffers 331 to 33n, serial / parallel conversion circuits 341 to 34n, and arithmetic circuits 351 to 35n. Device interface control circuits 411-41 are included in the remote channels 41-42.
n, micro program control circuits 421 to 42n, frame buffers 431 to 43n, serial-parallel conversion circuits 441 to 44n, and data buffers 451 to 45.
have n. At this time, I / O device groups 51 to 5
It is assumed that each of n is controlled by different protocols A to C. The director device 81 is located between the channels 31 to 3n and the remote channels 41 to 4n. As shown in FIG. 5, its structure is (m + 1) × (m + 1) crossbar switch 811, crossbar switch control table 81.
2, a micro program control circuit 813, a frame buffer 814, a serial / parallel conversion circuit 815, and serial input / output ports 8161 to 816m.

【0029】各部のマイクロプログラムが初期化されシ
ステムとしてレディ状態になりオペレーティングソフト
ェア(OS)から入出力要求があると中央処理装置(図
示せず)がメインメモリ1にI/O命令を準備してこの
実施例のデータ転送装置に通知する。この通知を受けた
チャネル制御装置2はメインメモリ1より必要な情報を
読みだしてどのデバイス,チャネル,リモートチャネ
ル,およびディレクタを起動するかを決定する。例えば
デバイス52に対する入出力要求であるとすればリモー
トチャネル42、ディレクタ装置81およびチャネル3
2のパスを使う。この時チャネル32とリモートチャネ
ル42およびディレクタ81のマイクロプログラム間の
通信はフレームバッファを使用して行われる。
When the microprogram of each section is initialized and the system becomes ready, and an input / output request is issued from the operating software (OS), a central processing unit (not shown) prepares I / O instructions in the main memory 1. The data transfer device of this embodiment is notified. Upon receiving this notification, the channel controller 2 reads out the necessary information from the main memory 1 and determines which device, channel, remote channel, and director to activate. For example, if the input / output request is to the device 52, the remote channel 42, the director device 81, and the channel 3
Use the 2nd pass. At this time, communication between the channel 32, the remote channel 42, and the microprogram of the director 81 is performed using the frame buffer.

【0030】図2Aには各チャネル3nのフレームバッ
ファ33n、リモートチャネル4nのフレームバッファ
44n、およびディレクタ装置81のフレームバッファ
814上の通信フレームの種類を示しておりプロトコル
Bで制御されるI/Oデバイス52をサポートするため
にプロトコルB用のデリミタで既定されたフレームを両
マイクロプログラムが送受することによってI/O命令
を実行していく。これはI/Oデバイス51の場合でも
全く同じようにプロトコルA用のフレームを使ってI/
O命令が実行される。ディレクタ装置81はプロトコル
の種別を問わずパス選択を行う。
FIG. 2A shows the types of communication frames on the frame buffer 33n of each channel 3n, the frame buffer 44n of the remote channel 4n, and the frame buffer 814 of the director device 81. The I / O controlled by the protocol B is shown. Both microprograms execute I / O commands by transmitting and receiving a frame defined by a delimiter for protocol B to support the device 52. This is the same as in the case of the I / O device 51.
The O instruction is executed. The director device 81 selects a path regardless of the type of protocol.

【0031】図2Cにはリモートチャネル混在時および
ディレクタ接続時に行き先、来先およびディレクタ内の
ポートを区別するために使用するリモートチャネル識別
子、ディレクタポート識別子のフレーム内の構造が示さ
れている。各マイクロプログラムはフレーム内のこのフ
ィールドの内容を確認,設定することでリモートチャネ
ルおよびディレクタポートを区別する。
FIG. 2C shows the structure in the frame of the remote channel identifier and the director port identifier used for distinguishing the destination, the destination and the port in the director when the remote channels are mixed and the director is connected. Each microprogram distinguishes the remote channel and director port by checking and setting the contents of this field in the frame.

【0032】このときディレクタ81のパス選択方法を
図5を参照して説明する。入出力ポート8161から入
力したシリアルデータはクロスバスイッチ811に入力
される。クロスバスイッチ制御テーブル812は予め設
定されたパス選択経路を接続するようクロスバスイッチ
を設定しているので8161と8164がクロスバ上で
接続されていればポート8164へ出力される。また図
4のようにあるチャネルから複数のリモートチャネルに
対し1:2接続とするさいにはチャネル側入力ポート8
161とすればリモート側出力ポート8164、および
8165へ同時分配し、リモート側入力ポート816
4、および8165の入力をフレーム単位にマージして
チャネル側出力ポート8161に送出するよう制御テー
ブルで管理する。
At this time, the path selection method of the director 81 will be described with reference to FIG. The serial data input from the input / output port 8161 is input to the crossbar switch 811. Since the crossbar switch control table 812 sets the crossbar switch to connect the preset path selection path, if 8161 and 8164 are connected on the crossbar, they are output to the port 8164. In addition, when making a 1: 2 connection from a certain channel to multiple remote channels as shown in Fig. 4, the channel side input port 8
161, the remote-side output ports 8164 and 8165 are simultaneously distributed to the remote-side input port 816.
Inputs 4 and 8165 are managed in a control table so that they are merged in frame units and sent to the channel side output port 8161.

【0033】このように複数の同じ光伝送路を使って単
一のデータ転送装置内に異なるプロトコルの入出力デバ
イス制御機構(以下I/Oデバイス制御機構)をそな
え、マイクロプログラムにより光伝送路上に送られるフ
レーム形式を変化させて異なったI/Oデバイスを制御
すると共にディレクタ装置によりパス選択,接続を行う
ことによりパスのビジー管理と構成制御を集中管理する
ことができる。
In this way, a plurality of the same optical transmission lines are used to provide input / output device control mechanisms (hereinafter, I / O device control mechanisms) of different protocols in a single data transfer device, and microprograms are used to provide optical transmission lines on the optical transmission lines. By controlling the different I / O devices by changing the frame format to be sent, and by performing path selection and connection by the director device, busy management of paths and configuration control can be centrally managed.

【0034】図6を参照すると、本発明の第4の実施例
は、メインメモリ1に接続され、チャネル制御装置2と
チャネル31〜3nとからなるデータ転送装置であっ
て、リモートチャネル41〜4nとは共通の光伝送路6
1〜6nで接続され異なったプロトコルを持つI/Oデ
バイス群51〜5nを制御しメインメモリ1との間でデ
ータの送受を行う。チャネル制御装置2の中には、マイ
クロプログラム制御回路21、演算回路211、メモリ
アクセス制御回路22、およびチャネルからアクセス可
能なローカルメモリ23を備えている。チャネル31〜
3nの中にはマイクロプログラム制御回路311〜31
n、データバッファ321〜32n、フレームバッファ
331〜33n、シリアルパラレル変換回路341〜3
4n、および演算回路351〜35nを持つ。リモート
チャネル41〜42の中にはデバイスインターフェイス
制御回路411〜41n、マイクロプログラム制御回路
421〜42n、フレームバッファ431〜43n、シ
リアルパラレル変換回路441〜44n、およびデータ
バッファ451〜45nを持っている。またこの時I/
Oデバイス51〜5nは異なったプロトコルA〜Cで制
御されるとする。チャネル31〜3nとリモートチャネ
ル41〜4nの間にはディレクタ装置81が接続されて
いる。
Referring to FIG. 6, the fourth embodiment of the present invention is a data transfer device which is connected to the main memory 1 and comprises a channel control device 2 and channels 31 to 3n, which are remote channels 41 to 4n. And the common optical transmission line 6
The I / O device groups 51 to 5n connected by 1 to 6n and having different protocols are controlled to exchange data with the main memory 1. The channel control device 2 includes a microprogram control circuit 21, an arithmetic circuit 211, a memory access control circuit 22, and a local memory 23 accessible from the channel. Channel 31-
Microprogram control circuits 311 to 31 are included in 3n.
n, data buffers 321 to 32n, frame buffers 331 to 33n, serial-parallel conversion circuits 341 to 341
4n, and arithmetic circuits 351 to 35n. The remote channels 41 to 42 have device interface control circuits 411 to 41n, micro program control circuits 421 to 42n, frame buffers 431 to 43n, serial / parallel conversion circuits 441 to 44n, and data buffers 451 to 45n. Also at this time I /
It is assumed that the O devices 51 to 5n are controlled by different protocols A to C. A director device 81 is connected between the channels 31 to 3n and the remote channels 41 to 4n.

【0035】各部のマイクロプログラムが初期化されシ
ステムとしてレディ状態になりオペレーティングソフト
ウェア(OS)から入出力要求があると中央処理装置
(図示せず)がメインメモリ1にI/O命令を準備して
この実施例のデータ転送装置に通知する。この通知を受
けたチャネル制御装置2内のマイクロプログラムはメイ
ンメモリ1より必要な情報を読みだすためアドレス演算
を演算回路211で行いメモリアクセス回路22を使用
してメモリをアクセスしどのデバイス,チャネル,およ
びリモートチャネルを起動するかを決定する情報を入手
する。例えばデバイス52に対する入出力要求であると
すればリモートチャネル42、ディレクタ81およびチ
ャネル32のパスが使われる。
When the microprogram of each part is initialized and the system becomes ready, and an input / output request is issued from the operating software (OS), a central processing unit (not shown) prepares I / O instructions in the main memory 1. The data transfer device of this embodiment is notified. Upon receiving this notification, the microprogram in the channel control device 2 performs address calculation by the calculation circuit 211 to read necessary information from the main memory 1 and uses the memory access circuit 22 to access the memory to determine which device, channel, And get information to decide whether to activate the remote channel. For example, if the input / output request is to the device 52, the paths of the remote channel 42, the director 81, and the channel 32 are used.

【0036】図7Aは中央処理装置1によりメモリ上に
準備されたチャネルプログラムの最も基本的な構造を示
しており、データ転送装置はこのチャネルプログラムを
取得して入出力処理を実行する。
FIG. 7A shows the most basic structure of a channel program prepared on the memory by the central processing unit 1, and the data transfer device acquires this channel program and executes input / output processing.

【0037】図6に戻ってチャネルプログラムの実行動
作を説明する。まずチャネル制御装置2内のマイクロプ
ログラム制御回路21がI/O命令の発行およびチャネ
ルプログラムヘッダーのアドレスを中央処理装置(図示
せず)から入手する。マイクロプログラムはこのアドレ
スよりまずマイクロプログラムヘッダーを取得しその中
の情報よりI/O命令の発行対象デバイスのパス情報お
よびデバイス情報を取得確定する。例えばデバイス52
であればチャネル32、リモートチャネル42、ディレ
クタ81、およびポート番号8161−8164のパス
で、動作プロトコルBというような情報である。さらに
チャネル制御装置のマイクロプログラムはチャネルプロ
グラム本体をチャネルコマンドエントリ(以下CCE)
単位に取得し、ローカルメモリ23上に配置し、チャネ
ル32のマイクロプログラムに通知する。チャネル32
およびリモートチャネル42のマイクロプログラムは順
次CCEに表されたI/Oコマンドをディレクタ81を
経由してデバイス52に送出して逐次実行させる。一連
のCCEが尽きデバイス52からI/O終了報告がなさ
れると各マイクロプログラムがデバイス52、ディレク
タ装置81およびチャネル32、および42のステータ
スを編集しローカルメモリ23上に格納する。この報告
を受けたチャネル制御装置2のマイクロプログラムが中
央処理装置へ入出力割込みを与え動作を終了する。この
一連のメモリアクセスはすべてメモリアクセス回路22
を通してなされ、取得したチャネルプログラム関連の情
報はすべてローカルメモリ23上に蓄積される。
Returning to FIG. 6, the operation of executing the channel program will be described. First, the microprogram control circuit 21 in the channel controller 2 issues an I / O command and obtains the address of the channel program header from a central processing unit (not shown). The microprogram first acquires the microprogram header from this address, and acquires and confirms the path information and device information of the device to which the I / O command is issued from the information in the microprogram header. Device 52
If so, the information is the operation protocol B in the paths of the channel 32, the remote channel 42, the director 81, and the port numbers 8161-8164. In addition, the microprogram of the channel controller sets the channel program body to the channel command entry (hereinafter CCE).
It is acquired in units, arranged in the local memory 23, and notified to the microprogram of the channel 32. Channel 32
And the microprogram of the remote channel 42 sequentially sends the I / O commands represented in the CCE to the device 52 via the director 81 and executes them sequentially. When a series of CCEs are exhausted and an I / O completion report is issued from the device 52, each microprogram edits the status of the device 52, the director device 81 and the channels 32 and 42 and stores them in the local memory 23. Upon receipt of this report, the microprogram of the channel control unit 2 gives an input / output interrupt to the central processing unit and ends the operation. This series of memory accesses are all performed by the memory access circuit 22.
All the acquired channel program-related information is stored in the local memory 23.

【0038】このように異なるプロトコルのI/Oデバ
イス制御をすべて単一のローカルメモリ上で行うことに
より、単一のデータ転送装置内で同一の光伝送路を使い
異なるI/Oを制御できる。
By thus controlling all I / O devices of different protocols on a single local memory, different I / Os can be controlled using the same optical transmission line in a single data transfer device.

【0039】図8を参照すると、本発明の第5の実施例
は、メインメモリ1に接続され、チャネル制御装置2と
チャネル31〜3nとからなるデータ転送装置であっ
て、リモートチャネル41〜4nとは共通の光伝送路6
1〜6nで接続され異なったプロトコルを持つI/Oデ
バイス群51〜5nを制御しメインメモリ1との間でデ
ータの送受を行う。チャネル制御装置2の中には、マイ
クロプログラム制御回路21、演算回路211、メモリ
アクセス制御回路22、固定番地アクセステーブル22
1、およびチャネルからアクセス可能なローカルメモリ
23を備えている。チャネル31〜3nの中にはマイク
ロプログラム制御回路311〜31n、データバッファ
321〜32n、フレームバッファ331〜33n、シ
リアルパラレル変換回路341〜34n、および演算回
路351〜35nを持つ。リモートチャネル41〜42
の中にはデバイスインターフェイス制御回路411〜4
1n、マイクロプログラム制御回路421〜42n、フ
レームバッファ431〜43n、シリアルパラレル変換
回路441〜44n、およびデータバッファ451〜4
5nを持つ。またこの時I/Oデバイス51〜5nは異
なったプロトコルA〜Cで制御されるとする。チャネル
31〜3nとリモートチャネル41〜4nの間にはディ
レクタ装置81が接続されている。
Referring to FIG. 8, the fifth embodiment of the present invention is a data transfer device which is connected to the main memory 1 and comprises a channel control device 2 and channels 31 to 3n, which are remote channels 41 to 4n. And the common optical transmission line 6
The I / O device groups 51 to 5n connected by 1 to 6n and having different protocols are controlled to exchange data with the main memory 1. The channel control device 2 includes a micro program control circuit 21, an arithmetic circuit 211, a memory access control circuit 22, and a fixed address access table 22.
1 and a local memory 23 accessible from the channel. The channels 31 to 3n have micro program control circuits 311 to 31n, data buffers 321 to 32n, frame buffers 331 to 33n, serial / parallel conversion circuits 341 to 34n, and arithmetic circuits 351 to 35n. Remote channels 41-42
Device interface control circuits 411-4
1n, micro program control circuits 421 to 42n, frame buffers 431 to 43n, serial-parallel conversion circuits 441 to 44n, and data buffers 451 to 4
It has 5n. At this time, the I / O devices 51 to 5n are controlled by different protocols A to C. A director device 81 is connected between the channels 31 to 3n and the remote channels 41 to 4n.

【0040】各部のマイクロプログラムが初期化されシ
ステムとしてレディ状態になりオペレーティングソフト
ウェア(OS)から入出力要求があると中央処理装置
(図示せず)がメインメモリ1にI/O命令を準備して
この実施例のデータ転送装置に通知する。この通知を受
けたチャネル制御装置2内のマイクロプログラムはメイ
ンメモリ1より必要な情報を読みだすためアドレス演算
を演算回路211で行いメモリアクセス回路22を使用
してメモリアクセスしてどのデバイス,チャネル,およ
びリモートチャネルを起動するかを決定する情報を入手
する。例えばデバイス52に対する入出力要求であると
すればリモートチャネル42、チャネル32およびディ
レクタ81のパスを使う。またメモリアクセスの集中す
るエリアのアドレス情報をテーブル221に保存して、
アクセス時に保存したアドレスを使用する。
When the microprogram of each unit is initialized and the system becomes ready, and an input / output request is issued from the operating software (OS), a central processing unit (not shown) prepares I / O instructions in the main memory 1. The data transfer device of this embodiment is notified. Upon receiving this notification, the microprogram in the channel control device 2 performs address calculation by the calculation circuit 211 to read necessary information from the main memory 1 and uses the memory access circuit 22 to access the memory to determine which device, channel, And get information to decide whether to activate the remote channel. For example, if the input / output request is for the device 52, the paths of the remote channel 42, the channel 32, and the director 81 are used. In addition, the address information of the area where the memory access is concentrated is stored in the table 221.
Use the address saved at the time of access.

【0041】図7Aを参照すると、中央処理装置によっ
てメモリ上に準備されたチャネルプログラムの最も基本
的な構造が示されている。データ転送装置はこのチャネ
ルプログラムを取得して入出力動作を実行する。
Referring to FIG. 7A, the most basic structure of the channel program prepared on the memory by the central processing unit is shown. The data transfer device acquires this channel program and executes the input / output operation.

【0042】また図7Bにはチャネルプログラムの修飾
状態が示され、予めOSとの間で決められたメモリ上の
エリアにチャネルプログラムが格納されている形式であ
る。これは主にバーチャルマシン(VM)などでハード
ウェア資源を共有して異なる複数OSが動くとき各OS
が自分に固有なデバイスを管理するのに必要なためであ
る。
Further, FIG. 7B shows a modified state of the channel program, which is a format in which the channel program is stored in an area on the memory which is predetermined with the OS. This is mainly when virtual machines (VMs) share hardware resources and multiple different OSs run.
Is necessary to manage your unique device.

【0043】図8に戻ってチャネルプログラムの実行動
作を説明する。まずチャネル制御装置2内のマイクロプ
ログラム制御回路21がI/O命令の発行およびチャネ
ルプログラムヘッダーのアドレスを中央処理装置(図示
せず)から入手する。この時アドレスエリアは予めOS
との間で決められたエリアであり、固定番地アクセステ
ーブル221に登録されている。マイクロプログラムは
このアドレスよりまずチャネルプログラムヘッダーを取
得しその中の情報よりI/O命令の発行対象デバイスの
パス情報およびデバイス情報を取得確定する。例えばデ
バイス52であればチャネル32、リモートチャネル4
2、ディレクタ81、およびポート番号8161−81
64のパスで、動作プロトコルBというような情報であ
る。さらにチャネル制御装置のマイクロプログラムはチ
ャネルプログラム本体をCCE単位に取得しローカルメ
モリ23上に配置しチャネル32のマイクロプログラム
に通知する。チャネル32及びリモートチャネル42の
マイクロプログラムは順次CCEに表されたI/Oコマ
ンドをディレクタ81を経由してデバイス52に送出し
て逐次実行させる。一連のCCEがつきデバイス52か
らI/O終了報告がなされると各マイクロプログラムが
デバイス52、ディレクタ81およびチャネル32,4
2のステータスを編集しローカルメモリ23上に格納
し、この報告を受けたチャネル制御装置2のマイクロプ
ログラムが中央処理装置へ入出力割込みを与え動作を終
了する。この一連のメモリアクセスはすべてメモリアク
セス回路22および固定アドレステーブル221を通し
てなされ、取得したチャネルプログラム関連の情報はす
べてローカルメモリ23上に蓄積される。
Returning to FIG. 8, the operation of executing the channel program will be described. First, the microprogram control circuit 21 in the channel controller 2 issues an I / O command and obtains the address of the channel program header from a central processing unit (not shown). At this time, the address area is OS
It is an area determined between and and is registered in the fixed address access table 221. The microprogram first obtains the channel program header from this address, and obtains and confirms the path information and device information of the device to which the I / O command is issued from the information in the channel program header. For example, if the device 52 is channel 32, remote channel 4
2, director 81, and port numbers 8161-81
Information such as operation protocol B is provided in 64 paths. Further, the microprogram of the channel control device acquires the main body of the channel program in CCE units, arranges it on the local memory 23, and notifies the microprogram of the channel 32. The microprograms of the channel 32 and the remote channel 42 sequentially send the I / O commands represented in the CCE to the device 52 via the director 81 and sequentially execute them. When a series of CCEs are attached and an I / O completion report is made from the device 52, each microprogram is sent to the device 52, the director 81 and the channels 32 and 4.
The status of No. 2 is edited and stored in the local memory 23, and the microprogram of the channel controller 2 receiving this report gives an input / output interrupt to the central processing unit to end the operation. This series of memory accesses are all performed through the memory access circuit 22 and the fixed address table 221, and all the acquired channel program-related information is stored in the local memory 23.

【0044】このように異なるプロトコルのI/Oデバ
イス制御をすべて単一のローカルメモリ上で行うことに
より、単一のデータ転送装置内で同一の光伝送路を使い
異なるI/Oを制御できる。さらに、この実施例では、
アドレス処理の簡易化および高速化を達成できる。
By thus controlling all I / O devices of different protocols on a single local memory, different I / Os can be controlled using the same optical transmission line in a single data transfer device. Further, in this embodiment,
Address processing can be simplified and speeded up.

【0045】図9を参照すると、本発明の第6の実施例
は、メインメモリ1に接続され、チャネル制御装置2と
チャネル31〜3nとからなるデータ転送装置であっ
て、リモートチャネル41〜4nとは共通の光伝送路6
1〜6nで接続され異なったプロトコルを持つI/Oデ
バイス群51〜5nを制御しメインメモリ1との間でデ
ータの送受を行う。チャネル制御装置2の中には、マイ
クロプログラム制御回路21、演算回路211、メモリ
アクセス制御回路22、アドレス変換回路221、およ
びチャネルからアクセス可能なローカルメモリ23を備
えている。チャネル31〜3nの中にはマイクロプログ
ラム制御回路311〜31n、データバッファ321〜
32n、フレームバッファ331〜33n、シリアルパ
ラレル変換回路341〜34n、および演算回路351
〜35nを持つ。リモートチャネル41〜42の中には
デバイスインターフェイス制御回路411〜41n、マ
イクロプログラム制御回路421〜42n、フレームバ
ッファ431〜43n、シリアルパラレル変換回路44
1〜44n、およびデータバッファ451〜45nを持
つ。またこの時I/Oデバイス51〜5nは異なったプ
ロトコルA〜Cで制御されるとする。チャネル31〜3
nとリモートチャネル41〜4nの間にはディレクタ装
置81が接続されている。
Referring to FIG. 9, a sixth embodiment of the present invention is a data transfer device which is connected to the main memory 1 and comprises a channel control device 2 and channels 31 to 3n, which are remote channels 41 to 4n. And the common optical transmission line 6
The I / O device groups 51 to 5n connected by 1 to 6n and having different protocols are controlled to exchange data with the main memory 1. The channel control device 2 includes a micro program control circuit 21, an arithmetic circuit 211, a memory access control circuit 22, an address conversion circuit 221, and a local memory 23 accessible from the channel. Microprogram control circuits 311 to 31n and data buffers 321 to 31n are provided in the channels 31 to 3n.
32n, frame buffers 331 to 33n, serial-parallel conversion circuits 341 to 34n, and arithmetic circuit 351.
Has ~ 35n. Among the remote channels 41 to 42, device interface control circuits 411 to 41n, micro program control circuits 421 to 42n, frame buffers 431 to 43n, serial-parallel conversion circuit 44.
1 to 44n and data buffers 451 to 45n. At this time, the I / O devices 51 to 5n are controlled by different protocols A to C. Channels 31 to 3
A director device 81 is connected between n and the remote channels 41 to 4n.

【0046】各部のマイクロプログラムが初期化されシ
ステムとしてレディ状態になりオペレーティングソフト
ウェア(OS)から入出力要求があると中央処理装置
(図示せず)がメインメモリ1にI/O命令を準備して
この実施例のデータ転送装置に通知する。この通知を受
けたチャネル制御装置2内のマイクロプログラムはメイ
ンメモリ1から必要な情報を読みだすためアドレス演算
を演算回路211で行いメモリアクセス回路22を使用
してメモリアクセスしてどのデバイス,チャネルおよび
リモートチャネルを起動するかを決定する情報を入手す
る。例えばデバイス52に対する入出力要求であるとす
ればリモートチャネル42、チャネル32およびディレ
クタ81のパスを使う。この時アドレス変換回路221
は修飾されたアドレスの内容データが示すアドレスをア
クセスするよう構成される。
When the microprogram of each part is initialized and the system becomes ready, and an input / output request is issued from the operating software (OS), a central processing unit (not shown) prepares I / O instructions in the main memory 1. The data transfer device of this embodiment is notified. Upon receiving this notification, the microprogram in the channel control device 2 performs address calculation by the calculation circuit 211 to read necessary information from the main memory 1 and performs memory access using the memory access circuit 22 to determine which device, channel and Get information that determines whether to activate a remote channel. For example, if the input / output request is for the device 52, the paths of the remote channel 42, the channel 32, and the director 81 are used. At this time, the address conversion circuit 221
Is configured to access the address indicated by the content data of the qualified address.

【0047】図7Aには中央処理装置によってメモリ上
に準備されたチャネルプログラムの最も基本的な構造が
示されている。データ転送装置はこのチャネルプログラ
ムを取得して入出力処理を実行する。図7Cには第1の
チャネルプログラム修飾方法が示され、CCEのデータ
アドレス部に修飾された場所に真の別の入出力デバイス
のためのチャネルプログラムが存在する。これは複数の
入出力デバイスの修飾方法それぞれが異なり、チャネル
プログラムの歩進性が合わない場合のためである。すな
わち、通常、チャネルプログラムはコマンド列の集合体
であり、コマンドを一つ一つ実行していくことを歩進と
いう。OSが直接タイミング管理を行うようなデバイス
の場合異なったOS配下ではこの歩進性の保障が取れな
いことがあるためである。この時にはチャネルプログラ
ムはもちろんライトデータの一部まローカルメモリ23
に格納する必要があり、そのサイズはかなり大きくな
る。
FIG. 7A shows the most basic structure of the channel program prepared on the memory by the central processing unit. The data transfer device acquires this channel program and executes input / output processing. A first channel program modification method is shown in FIG. 7C, and a channel program for another true input / output device exists at the location modified in the data address part of the CCE. This is because the method of modifying a plurality of input / output devices is different and the stepping property of the channel program does not match. That is, normally, a channel program is an aggregate of command strings, and executing each command one by one is called stepping. This is because in the case of a device in which the OS directly manages timing, the stepping property may not be guaranteed under different OSs. At this time, not only the channel program but also a part of the write data or the local memory 23
It has to be stored in and its size can be quite large.

【0048】図9に戻ってチャネルプログラムの実行動
作を説明する。まずチャネル制御装置2内のマイクロプ
ログラム制御回路21がI/O命令の発行およびチャネ
ルプログラムヘッダーのアドレスを中央処理装置(図示
せず)から入手する。マイクロプログラムはこのアドレ
スよりチャネルプログラムヘッダーをまず取得しそのヘ
ッダーの中の情報からI/O命令の発行対象デバイスの
パス情報およびデバイス情報を取得確定する。例えばデ
バイス52であればチャネル32、リモートチャネル4
2、ディレクタ81、およびポート番号8161−81
64のパスで、動作プロトコルBというような情報であ
る。さらにチャネル制御装置のマイクロプログラムはチ
ャネルプログラム本体全部をCCEのデータアドレスで
修飾されるエリアから取り出しローカルメモリ23上に
配置しチャネル32のマイクロプログラムに通知する。
チャネル32およびリモートチャネル42のマイクロプ
ログラムは格納されたチャネルプログラムのI/Oコマ
ンドをディレクタ81を経由してデバイス52に送出し
逐次実行させる。デバイス52からI/O終了報告がな
されると各マイクロプログラムがデバイス52、ディレ
クタ81およびチャネル32,42のステータスを編集
しローカルメモリ23上に格納し、この報告を受けたチ
ャネル制御装置2のマイクロプログラムが中央処理装置
へ入出力割り込みを与え動作を終了する。この一連のメ
モリアクセスはすべてメモリアクセス回路22およびア
ドレス変換回路221を通してなされ、取得したチャネ
ルプログラム関連の情報はすべてローカルメモリ23上
に蓄積される。
Returning to FIG. 9, the operation of executing the channel program will be described. First, the microprogram control circuit 21 in the channel controller 2 issues an I / O command and obtains the address of the channel program header from a central processing unit (not shown). The microprogram first acquires the channel program header from this address, and acquires and confirms the path information and device information of the device to which the I / O command is issued from the information in the header. For example, if the device 52 is channel 32, remote channel 4
2, director 81, and port numbers 8161-81
Information such as operation protocol B is provided in 64 paths. Further, the microprogram of the channel control device takes out the entire channel program body from the area modified by the CCE data address, arranges it on the local memory 23, and notifies the microprogram of the channel 32.
The channel 32 and remote channel 42 microprograms send the stored channel program I / O commands to the device 52 via the director 81 for sequential execution. When the I / O completion report is issued from the device 52, each microprogram edits the status of the device 52, the director 81 and the channels 32 and 42 and stores them in the local memory 23, and the microprogram of the channel controller 2 which receives the report. The program gives an input / output interrupt to the central processing unit to end the operation. This series of memory accesses are all performed through the memory access circuit 22 and the address conversion circuit 221, and all the acquired channel program-related information is stored in the local memory 23.

【0049】このように異なるプロトコルのI/Oデバ
イス制御をすべて単一のローカルメモリ上行うことによ
り、単一のデータ転送装置内で同一の光伝送路を使い異
なるI/Oを制御できる。この実施例では、さらに、異
なったI/Oデバイスを制御する際の制御性能を向上さ
せることができる。
By thus controlling all I / O devices of different protocols on a single local memory, different I / O can be controlled using the same optical transmission line in a single data transfer device. In this embodiment, it is possible to further improve the control performance when controlling different I / O devices.

【0050】図10を参照すると、本発明の第7の実施
例は、メインメモリ1に接続され、チャネル制御装置2
とチャネル31〜3nとからなるデータ転送装置であっ
て、リモートチャネル41〜4nとは共通の光伝送路6
1〜6nで接続され異なったプロトコルを持つI/Oデ
バイス群51〜5nを制御しメインメモリ1との間でデ
ータの送受を行う。チャネル制御装置2の中には、マイ
クロプログラム制御回路21、演算回路211、読込デ
バイス記憶テーブル212、メモリアクセス制御回路2
2、およびチャネルからアクセス可能なローカルメモリ
23を備える。チャネル31〜3nの中にはマイクロプ
ログラム制御回路311〜31n、データバッファ32
1〜32n、フレームバッファ331〜33n、シリア
ルパラレル変換回路341〜34n、および演算回路3
51〜35nを持つ。リモートチャネル41〜42の中
にはデバイスインターフェイス制御回路411〜41
n、マイクロプログラム制御回路421〜42n、フレ
ームバッファ431〜43n、シリアルパラレル変換回
路441〜44n、およびデータバッファ451〜45
nを持つ。またこの時I/Oデバイス51〜5nは異な
ったプロトコルA〜Cで制御されるとする。チャネル3
1〜3nとリモートチャネル41〜4nの間にはディレ
クタ81が接続されている。
Referring to FIG. 10, the seventh embodiment of the present invention is connected to the main memory 1 and the channel controller 2 is connected.
And the channels 31 to 3n, which are common to the remote channels 41 to 4n.
The I / O device groups 51 to 5n connected by 1 to 6n and having different protocols are controlled to exchange data with the main memory 1. The channel control device 2 includes a micro program control circuit 21, an arithmetic circuit 211, a read device storage table 212, and a memory access control circuit 2.
2 and a local memory 23 accessible from the channel. Microprogram control circuits 311 to 31n and a data buffer 32 are included in the channels 31 to 3n.
1-32n, frame buffers 331-33n, serial-parallel conversion circuits 341-34n, and arithmetic circuit 3
It has 51-35n. Device interface control circuits 411-41 are included in the remote channels 41-42.
n, micro program control circuits 421 to 42n, frame buffers 431 to 43n, serial-parallel conversion circuits 441 to 44n, and data buffers 451 to 45.
have n. At this time, the I / O devices 51 to 5n are controlled by different protocols A to C. Channel 3
A director 81 is connected between 1 to 3n and remote channels 41 to 4n.

【0051】各部のマイクロプログラムが初期化されシ
ステムとしてレディ状態になりオペレーティングソフト
ウェア(OS)から入出力要求があると中央処理装置
(図示せず)がメインメモリ1にI/O命令を準備して
この実施例のデータ転送装置に通知する。この通知を受
けたチャネル制御装置2内のマイクロプログラムはメイ
ンメモリ1から必要な情報を読みだすためアドレス演算
を演算回路211で行いメモリアクセス回路22を使用
してメモリアクセスしてどのデバイス、チャネル、およ
びリモートチャネルを起動するかを決定する情報を入手
する。例えばデバイス52に対する入出力要求であると
すればリモートチャネル42、チャネル32およびディ
レクタ81のパスを使う。読込デバイス記憶テーブル2
12には予め決められたチャネルプログラム格納デバイ
スのデバイス番号,パス番号およびチャネルプログラム
読込用チャネルプログラムが格納されている。
When the microprogram of each section is initialized and the system becomes ready, and an input / output request is issued from the operating software (OS), a central processing unit (not shown) prepares I / O instructions in the main memory 1. The data transfer device of this embodiment is notified. Upon receiving this notification, the microprogram in the channel control device 2 performs address calculation by the calculation circuit 211 to read necessary information from the main memory 1 and uses the memory access circuit 22 to access the memory to determine which device, channel, And get information to decide whether to activate the remote channel. For example, if the input / output request is for the device 52, the paths of the remote channel 42, the channel 32 and the director 81 are used. Reading device storage table 2
A device number, a pass number, and a channel program reading channel program of a predetermined channel program storage device are stored in the reference numeral 12.

【0052】図7Aには中央処理装置によりメモリ上に
準備されたチャネルプログラムの最も基本的な構造が示
されており、データ転送装置はこのチャネルプログラム
を取得して入出力処理を実行する。図7Dには第2のチ
ャネルプログラム修飾方法が示され、ローカルメモリ2
3に別のデバイスから読込んだチャネルプログラムが存
在する。これは複数のI/Oデバイスの制御方法それぞ
れが異なりチャネルプログラムの歩進性が合わない場合
でその合わないチャネルプログラムをメモリに常駐でき
ないケースである。この時にはチャネルプログラムは全
てローカルメモリ23に格納する必要がありそのサイズ
はかなり大きくなる。またチャネルプログラム読込用デ
バイスに対する入出力処理OSは関知しないところで行
われ、この入出力処理が異常終了した場合は本命の入出
力処理の異常終了となってしまうがOSに対しては終了
ステータス通知で区別をつける。
FIG. 7A shows the most basic structure of the channel program prepared on the memory by the central processing unit, and the data transfer unit acquires this channel program and executes the input / output processing. A second channel program modification method is shown in FIG.
3 has a channel program read from another device. This is a case where the control methods of a plurality of I / O devices are different from each other and the stepping properties of the channel programs do not match, and the channel programs that do not match cannot be resident in the memory. At this time, all the channel programs need to be stored in the local memory 23, and the size thereof becomes considerably large. The input / output processing OS for the device for reading the channel program is performed in a place unknown to the user. If this input / output processing ends abnormally, the favorite input / output processing ends abnormally. Make a distinction.

【0053】図10に戻ってチャネルプログラムの実行
動作を説明する。まずチャネル制御装置2内のマイクロ
プログラム制御回路21がI/O命令の発行およびチャ
ネルプログラムヘッダーのアドレスを中央処理装置(図
示せず)から入手する。マイクロプログラムはこのアド
レスからチャネルプログラムヘッダーをまず取得しその
ヘッダー中の情報よりI/O命令の発行する対象デバイ
スのパス情報およびデバイス情報を取得確定する。例え
ばデバイス52であればチャネル32、リモートチャネ
ル42、ディレクタ81、およびポート番号8161−
8164のパスを使い、動作プロトコルBというような
情報である。さらにチャネル制御装置のマイクロプログ
ラムはチャネルプログラム本体全部を、読込デバイス記
憶テーブル212に格納してあるデバイス番号、および
チャネルプログラムを使って取り出しローカルメモリ2
3上に配置しチャネル32のマイクロプログラムに通知
する。チャネル32およびリモートチャネル42のマイ
クロプログラムは格納されたチャネルプログラムのI/
Oコマンドをディレクタ81を経由してデバイス52に
送出して逐次実行させる。デバイス52からI/O終了
報告がなされると各マイクロプログラムがデバイス5
2、ディレクタ81およびチャネル32,42のステー
タスを編集しローカルメモリ23上に格納し、この報告
を受けたチャネル制御装置2のマイクロプログラムが中
央処理装置へ入出力割り込みを通知し動作を終了する。
この一連のメモリアクセスはすべてメモリアクセス回路
22およびアドレス変換回路221を通してなされ、取
得したチャネルプログラム関連の情報はすべてローカル
メモリ23上に蓄積される。
Returning to FIG. 10, the operation of executing the channel program will be described. First, the microprogram control circuit 21 in the channel controller 2 issues an I / O command and obtains the address of the channel program header from a central processing unit (not shown). The microprogram first obtains the channel program header from this address, and obtains and confirms the path information and device information of the target device issued by the I / O command from the information in the header. For example, for device 52, channel 32, remote channel 42, director 81, and port number 8161-
This is information such as the operation protocol B using the 8164 path. Further, the microprogram of the channel control device retrieves the entire channel program main body using the device number stored in the read device storage table 212 and the channel program, and the local memory 2
3 to notify the microprogram of channel 32. The channel 32 and remote channel 42 microprograms are stored in the stored channel program I /
The O command is sent to the device 52 via the director 81 and sequentially executed. When the I / O completion report is issued from the device 52, each microprogram is sent to the device 5
2. The statuses of the director 81 and the channels 32 and 42 are edited and stored in the local memory 23, and the microprogram of the channel controller 2 which has received the report notifies the central processing unit of an input / output interrupt and ends the operation.
This series of memory accesses are all performed through the memory access circuit 22 and the address conversion circuit 221, and all the acquired channel program-related information is stored in the local memory 23.

【0054】このように異なるプロトコルのI/Oデバ
イス制御をすべて単一のローカルメモリ上で行うことに
より、単一のデータ転送装置内で同一の光伝送路を使い
異なるI/Oデバイスを制御できる。
By thus controlling all I / O devices of different protocols on a single local memory, different I / O devices can be controlled using the same optical transmission line in a single data transfer device. .

【0055】図11を参照すると、本発明の第8実施例
は、メインメモリ1に接続され、チャネル制御装置2と
チャネル31〜3nとからなるデータ転送装置であっ
て、リモートチャネル41〜4nとは共通の光伝送路6
1〜6nで接続され異なったプロトコルを持つI/Oデ
バイス群51〜5nを制御しメインメモリ1との間でデ
ータの送受を行う。チャネル制御装置2の中には、マイ
クロプログラム制御回路21、演算回路211、コマン
ド変換テール212、メモリアクセス制御回路22、お
よびチャネルからアクセス可能なローカルメモリ23を
備えている。チャネル31〜3nの中にはマイクロプロ
グラム制御回路311〜31n、データバッファ321
〜32n、フレームバッファ331〜33n、シリアル
パラレル変換回路341〜34n、および演算回路35
1〜35nを持っている。リモートチャネル41〜42
の中にはデバイスインターフェイス制御回路411〜4
1n、マイクロプログラム制御回路421〜42n、フ
レームバッファ431〜43n、シリアルパラレル変換
回路441〜44n、およびデータバッファ451〜4
5nを持っている。またこの時I/Oデバイス51〜5
nは異なったプロトコルA〜Cで制御されるとする。チ
ャネル31〜3nとリモートチャネル41〜4nの間に
はディレクタ装置81が接続されている。
Referring to FIG. 11, the eighth embodiment of the present invention is a data transfer device which is connected to the main memory 1 and comprises a channel control device 2 and channels 31 to 3n, which are remote channels 41 to 4n. Is a common optical transmission line 6
The I / O device groups 51 to 5n connected by 1 to 6n and having different protocols are controlled to exchange data with the main memory 1. The channel control device 2 includes a micro program control circuit 21, an arithmetic circuit 211, a command conversion tail 212, a memory access control circuit 22, and a local memory 23 accessible from the channel. Microprogram control circuits 311 to 31n and a data buffer 321 are included in the channels 31 to 3n.
To 32n, frame buffers 331 to 33n, serial-parallel conversion circuits 341 to 34n, and arithmetic circuit 35.
Have 1 to 35n. Remote channels 41-42
Device interface control circuits 411-4
1n, micro program control circuits 421 to 42n, frame buffers 431 to 43n, serial-parallel conversion circuits 441 to 44n, and data buffers 451 to 4
I have 5n. At this time, I / O devices 51-5
Let n be controlled by different protocols A-C. A director device 81 is connected between the channels 31 to 3n and the remote channels 41 to 4n.

【0056】各部のマイクロプログラムが初期化されシ
ステムとしてレディ状態になりオペレーティングソフト
ウェア(OS)から入出力要求があると中央処理装置
(図示せず)がメインメモリ1にI/O命令を準備して
この実施例のデータ転送装置に通知してくる。この通知
を受けたチャネル制御装置2内のマイクロプログラムは
メインメモリ1より必要な情報を読みだすためアドレス
演算を演算回路211で行いメモリアクセス回路22を
使用してメモリアクセスしてどのデバイス、チャネル、
およびリモートチャネルを起動するかを決定する情報を
入手する。例えばデバイス52に対する入出力要求であ
るとすればリモートチャネル42、チャネル32および
ディレクタ81のパスを使う。この時コマンド変換テー
ブル212はチャネル制御装置2のマイクロプログラム
により参照され予めロードされている。
When the microprogram of each part is initialized and the system becomes ready, and an input / output request is issued from the operating software (OS), a central processing unit (not shown) prepares I / O instructions in the main memory 1. The data transfer device of this embodiment is notified. Upon receiving this notification, the microprogram in the channel control device 2 performs address calculation by the calculation circuit 211 to read necessary information from the main memory 1 and uses the memory access circuit 22 to access the memory to determine which device, channel,
And get information to decide whether to activate the remote channel. For example, if the input / output request is for the device 52, the paths of the remote channel 42, the channel 32, and the director 81 are used. At this time, the command conversion table 212 is referred to by the microprogram of the channel controller 2 and loaded in advance.

【0057】図7Aには中央処理装置によりメモリ上に
準備されたチャネルプログラムの最も基本的な構造が示
されており、データ転送装置はこのチャネルプログラム
を取得して入出力処理を実行する。
FIG. 7A shows the most basic structure of the channel program prepared on the memory by the central processing unit, and the data transfer unit acquires this channel program and executes the input / output processing.

【0058】図12はチャネルプログラムのコマンド変
換方法が示されている。同じ機能で異なったOSに支配
される例えば磁気ディスクのようなI/Oデバイスの同
一機能コマンドをそれぞれ代表するデバイスのコマンド
に変換する変換用の一例が表わされている。OSが発行
するチャネルプログラムのコマンドが左欄に示され、変
換後の異なった同一機能デバイスのコマンドが右表にな
る。OSからのコマンド〜に対してI/Oデバイス
には(1)〜(4)のコマンドを送出する。(3)′は
サーチ(Search)コマンドが失敗したらチャネル
内でサーチを再試行するコマンドである。のサーチは
I/Oデバイス側で再試行を行うためそのコマンドはな
い。歩進性が合わないコマンドなどは変換表で結合しチ
ャネル内部で吸収する。
FIG. 12 shows a command conversion method of the channel program. An example of conversion for converting a command of the same function of an I / O device such as a magnetic disk controlled by a different OS with the same function into a command of a representative device is shown. The command of the channel program issued by the OS is shown in the left column, and the command of the different same function device after conversion is shown in the right table. In response to the command ~ from the OS, the commands (1) to (4) are sent to the I / O device. (3) 'is a command to retry the search in the channel if the Search command fails. There is no such command because the search of is retried on the I / O device side. Commands that are not compatible with stepping are combined in the conversion table and absorbed inside the channel.

【0059】図11に戻ってチャネルプログラムの実行
動作を説明する。まずチャネル制御装置2内のマイクロ
プログラム制御回路21がI/O命令の発行およびチャ
ネルプログラムヘッダーのアドレスを中央処理装置(図
示せず)から入手する。マイクロプログラムはこのアド
レスからチャネルプログラムヘッダーをまず取得しその
ヘッダー中の情報からI/O命令の発行対象のデバイス
のパス情報をおよびデバイス情報を取得確定する。例え
ばデバイス52であればチャネル32、リモートチャネ
ル42、ディレクタ81、およびポート番号8161−
8164のパスを使い、動作プロトコルBというような
情報である。さらにチャネル制御装置のマイクロプログ
ラムはチャネルプログラム本体全部をローカルメモリ2
3上に配置し変換テーブル212を使って変換後チャネ
ル32のマイクロプログラムに通知する。チャネル32
およびリモートチャネル42のマイクロプログラムは格
納されたチャネルプログラムのI/Oコマンドをディレ
クタ81を経由してデバイス52に送出して逐次実行さ
せる。デバイス52からI/O終了報告がなされると各
マイクロプログラムがデバイス52、ディレクタ81お
よびチャネル32、42のステータスを編集しローカル
メモリ23上に格納し、この報告を受けたチャネル制御
装置2のマイクロプログラムが中央処理装置へ入出力割
り込みを与え動作を終了する。この一連のメモリアクセ
スはすべてメモリアクセス回路22を通してなされ、取
得したチャネルプログラム関連の情報はすべてローカル
メモリ23上に蓄積される。またステータスについても
変換が必要なところは各マイクロプログラムが翻訳す
る。
Returning to FIG. 11, the operation of executing the channel program will be described. First, the microprogram control circuit 21 in the channel controller 2 issues an I / O command and obtains the address of the channel program header from a central processing unit (not shown). The microprogram first acquires the channel program header from this address, and from the information in the header, acquires and confirms the path information of the device to which the I / O command is issued and the device information. For example, for device 52, channel 32, remote channel 42, director 81, and port number 8161-
This is information such as the operation protocol B using the 8164 path. In addition, the microprogram of the channel control device stores the entire channel program body in the local memory 2
3 and uses the conversion table 212 to notify the microprogram of the channel 32 after conversion. Channel 32
Also, the microprogram of the remote channel 42 sends the I / O command of the stored channel program to the device 52 via the director 81 to sequentially execute it. When the I / O completion report is issued from the device 52, each microprogram edits the status of the device 52, the director 81 and the channels 32 and 42 and stores them in the local memory 23, and the microprogram of the channel controller 2 which receives the report. The program gives an input / output interrupt to the central processing unit to end the operation. This series of memory accesses are all performed through the memory access circuit 22, and all the acquired channel program related information is stored in the local memory 23. In addition, each microprogram translates the status where conversion is required.

【0060】このように異なるプロトコルのI/Oデバ
イス制御をすべて単一のローカルメモリ上で行うことに
より、単一のデータ転送装置内で同一の光伝送路を使い
異なるI/Oを制御できる。
By thus controlling all I / O devices of different protocols on a single local memory, different I / Os can be controlled using the same optical transmission line in a single data transfer device.

【0061】[0061]

【発明の効果】以上説明したように、本発明は単一のデ
ータ転送装置に異なるプロトコルのI/Oデバイスを同
一の光伝送路に接続しフレーム単位にプロトコルにより
異なる形式の情報を流すこと、すべてのデバイスの制御
に単一大容量のローカルメモリを使用してデータ転送装
置内では共通制御しチャネルプログラムは少なくとも全
てローカルメモリ上に取り込むこと、およびメモリアク
セスに関してはチャネルプログラムの修飾法に従った機
能をハードウェアで持ちアドレス演算の簡易化およびア
クセス時間の短縮を図ることにより異機種I/Oデバイ
スを制御するデータ転送装置のハードウェアの設計簡略
化、異機種間接続時の運用性、接続性の向上、および転
送性能の高速化を可能にする。
As described above, according to the present invention, I / O devices of different protocols are connected to the same optical transmission line in a single data transfer device, and information of different formats is sent in frame units depending on the protocol. A single large-capacity local memory is used to control all devices, common control is performed within the data transfer device, and at least all channel programs are taken into local memory, and the memory program conforms to the channel program modification method. Simplify hardware design of data transfer device that controls I / O devices of different models by simplifying address calculation and shortening access time by having functions in hardware, operability when connecting between different models, and connection It is possible to improve the transferability and speed up the transfer performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】転送されるフレームの概念を示す図である。FIG. 2 is a diagram showing a concept of transferred frames.

【図3】本発明の第2の実施例を示す図である。FIG. 3 is a diagram showing a second embodiment of the present invention.

【図4】本発明の第3の実施例を示すブロック図であ
る。
FIG. 4 is a block diagram showing a third embodiment of the present invention.

【図5】ディレクタ装置81の詳細な構成を示す図であ
る。
5 is a diagram showing a detailed configuration of a director device 81. FIG.

【図6】本発明の第4の実施例を示す図である。FIG. 6 is a diagram showing a fourth embodiment of the present invention.

【図7】チャネルプログラムの構成を示す図である。FIG. 7 is a diagram showing the structure of a channel program.

【図8】本発明の第5の実施例を示す図である。FIG. 8 is a diagram showing a fifth embodiment of the present invention.

【図9】本発明の第6の実施例を示す図である。FIG. 9 is a diagram showing a sixth embodiment of the present invention.

【図10】本発明の第7の実施例を示す図である。FIG. 10 is a diagram showing a seventh embodiment of the present invention.

【図11】本発明の第8の実施例を示す図である。FIG. 11 is a diagram showing an eighth embodiment of the present invention.

【図12】コマンド変換テーブルの概念を示す図であ
る。
FIG. 12 is a diagram showing the concept of a command conversion table.

【符号の説明】[Explanation of symbols]

1 メインメモリ 2 チャネル制御装置 21 マイクロプログラム制御回路 22 メモリアクセス回路 23 ローカルメモリ 31 チャネル 32 チャネル 3n チャネル 41 リモートチャネル 42 リモートチャネル 4n リモートチャネル 51 I/Oデバイス 52 I/Oデバイス 5n I/Oデバイス 61 共通の光伝送路 62 共通の光伝送路 6n 共通の光伝送路 81 ディレクタ装置 211 演算回路 212 読込デバイス記憶テーブル 221 固定番地アクセステーブル 311 マイクロプログラム制御回路 312 マイクロプログラム制御回路 31n マイクロプログラム制御回路 321 データバッファ 322 データバッファ 32n データバッファ 331 フレームバッファ 332 フレームバッファ 33n フレームバッファ 341 シリアルパラレル変換回路 342 シリアルパラレル変換回路 34n シリアルパラレル変換回路 411 デバイスインタフェース制御回路 412 デバイスインタフェース制御回路 41n デバイスインタフェース制御回路 421 マイクロプログラム制御回路 422 マイクロプログラム制御回路 42n マイクロプログラム制御回路 431 フレームバッファ 432 フレームバッファ 43n フレームバッファ 441 シリアルパラレル変換回路 442 シリアルパラレル変換回路 44n シリアルパラレル変換回路 451 データバッファ 452 データバッファ 45n データバッファ 811 クロスバスイッチ 812 クロスバスイッチ制御テーブル 813 マイクロプログラム制御回路 814 フレームバッファ 815 シリアルパラレル変換回路 1 Main Memory 2 Channel Controller 21 Micro Program Control Circuit 22 Memory Access Circuit 23 Local Memory 31 Channel 32 Channel 3n Channel 41 Remote Channel 42 Remote Channel 4n Remote Channel 51 I / O Device 52 I / O Device 5n I / O Device 61 Common optical transmission line 62 Common optical transmission line 6n Common optical transmission line 81 Director device 211 Arithmetic circuit 212 Read device storage table 221 Fixed address access table 311 Micro program control circuit 312 Micro program control circuit 31n Micro program control circuit 321 Data Buffer 322 Data buffer 32n Data buffer 331 Frame buffer 332 Frame buffer 33n Frame buffer 341 Serial parallel conversion circuit 342 Serial parallel conversion circuit 34n Serial parallel conversion circuit 411 Device interface control circuit 412 Device interface control circuit 41n Device interface control circuit 421 Micro program control circuit 422 Micro program control circuit 42n Micro program control circuit 431 Frame buffer 432 Frame buffer 43n frame buffer 441 serial-parallel conversion circuit 442 serial-parallel conversion circuit 44n serial-parallel conversion circuit 451 data buffer 452 data buffer 45n data buffer 811 crossbar switch 812 crossbar switch control table 813 microprogram control circuit 814 frame buffer 815 serial parallel Circuit

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリアル伝送路と、このシリアル伝送路
の一端に接続された少なくとも1つのチャネルユニット
と、前記シリアル伝送路の他端に接続されるとともに
なくとも2つの異なったパラレル入出力プロトコルを持
つ入出力デバイスに接続される複数のリモートチャネル
ユニットとを含むデータ転送装置において、記シリアル伝送路の前記チャネルユニット側および前
記リモートチャネル側の双方に、データ幅を示すデリミ
タをデータに付加してフレームを構成するとともに当該
フレームを前記シリアル伝送路に送出する手段と、前記
シリアル伝送路を介して前記デリミタを受信するととも
に前記デリミタが示すデータ幅にしたがって前記フレー
ムのデータ幅を判定する手段とが設けられ、 前記チャネルユニットと前記複数のチャネルユニットと
に前記シリアル伝送路を介してディレクタ装置が接続さ
れ、このディレクタ装置が、前記シリアル伝送路を介し
て与えられるシリアルデータをどのチャネルユニットに
与えるかを選択するスイッチ選択手段と、このスイッチ
選択手段のバス選択経路を設定切替する制御テーブルと
を備えたこと を特徴とするデータ転送装置。
1. A serial transmission line and this serial transmission line
More connected to the input-output device with the at least one channel unit connected to one end, the two even connected to the other end of the serial transmission line Rutotomoni least <br/> no different parallel input protocol of the data transfer device including a remote channel unit, said channel unit side and front of the front Symbol serial transmission line
Delimiter indicating the data width is displayed on both the remote channel side.
Data is added to the data to form a frame and
Means for sending a frame to the serial transmission line;
When the delimiter is received via the serial transmission line,
According to the data width indicated by the delimiter,
Means for determining the data width of the system, and the channel unit and the plurality of channel units
Is connected to the director device via the serial transmission line.
This director device is connected via the serial transmission line.
Which serial data is given to which channel unit
Switch selection means for selecting whether to give and this switch
A control table for setting and switching the bus selection path of the selection means,
Data transfer apparatus characterized by comprising a.
【請求項2】 中央処理装置からの入出力命令に基づい
て記憶手段に記憶されていたチャネルプログラムを読み
出す制御を行うマイクロプログラム制御装置と、このマ
イクロプログラム制御装置の制御の下で読出されたチャ
ネルプログラムを格納するローカルメモリとを有するチ
ャネル制御装置を備え、 このチャネル制御装置からのチャネルプログラムの前記
入出力デバイスでの実行終了後、前記入出力デバイス、
前記チャネルユニット、および前記ディレクタ装置の少
なくとも1つの状態を収集し前記ローカルメモリに格納
する手段をさらに含むことを特徴とする請求項1記載の
データ転送装置。
2. Based on input / output instructions from a central processing unit
Read the channel program stored in the storage means
The micro program controller that controls
Chromatic data read under the control of the black program controller
Channel having a local memory for storing a channel program.
A channel controller from which the channel program from the channel controller
After execution on the I / O device,
The number of the channel unit and the director device is small.
Collect at least one state and store it in the local memory
The method of claim 1, further comprising:
Data transfer device.
【請求項3】 前記マイクロプログラム制御装置が前記
中央処理装置からの入出力命令に基づいて前記記憶手段
からチャネルプログラムを読出すときに前記記憶手段の
少なくとも1つの特定のアドレス範囲を設定するための
番地アクセステーブルが前記チャネル制御装置に設けら
れたことを特徴とする請求項2記載のデータ転送装置。
3. The microprogram controller is the
The storage means based on input / output commands from the central processing unit
When reading the channel program from
For setting at least one specific address range
An address access table is provided in the channel controller.
The data transfer device according to claim 2, wherein the data transfer device is provided.
【請求項4】 前記チャネル制御装置のマイクロプログ
ラムが前記チャネル制御装置内にチャネルプログラムの
一部を前記記憶手段から入力して入出力デバイス単位に
アドレス生成をして前記記憶手段に格納されたチャネル
プログラムを先取りすることを特徴とする請求項2記載
のデータ転送装置
4. A microprogram of the channel controller.
Ram has a channel program in the channel controller.
Input a part from the storage means and input / output device unit
Channel for generating addresses and stored in the storage means
3. The program is pre-fetched.
Data transfer device .
【請求項5】 前記チャネル制御装置は取り込むべきチ
ャネルプログラムを保持するデバイスからチャネルプロ
グラム転送に必要な情報を格納する手段を備え前記中央
処理装置から指示された入出力デバイスからチャネルプ
ログラムを獲得することを特徴とする請求項2記載のデ
ータ転送装置。
5. The channel controller is a channel to be incorporated.
Channel Pro from the device that holds the channel program
Said central means provided with means for storing information necessary for gram transfer
Channel input from the input / output device specified by the processor
The program according to claim 2, wherein the program is acquired.
Data transfer device.
【請求項6】 前記チャネル制御装置は異なった仕様の
入出力デバイスのコマンドを変換するテーブル手段を備
え、前記中央処理装置から与えられるコマンドを前記テ
ーブル手段を用いて変換することを特徴とする請求項2
記載のデータ転送装置。
6. The channel controller has different specifications.
Equipped with table means for converting I / O device commands
Command from the central processing unit.
3. The conversion is performed by using a cable means.
The described data transfer device.
JP5158334A 1993-06-29 1993-06-29 Data transfer device Expired - Lifetime JP2536408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5158334A JP2536408B2 (en) 1993-06-29 1993-06-29 Data transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5158334A JP2536408B2 (en) 1993-06-29 1993-06-29 Data transfer device

Publications (2)

Publication Number Publication Date
JPH0713907A JPH0713907A (en) 1995-01-17
JP2536408B2 true JP2536408B2 (en) 1996-09-18

Family

ID=15669375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5158334A Expired - Lifetime JP2536408B2 (en) 1993-06-29 1993-06-29 Data transfer device

Country Status (1)

Country Link
JP (1) JP2536408B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001357000A (en) * 2000-06-13 2001-12-26 Hitachi Telecom Technol Ltd Storage device
US7861027B2 (en) * 2008-05-30 2010-12-28 Intel Corporation Providing a peripheral component interconnect (PCI)-compatible transaction level protocol for a system on a chip (SoC)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04251360A (en) * 1991-01-08 1992-09-07 Nec Eng Ltd Data processing system

Also Published As

Publication number Publication date
JPH0713907A (en) 1995-01-17

Similar Documents

Publication Publication Date Title
KR100701419B1 (en) Method and device for automatically transferring I / O blocks between host system and host adapter
US5584041A (en) Channel apparatus having a plurality of channels capable of being operated either in parallel mode or in separate mode
EP0485507B1 (en) Modular input/output system for supercomputers
JP2001142842A (en) Dma handshake protocol
US6785760B2 (en) Performance of a PCI-X to infiniband bridge
US5404477A (en) Extended memory address conversion and data transfer control system
JPS6336586B2 (en)
JP2001273154A (en) Performance improving method and system for replacing finite state machine control by hardware execution data structure operation
JPS6215649A (en) Means for selective connection between several boats and several channels
US20060182110A1 (en) Apparatus, system, and method for fibre channel device addressing
JP2009282917A (en) Interserver communication mechanism and computer system
US5734918A (en) Computer system with an input/output processor which enables direct file transfers between a storage medium and a network
JP2536408B2 (en) Data transfer device
JP2723022B2 (en) Disk device interface and control method thereof
JPS6364133A (en) Information processing system
EP0546354B1 (en) Interprocessor communication system and method for multiprocessor circuitry
JP2589821B2 (en) Central processing unit of information processing system
JP3447820B2 (en) Bus controller
JP3704469B2 (en) IO port connection method
JP3167506B2 (en) Multiple processing method
JP2000250713A (en) Disk array controller
JP3660658B2 (en) Storage controller control method
JP2001034567A (en) External storage subsystem and control method of external storage subsystem
EP1380954B1 (en) Computer system and data processing method
KR0170595B1 (en) Software emulation method of xcent-net interface

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070708

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14