RU2017142566A - Устройство и способ декодирования и система передачи сигналов - Google Patents
Устройство и способ декодирования и система передачи сигналов Download PDFInfo
- Publication number
- RU2017142566A RU2017142566A RU2017142566A RU2017142566A RU2017142566A RU 2017142566 A RU2017142566 A RU 2017142566A RU 2017142566 A RU2017142566 A RU 2017142566A RU 2017142566 A RU2017142566 A RU 2017142566A RU 2017142566 A RU2017142566 A RU 2017142566A
- Authority
- RU
- Russia
- Prior art keywords
- update
- code
- code element
- update values
- quantization range
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 6
- 230000008054 signal transmission Effects 0.000 title claims 2
- 238000013139 quantization Methods 0.000 claims 18
- 239000011159 matrix material Substances 0.000 claims 13
- 238000012795 verification Methods 0.000 claims 3
- 238000013500 data storage Methods 0.000 claims 2
- 238000004891 communication Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1157—Low-density generator matrices [LDGM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/43—Majority logic or threshold decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6591—Truncation, saturation and clamping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Claims (32)
1. Устройство декодирования, сконфигурированное с возможностью декодировать код с низкой плотностью проверок на четность (LDPC) и содержащее:
блок получения, сконфигурированный с возможностью получать первое кодовое слово, причем первое кодовое слово генерируется устройством кодирования LDPC-кода в соответствии с порождающей матрицей и содержит M первых кодовых элементов, и M является положительным целым числом;
блок обработки, сконфигурированный с возможностью получать Р первых кодовых элементов, соответствующих n-ой строке проверочной матрицы; получать Р первых значений обновления, соответствующих Р первым кодовым элементам; получать, в соответствии с Р первыми значениями обновления, P вторых значений обновления, соответствующих Р первым кодовым элементам; определять, превышает ли каждое второе значение обновления из Р вторых значений обновления диапазон квантования кодового элемента; обрабатывать Р первых кодовых элементов в соответствии с определением для получения P вторых кодовых элементов, соответствующих n-ой строке проверочной матрицы; и генерировать второе кодовое слово в соответствии с P вторыми кодовыми элементами, соответствующими n-ой строке проверочной матрицы, причем проверочная матрица соответствует порождающей матрице и содержит N строк, 1≤n≤N, P≤M, , и каждое второе значение обновления является суммой каждого первого значения обновления и соответствующего первого кодового элемента; и
блок определения, сконфигурированный с возможностью получать второе кодовое слово и определять, декодировано ли второе кодовое слово успешно.
2. Устройство декодирования по п. 1, в котором блок обработки, сконфигурирован с возможностью сохранять a-ый первый кодовый элемент не обновленным, если определено, что a-ое второе значение обновления из Р вторых значений обновления превышает диапазон квантования кодового элемента; обновлять b-ый первый кодовый элемент с использованием b-го второго значения обновления, если определено, что b-ое второе значение обновления из Р вторых значений обновления не превышает диапазон квантования кодового элемента 1≤a≤P, 1≤b≤P.
3. Устройство декодирования по п. 1, в котором блок обработки, сконфигурирован с возможностью сохранять Р первых кодовых элементов не обновленными, когда a-ое второе значение обновления из Р вторых значений обновления превышает диапазон квантования кодового элемента; обновлять Р первых кодовых элементов с использованием P вторых значений обновления, когда каждое второе значение обновления из Р вторых значений обновления не превышает диапазон квантования кодового элемента 1≤a≤P.
4. Устройство декодирования по любому из пп. 1-3, в котором определение, превышает ли каждое второе значение обновления из Р вторых значений обновления диапазон квантования кодового элемента, содержит:
последовательное определение, превышает ли каждое второе значение обновления из Р вторых значений обновления диапазон квантования кодового элемента.
5. Устройство декодирования по любому из пп. 1-3, в котором блок получения, блок обработки и блок определения, каждый, сформированы схемой.
6. Устройство декодирования по п. 2, в котором блок обработки содержит модуль хранения;
модуль хранения сконфигурирован, чтобы хранить Р первых кодовых элементов, и дополнительно сконфигурирован, чтобы хранить P вторых значений обновления;
блок обработки считывает, при определении, что a-ое второе значение обновления из Р вторых значений обновления превышает диапазон квантования кодового элемента, a-ый первый кодовый элемент, сохраненный в модуле хранения; и
блок обработки считывает, при определении, что b-ое второе значение обновления из Р вторых значений обновления не превышает диапазон квантования кодового элемента, b-ое второе значение обновления, сохраненное в модуле хранения, чтобы обновлять b-ый первый кодовый элемент.
7. Устройство декодирования по п. 3, в котором блок обработки содержит модуль хранения;
модуль хранения сконфигурирован, чтобы хранить Р первых кодовых элементов, и дополнительно сконфигурирован, чтобы хранить P вторых значений обновления;
блок обработки считывает, при определении, что a-ое второе значение обновления из Р вторых значений обновления превышает диапазон квантования кодового элемента, Р первых кодовых элементов, сохраненных в модуле хранения; и
блок обработки считывает, при определении, что каждое второе значение обновления из Р вторых значений обновления не превышает диапазон квантования кодового элемента, P вторых значений обновления, сохраненных в модуле хранения, чтобы обновлять Р первых кодовых элементов.
8. Способ декодирования, используемый для декодирования кода с низкой плотностью проверок на четность (LDPC), и содержащий:
получение первого кодового слова, причем первое кодовое слово генерируется устройством кодирования LDPC-кода в соответствии с порождающей матрицей и содержит M первых кодовых элементов, и M является положительным целым числом;
получение Р первых кодовых элементов соответствующих n-ой строке проверочной матрицы; получение Р первых значений обновления, соответствующих Р первым кодовым элементам; получение, в соответствии с Р первыми значениями обновления, P вторых значений обновления, соответствующих Р первым кодовым элементам; определение, превышает ли каждое второе значение обновления из Р вторых значений обновления диапазон квантования кодового элемента; обработку Р первых кодовых элементов в соответствии с определением для получения P вторыми кодовыми элементами, соответствующими n-ой строке проверочной матрицы, причем проверочная матрица соответствует порождающей матрице и содержит N строк, 1≤n≤N, P≤M, , и каждое второе значение обновления является суммой каждого первого значения обновления и соответствующего первого кодового элемента; и
определение, декодировано ли второе кодовое слово успешно.
9. Способ декодирования по п. 9, в котором обработка содержит:
сохранение a-ого первого кодового элемента не обновленным, когда a-ое второе значение обновления из вторых значений обновления из Р вторых значений обновления превышает диапазон квантования кодового элемента 1≤a≤P., и обновление
первого кодового элемента, с использованием b-го второго значения обновления, когда b-ое второе значение обновления из Р вторых значений обновления не превышает диапазон квантования кодового элемента 1≤b≤P.
10. Способ декодирования по п. 8, в котором обработка содержит сохранение Р первых кодовых элементов не обновленными, когда a-ое второе значение обновления из Р вторых значений обновления превышает диапазон квантования кодового элемента 1≤a≤P;и
обновление Р первых кодовых элементов с использованием P вторых значений обновления, когда каждое второе значение обновления из Р вторых значений обновления не превышает диапазон квантования кодового элемента.
11. Способ декодирования по любому из пп. 8-10, в котором определение, превышает ли каждое второе значение обновления из Р вторых значений обновления диапазон квантования кодового элемента, содержит:
последовательное определение, превышает ли каждое второе значение обновления из Р вторых значений обновления диапазон квантования кодового элемента.
12. Система передачи сигналов, содержащая устройство кодирования LDPC-кода и устройство декодирования по п. 1, в которой:
устройство кодирования LDPC-кода сконфигурировано, чтобы генерировать первое кодовое слово в соответствии с порождающей матрицей и передавать первое кодовое слово в устройство декодирования по каналу связи.
13. Система хранения данных, содержащая устройство кодирования LDPC-кода, устройство декодирования по п. 1 и носитель хранения данных, в которой:
устройство кодирования LDPC-кода сконфигурировано, чтобы генерировать первое кодовое слово в соответствии с порождающей матрицей и сохранять первое кодовое слово на носителе хранения данных, и устройство декодирования сконфигурировано, чтобы получать первое кодовое слово от носителя хранения данных.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNPCT/CN2015/091887 | 2015-10-13 | ||
CN2015091887 | 2015-10-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017104492A Division RU2639687C1 (ru) | 2015-10-13 | 2015-12-14 | Устройство и способ декодирования и система передачи сигналов |
Publications (3)
Publication Number | Publication Date |
---|---|
RU2017142566A true RU2017142566A (ru) | 2019-02-20 |
RU2017142566A3 RU2017142566A3 (ru) | 2019-02-20 |
RU2688276C2 RU2688276C2 (ru) | 2019-05-21 |
Family
ID=58518218
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017142566A RU2688276C2 (ru) | 2015-10-13 | 2015-12-14 | Устройство и способ декодирования и система передачи сигналов |
RU2017104492A RU2639687C1 (ru) | 2015-10-13 | 2015-12-14 | Устройство и способ декодирования и система передачи сигналов |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017104492A RU2639687C1 (ru) | 2015-10-13 | 2015-12-14 | Устройство и способ декодирования и система передачи сигналов |
Country Status (12)
Country | Link |
---|---|
US (1) | US10447300B2 (ru) |
EP (1) | EP3211798B1 (ru) |
JP (1) | JP6426272B2 (ru) |
KR (2) | KR102027354B1 (ru) |
CN (2) | CN107852175B (ru) |
AU (2) | AU2015400311B2 (ru) |
BR (1) | BR112017000548B1 (ru) |
CA (1) | CA2953609C (ru) |
MX (1) | MX358246B (ru) |
RU (2) | RU2688276C2 (ru) |
SG (2) | SG10201707007QA (ru) |
WO (1) | WO2017063263A1 (ru) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111817728B (zh) * | 2020-08-03 | 2022-03-01 | 华中科技大学 | 一种基于硬件实现ldpc编译码的仿真系统及其工作方法 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1802135A3 (en) * | 1995-03-15 | 2008-11-12 | Kabushiki Kaisha Toshiba | Moving picture coding and/or decoding systems |
US6240538B1 (en) * | 1998-09-10 | 2001-05-29 | Ericsson Inc. | Method and apparatus for errors and erasures decoding |
DE19907729C2 (de) * | 1999-02-23 | 2001-02-22 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zum Erzeugen eines Datenstroms aus Codeworten variabler Länge und Verfahren und Vorrichtung zum Lesen eines Datenstroms aus Codeworten variabler Länge |
US7673223B2 (en) * | 2001-06-15 | 2010-03-02 | Qualcomm Incorporated | Node processors for use in parity check decoders |
US6938196B2 (en) | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
US7246304B2 (en) * | 2001-09-01 | 2007-07-17 | Dsp Group Inc | Decoding architecture for low density parity check codes |
CN100431033C (zh) * | 2002-06-20 | 2008-11-05 | 皇家飞利浦电子股份有限公司 | 使用信道代码编码和解码的方法和存储数据的设备 |
US7178080B2 (en) | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
JP3815557B2 (ja) * | 2002-08-27 | 2006-08-30 | ソニー株式会社 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7127659B2 (en) * | 2004-08-02 | 2006-10-24 | Qualcomm Incorporated | Memory efficient LDPC decoding methods and apparatus |
US7441178B2 (en) | 2005-02-24 | 2008-10-21 | Keyeye Communications | Low complexity decoding of low density parity check codes |
JP4595650B2 (ja) | 2005-04-25 | 2010-12-08 | ソニー株式会社 | 復号装置および復号方法 |
US7761768B2 (en) * | 2005-06-24 | 2010-07-20 | Intel Corporation | Techniques for reconfigurable decoder for a wireless system |
US7129862B1 (en) * | 2005-07-29 | 2006-10-31 | Texas Instruments Incorporated | Decoding bit streams encoded according to variable length codes |
KR20070084952A (ko) * | 2006-02-22 | 2007-08-27 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US7774689B2 (en) * | 2006-03-17 | 2010-08-10 | Industrial Technology Research Institute | Encoding and decoding methods and systems |
CN101064591B (zh) | 2006-04-24 | 2010-05-12 | 中兴通讯股份有限公司 | 低密度奇偶校验码的译码方法及其校验节点更新电路 |
CN100499378C (zh) | 2006-05-26 | 2009-06-10 | 清华大学 | 采用可变范围均匀量化的低密度奇偶校验码译码方法 |
US7613981B2 (en) * | 2006-10-06 | 2009-11-03 | Freescale Semiconductor, Inc. | System and method for reducing power consumption in a low-density parity-check (LDPC) decoder |
CN1996764A (zh) | 2007-01-10 | 2007-07-11 | 北京航空航天大学 | 基于奇偶校验矩阵的ldpc码的译码方法及译码器 |
CN101047387B (zh) * | 2007-03-23 | 2010-06-09 | 北京大学 | 一种多码率兼容ldpc码的构造方法及其译码器 |
US8291292B1 (en) * | 2008-01-09 | 2012-10-16 | Marvell International Ltd. | Optimizing error floor performance of finite-precision layered decoders of low-density parity-check (LDPC) codes |
JP4572937B2 (ja) | 2008-01-23 | 2010-11-04 | ソニー株式会社 | 復号装置および方法、プログラム、並びに記録媒体 |
US8313029B2 (en) * | 2008-01-31 | 2012-11-20 | Seiko Epson Corporation | Apparatus and methods for decoding images |
KR101398212B1 (ko) * | 2008-03-18 | 2014-05-26 | 삼성전자주식회사 | 메모리 장치 및 인코딩/디코딩 방법 |
US8291283B1 (en) * | 2008-06-06 | 2012-10-16 | Marvell International Ltd. | Layered quasi-cyclic LDPC decoder with reduced-complexity circular shifter |
JP2010009719A (ja) * | 2008-06-30 | 2010-01-14 | Fujitsu Ltd | 復号器及び記録再生装置 |
US8442021B2 (en) * | 2008-11-07 | 2013-05-14 | Motorola Mobility Llc | Radio link performance prediction in wireless communication terminal |
CN101741396B (zh) * | 2008-11-19 | 2013-03-13 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
CN101807928B (zh) * | 2009-02-13 | 2013-06-05 | 瑞昱半导体股份有限公司 | 记录控制器及奇偶校验码译码器 |
KR20100110662A (ko) * | 2009-04-03 | 2010-10-13 | 아주대학교산학협력단 | 저밀도 패러티 검사 부호의 복호 복잡도를 감소시키는 방법 및 장치 |
WO2010133763A1 (en) * | 2009-05-19 | 2010-11-25 | Nokia Corporation | Method for variable length coding and apparatus |
JP5445829B2 (ja) * | 2009-05-29 | 2014-03-19 | ソニー株式会社 | 受信装置、受信方法、およびプログラム、並びに受信システム |
CN101854179B (zh) * | 2010-05-26 | 2012-09-05 | 厦门大学 | 一种应用于ldpc译码的5比特量化方法 |
JP5556570B2 (ja) * | 2010-10-13 | 2014-07-23 | 富士通株式会社 | 信号処理回路及び受信装置 |
CN102164023A (zh) | 2011-03-31 | 2011-08-24 | 复旦大学 | 自适应动态量化ldpc码译码方法 |
CN102957436B (zh) * | 2011-08-17 | 2017-11-10 | 北京泰美世纪科技有限公司 | 一种低密度奇偶校验码译码装置和译码方法 |
US8972817B2 (en) * | 2011-08-22 | 2015-03-03 | Telex Maglorie Ngatched Nkouatchah | Two low complexity decoding algorithms for LDPC codes |
US9264073B2 (en) * | 2011-09-02 | 2016-02-16 | Samsung Electronics Co., Ltd | Freezing-based LDPC decoder and method |
CN102545913B (zh) | 2012-02-07 | 2015-05-27 | 中兴通讯股份有限公司 | 一种迭代译码方法及系统 |
US8954820B2 (en) * | 2012-02-10 | 2015-02-10 | Stec, Inc. | Reduced complexity non-binary LDPC decoding algorithm |
CN103873068A (zh) * | 2012-12-14 | 2014-06-18 | 咏传电子科技(上海)有限公司 | 低密度奇偶检查的解码方法与电子装置 |
EP3087746B1 (en) * | 2013-12-24 | 2019-07-03 | LG Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
CN105049060B (zh) * | 2015-08-14 | 2019-07-30 | 航天恒星科技有限公司 | 一种低密度奇偶码ldpc的译码方法及装置 |
-
2015
- 2015-12-14 AU AU2015400311A patent/AU2015400311B2/en active Active
- 2015-12-14 CN CN201580081494.3A patent/CN107852175B/zh active Active
- 2015-12-14 RU RU2017142566A patent/RU2688276C2/ru active
- 2015-12-14 KR KR1020177036878A patent/KR102027354B1/ko active IP Right Grant
- 2015-12-14 SG SG10201707007QA patent/SG10201707007QA/en unknown
- 2015-12-14 RU RU2017104492A patent/RU2639687C1/ru active
- 2015-12-14 CN CN201910422614.1A patent/CN110289863B/zh active Active
- 2015-12-14 KR KR1020177001722A patent/KR101813132B1/ko active IP Right Grant
- 2015-12-14 JP JP2017505615A patent/JP6426272B2/ja active Active
- 2015-12-14 CA CA2953609A patent/CA2953609C/en active Active
- 2015-12-14 WO PCT/CN2015/097284 patent/WO2017063263A1/zh active Application Filing
- 2015-12-14 MX MX2017002213A patent/MX358246B/es active IP Right Grant
- 2015-12-14 SG SG11201700048PA patent/SG11201700048PA/en unknown
- 2015-12-14 EP EP15906145.6A patent/EP3211798B1/en active Active
- 2015-12-14 BR BR112017000548-4A patent/BR112017000548B1/pt active IP Right Grant
-
2017
- 2017-11-29 AU AU2017268580A patent/AU2017268580B2/en active Active
-
2018
- 2018-04-12 US US15/951,182 patent/US10447300B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
RU2639687C1 (ru) | 2017-12-21 |
BR112017000548A2 (pt) | 2017-11-14 |
WO2017063263A1 (zh) | 2017-04-20 |
EP3211798A4 (en) | 2018-03-14 |
JP6426272B2 (ja) | 2018-11-21 |
KR102027354B1 (ko) | 2019-11-04 |
CN107852175A (zh) | 2018-03-27 |
EP3211798B1 (en) | 2019-12-04 |
RU2017142566A3 (ru) | 2019-02-20 |
MX2017002213A (es) | 2017-09-01 |
AU2015400311A1 (en) | 2017-04-27 |
CN107852175B (zh) | 2019-05-28 |
SG10201707007QA (en) | 2017-09-28 |
JP2017534190A (ja) | 2017-11-16 |
KR20170058912A (ko) | 2017-05-29 |
CN110289863A (zh) | 2019-09-27 |
US20180234113A1 (en) | 2018-08-16 |
RU2688276C2 (ru) | 2019-05-21 |
CA2953609A1 (en) | 2017-04-13 |
AU2017268580A1 (en) | 2017-12-21 |
CN110289863B (zh) | 2022-04-05 |
AU2017268580B2 (en) | 2019-06-13 |
KR101813132B1 (ko) | 2017-12-28 |
MX358246B (es) | 2018-08-09 |
KR20180054518A (ko) | 2018-05-24 |
BR112017000548B1 (pt) | 2023-04-11 |
SG11201700048PA (en) | 2017-05-30 |
CA2953609C (en) | 2018-01-30 |
EP3211798A1 (en) | 2017-08-30 |
AU2015400311B2 (en) | 2017-11-02 |
US10447300B2 (en) | 2019-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6584036B2 (ja) | 署名対応Polarエンコーダ及びデコーダ | |
CN110808813B (zh) | 使用极化码编码数据的方法和装置 | |
KR102601215B1 (ko) | 폴라 코딩 장치 | |
JP5875713B2 (ja) | 送信機および受信機、並びに符号化率可変方法 | |
RU2014114215A (ru) | Способ и устройство кодирования и декодирования данных в скрученном полярном коде | |
KR20090087386A (ko) | 하이브리드 자동 반복 요구 방식을 사용하는 통신시스템에서 신호 송수신 방법 및 장치 | |
RU2017102403A (ru) | Способ и устройство генерирования гибридного полярного кода | |
CN104917536B (zh) | 一种支持低码率编码的方法及装置 | |
RU2015103856A (ru) | Устройство обработки данных и способ обработки данных | |
KR20090065791A (ko) | 낮은 복잡도 및 고속 복호를 위한 패리티 검사행렬 생성방법과, 그를 이용한 저밀도 패리티 검사 부호의 부호화장치 및 그 방법 | |
KR100975695B1 (ko) | 통신 시스템에서 신호 수신 장치 및 방법 | |
KR20210102484A (ko) | 데이터 처리 방법 및 디바이스 | |
KR20150011085A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 수신 장치 및 방법 | |
KR100943602B1 (ko) | 통신 시스템에서 신호 수신 장치 및 방법 | |
US9941905B2 (en) | Coding and decoding methods with differentiated protection | |
RU2017142566A (ru) | Устройство и способ декодирования и система передачи сигналов | |
KR20160002946A (ko) | 10gbase-t 시스템에서 ldpc 인코더의 방법 및 장치 | |
KR101356552B1 (ko) | 블라인드 블록 인터리버 및 채널 부호화의 파라미터 추정 방법 | |
US20140317468A1 (en) | Encoder, decoder and semiconductor device including the same | |
US20180375531A1 (en) | Decoding circuit and method for quasi-cyclic low-density parity-check codes | |
KR101512078B1 (ko) | 특정밀도를 기반으로 하는 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치 | |
KR101391859B1 (ko) | 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치 | |
US9144034B2 (en) | Methods and apparatus for reducing interference effect on data transmitted over a communication channel | |
KR101512081B1 (ko) | 특정 밀도를 기반으로 하는 저밀도 행렬을 이용한 부호화/복호화 방법 및 장치 | |
RU2013101656A (ru) | Способ и устройство помехоустойчивого декодирования сигналов, полученных с использованием кода проверки на четность с низкой плотностью |