RU2016102696A - Подавление токов утечки в устройстве на тонкопленочных транзисторах - Google Patents
Подавление токов утечки в устройстве на тонкопленочных транзисторах Download PDFInfo
- Publication number
- RU2016102696A RU2016102696A RU2016102696A RU2016102696A RU2016102696A RU 2016102696 A RU2016102696 A RU 2016102696A RU 2016102696 A RU2016102696 A RU 2016102696A RU 2016102696 A RU2016102696 A RU 2016102696A RU 2016102696 A RU2016102696 A RU 2016102696A
- Authority
- RU
- Russia
- Prior art keywords
- electrode circuit
- semiconductor
- regions
- circuit
- conductive layer
- Prior art date
Links
- 230000001629 suppression Effects 0.000 title 1
- 239000010409 thin film Substances 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims 18
- 238000000034 method Methods 0.000 claims 7
- 239000004020 conductor Substances 0.000 claims 3
- 230000001939 inductive effect Effects 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Electromagnetism (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Claims (7)
1. Способ управления устройством, содержащим структурированный проводящий слой, образующий цепь электрода истока и цепь электрода стока для множества транзисторов, полупроводниковый слой, образующий соответствующий полупроводниковый канал для каждого транзистора между цепью электрода истока и цепью электрода стока, и цепь электрода затвора, покрывающую полупроводниковые каналы множества транзисторных устройств, для переключения полупроводниковых каналов между двумя или более уровнями проводимости, при этом указанный способ содержит применение одного или более дополнительных проводников, независимых от указанной цепи электрода затвора, для емкостного индуцирования уменьшения проводимости указанных одной или более областей указанного полупроводникового слоя за пределами указанных полупроводниковых каналов.
2. Способ по п. 1, в котором указанная одна или более область полупроводникового слоя содержат одну или более областей за пределами области цепи электрода затвора.
3. Способ по п. 2, в котором указанные одна или более областей включают в себя одну или более областей, где цепи электродов истока и стока расположены наиболее близко друг к другу за пределами области цепи электрода затвора.
4. Способ по любому из пп. 1-3, содержащий: емкостное индуцирование уменьшения проводимости указанных одной или более областей указанного полупроводникового слоя при одновременном использовании указанной цепи электрода затвора для емкостного индуцирования изменения проводимости одного или более указанных полупроводниковых каналов.
5. Способ по любому из пп. 1-3, в котором указанные один или более дополнительных проводников расположены на противоположной стороне структурированного проводящего слоя относительно цепи электрода затвора.
6. Способ по п. 5, в котором указанные один или более дополнительных проводников содержат проводящий слой, проходящий, по существу, по всей области между цепями электродов истока и стока для множества транзисторов за исключением полупроводниковых каналов.
7. Управляющее устройство, содержащее первый структурированный проводящий слой, образующий цепь электрода истока и цепь электрода стока для множества транзисторных устройств, полупроводниковый слой, обеспечивающий соответствующий полупроводниковый канал для каждого транзисторного устройства между цепью электрода истока и цепью электрода стока одного транзисторного устройства, второй структурированный проводящий слой, образующий цепь электрода затвора для емкостной связи с полупроводниковыми каналами множества транзисторных устройств и переключения полупроводниковых каналов между двумя или более уровнями проводимости, причем указанный полупроводниковый слой проходит за пределами указанных полупроводниковых каналов к другим участкам между указанной цепью электрода истока и цепью электрода стока, при этом указанное устройство дополнительно содержит третий структурированный проводящий слой, расположенный на противоположной стороне полупроводникового слоя относительно второго структурированного проводящего слоя и проходящий, по существу, по всей области между цепями электродов истока и стока для множества транзисторов за исключением полупроводниковых каналов.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB1311772.6 | 2013-07-01 | ||
| GB1311772.6A GB2515750B (en) | 2013-07-01 | 2013-07-01 | Supressing Leakage Currents in a Multi - TFT Device |
| PCT/EP2014/063937 WO2015000884A1 (en) | 2013-07-01 | 2014-07-01 | Supressing leakage currents in a multi-tft device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2016102696A true RU2016102696A (ru) | 2017-08-07 |
| RU2665331C2 RU2665331C2 (ru) | 2018-08-29 |
Family
ID=48999330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2016102696A RU2665331C2 (ru) | 2013-07-01 | 2014-07-01 | Подавление токов утечки в устройстве на тонкопленочных транзисторах |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9748278B2 (ru) |
| CN (1) | CN105393355B (ru) |
| DE (1) | DE112014003128T5 (ru) |
| GB (1) | GB2515750B (ru) |
| RU (1) | RU2665331C2 (ru) |
| WO (1) | WO2015000884A1 (ru) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2526316B (en) * | 2014-05-20 | 2018-10-31 | Flexenable Ltd | Production of transistor arrays |
| WO2017159613A1 (ja) * | 2016-03-15 | 2017-09-21 | シャープ株式会社 | アクティブマトリクス基板 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620140B2 (ja) * | 1986-06-11 | 1994-03-16 | 株式会社日立製作所 | 薄膜トランジスタ |
| CN1115233A (zh) * | 1994-07-22 | 1996-01-24 | 河南师范大学 | 5,5′-偶氮二水杨酸锌治疗肠炎和溃疡性结肠炎 |
| JP2720862B2 (ja) * | 1995-12-08 | 1998-03-04 | 日本電気株式会社 | 薄膜トランジスタおよび薄膜トランジスタアレイ |
| JP3535307B2 (ja) * | 1996-03-15 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| EP1129484A1 (en) * | 1999-08-24 | 2001-09-05 | Koninklijke Philips Electronics N.V. | Display device |
| JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20020060321A1 (en) * | 2000-07-14 | 2002-05-23 | Kazlas Peter T. | Minimally- patterned, thin-film semiconductor devices for display applications |
| WO2002015277A2 (en) * | 2000-08-14 | 2002-02-21 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
| KR100387122B1 (ko) * | 2000-09-15 | 2003-06-12 | 피티플러스(주) | 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법 |
| US7230592B2 (en) * | 2002-03-04 | 2007-06-12 | Hitachi, Ltd. | Organic electroluminescent light emitting display device |
| JP2005079283A (ja) * | 2003-08-29 | 2005-03-24 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
| JP4474900B2 (ja) * | 2003-10-29 | 2010-06-09 | カシオ計算機株式会社 | 静電気保護回路およびそれを備えた電子回路 |
| KR100670255B1 (ko) | 2004-12-23 | 2007-01-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이를 구비한 평판표시장치, 상기 박막트랜지스터의 제조방법, 및 상기 평판 표시장치의 제조방법 |
| KR20060118063A (ko) * | 2005-05-16 | 2006-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| US20080023703A1 (en) | 2006-07-31 | 2008-01-31 | Randy Hoffman | System and method for manufacturing a thin-film device |
| GB0709093D0 (en) * | 2007-05-11 | 2007-06-20 | Plastic Logic Ltd | Electronic device incorporating parylene within a dielectric bilayer |
| JP5176414B2 (ja) * | 2007-07-11 | 2013-04-03 | 株式会社リコー | 有機トランジスタアレイ及び表示装置 |
| KR101567976B1 (ko) * | 2009-07-23 | 2015-11-11 | 삼성전자주식회사 | 반도체 소자 |
| WO2011027650A1 (ja) * | 2009-09-01 | 2011-03-10 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
| CN102024410B (zh) * | 2009-09-16 | 2014-10-22 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
| JP6120530B2 (ja) * | 2012-11-12 | 2017-04-26 | キヤノン株式会社 | 撮像装置、および撮像システム。 |
-
2013
- 2013-07-01 GB GB1311772.6A patent/GB2515750B/en active Active
-
2014
- 2014-07-01 RU RU2016102696A patent/RU2665331C2/ru active
- 2014-07-01 US US14/901,758 patent/US9748278B2/en active Active
- 2014-07-01 WO PCT/EP2014/063937 patent/WO2015000884A1/en active Application Filing
- 2014-07-01 DE DE112014003128.3T patent/DE112014003128T5/de not_active Withdrawn
- 2014-07-01 CN CN201480037535.4A patent/CN105393355B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20160372488A1 (en) | 2016-12-22 |
| WO2015000884A1 (en) | 2015-01-08 |
| GB201311772D0 (en) | 2013-08-14 |
| RU2665331C2 (ru) | 2018-08-29 |
| CN105393355A (zh) | 2016-03-09 |
| GB2515750B (en) | 2017-11-15 |
| US9748278B2 (en) | 2017-08-29 |
| CN105393355B (zh) | 2019-08-06 |
| DE112014003128T5 (de) | 2016-03-31 |
| GB2515750A (en) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014225713A5 (ru) | ||
| WO2014085410A8 (en) | Ambipolar vertical field effect transistor | |
| JP2013077838A5 (ru) | ||
| JP2015222807A5 (ru) | ||
| TW201614805A (en) | Densely packed standard cells for integrated circuit products | |
| JP2015005738A5 (ja) | 半導体装置 | |
| JP2013239713A5 (ru) | ||
| JP2011155255A5 (ja) | 半導体装置 | |
| JP2013236068A5 (ja) | 半導体装置 | |
| JP2011119688A5 (ru) | ||
| MY188298A (en) | Multi-gate high electron mobility transistors and methods of fabrication | |
| JP2012257216A5 (ru) | ||
| JP2016034040A5 (ja) | 表示装置 | |
| JP2014063179A5 (ru) | ||
| JP2013093565A5 (ja) | 半導体装置、表示装置、半導体装置の作製方法、及び表示装置の作製方法 | |
| JP2012256829A5 (ja) | 半導体装置 | |
| GB2530197A (en) | Tunneling field effect transistors (TFETS) with undoped drain underlap wrap-around regions | |
| JP2015046872A5 (ja) | 半導体装置 | |
| WO2014190069A8 (en) | Enhancement-mode transistors with increased threshold voltage | |
| GB2509852A (en) | Organic thin film transistors and method of making them | |
| EP4300589A3 (en) | Semiconductor device | |
| WO2013126698A3 (en) | Flexible high-voltage thin film transistors | |
| JP2012015502A5 (ru) | ||
| WO2010120664A3 (en) | Ldmos with self aligned vertical ldd and backside drain | |
| JP2015167256A5 (ja) | 半導体装置の作製方法 |