RU2010117398A - Устройства и способы подстройки частоты в синтезаторе частот с множеством выходов - Google Patents

Устройства и способы подстройки частоты в синтезаторе частот с множеством выходов Download PDF

Info

Publication number
RU2010117398A
RU2010117398A RU2010117398/08A RU2010117398A RU2010117398A RU 2010117398 A RU2010117398 A RU 2010117398A RU 2010117398/08 A RU2010117398/08 A RU 2010117398/08A RU 2010117398 A RU2010117398 A RU 2010117398A RU 2010117398 A RU2010117398 A RU 2010117398A
Authority
RU
Russia
Prior art keywords
frequency
circuit
output signal
reference clock
error
Prior art date
Application number
RU2010117398/08A
Other languages
English (en)
Other versions
RU2476990C2 (ru
Inventor
Магнус НИЛЬССОН (SE)
Магнус Нильссон
Николаус КЛЕММЕР (US)
Николаус КЛЕММЕР
Джон Стюарт ПЕТТИ (US)
Джон Стюарт ПЕТТИ
Сатиш УППАТХИЛ (US)
Сатиш УППАТХИЛ
Original Assignee
ТЕЛЕФОНАКТИЕБОЛАГЕТ Л М ЭРИКССОН (пабл) (SE)
Телефонактиеболагет Л М Эрикссон (Пабл)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ТЕЛЕФОНАКТИЕБОЛАГЕТ Л М ЭРИКССОН (пабл) (SE), Телефонактиеболагет Л М Эрикссон (Пабл) filed Critical ТЕЛЕФОНАКТИЕБОЛАГЕТ Л М ЭРИКССОН (пабл) (SE)
Publication of RU2010117398A publication Critical patent/RU2010117398A/ru
Application granted granted Critical
Publication of RU2476990C2 publication Critical patent/RU2476990C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/23—Testing, monitoring, correcting or calibrating of receiver elements
    • G01S19/235—Calibration of receiver components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. Схема (300) синтезатора частот, содержащая: ! первую схему (200') цепи фазовой синхронизации, выполненную с возможностью генерации первого выходного сигнала, синфазного с опорным тактовым сигналом; ! вторую схему (200”) цепи фазовой синхронизации, выполненную с возможностью генерации второго выходного сигнала, синфазного с тем же самым опорным тактовым сигналом; и ! схему (310) частотной коррекции, выполненную с возможностью коррекции первого выходного сигнала подстройкой первого коэффициента деления частоты в первой схеме цепи фазовой синхронизации и генерацией управляющего сигнала (360) для подстройки частоты опорного тактового сигнала в ответ на обнаруженную погрешность частоты в первом выходном сигнале, при этом схема частотной коррекции выполнена с возможностью генерации управляющего сигнала для коррекции, по меньшей мере, одного относительно долговременного источника обнаруженной погрешности частоты и с возможностью определения подстройки первого коэффициента деления частоты для коррекции, по меньшей мере, одного относительно кратковременного источника обнаруженной погрешности частоты. !2. Схема (300) синтезатора частот по п.1, в которой схема (310) частотной коррекции выполнена с возможностью определения подстройки первого коэффициента деления частоты на основании доплеровского сдвига, происходящего в результате движения схемы (300) синтезатора частот относительно удаленного передатчика. ! 3. Схема (300) синтезатора частот по п.1, в которой схема (310) частотной коррекции выполнена с возможностью генерации управляющего сигнала (360) на основании погрешности опорной частоты в опорном тактовом сигнале. ! 4. Схе

Claims (22)

1. Схема (300) синтезатора частот, содержащая:
первую схему (200') цепи фазовой синхронизации, выполненную с возможностью генерации первого выходного сигнала, синфазного с опорным тактовым сигналом;
вторую схему (200”) цепи фазовой синхронизации, выполненную с возможностью генерации второго выходного сигнала, синфазного с тем же самым опорным тактовым сигналом; и
схему (310) частотной коррекции, выполненную с возможностью коррекции первого выходного сигнала подстройкой первого коэффициента деления частоты в первой схеме цепи фазовой синхронизации и генерацией управляющего сигнала (360) для подстройки частоты опорного тактового сигнала в ответ на обнаруженную погрешность частоты в первом выходном сигнале, при этом схема частотной коррекции выполнена с возможностью генерации управляющего сигнала для коррекции, по меньшей мере, одного относительно долговременного источника обнаруженной погрешности частоты и с возможностью определения подстройки первого коэффициента деления частоты для коррекции, по меньшей мере, одного относительно кратковременного источника обнаруженной погрешности частоты.
2. Схема (300) синтезатора частот по п.1, в которой схема (310) частотной коррекции выполнена с возможностью определения подстройки первого коэффициента деления частоты на основании доплеровского сдвига, происходящего в результате движения схемы (300) синтезатора частот относительно удаленного передатчика.
3. Схема (300) синтезатора частот по п.1, в которой схема (310) частотной коррекции выполнена с возможностью генерации управляющего сигнала (360) на основании погрешности опорной частоты в опорном тактовом сигнале.
4. Схема (300) синтезатора частот по п.2, в которой схема (310) частотной коррекции выполнена с возможностью генерации управляющего сигнала (360) на основании среднего значения обнаруженной погрешности частоты в течение интервала усреднения и с возможностью определения подстройки первого коэффициента деления частоты на основании разности между средним значением и обнаруженной погрешностью частоты.
5. Схема (300) синтезатора частот по п.1, в которой схема (310) частотной коррекции дополнительно выполнена с возможностью вычисления параметра подстройки на основании обнаруженной погрешности частоты и подстройки опорной тактовой частоты и с возможностью коррекции второго выходного сигнала подстройкой второго коэффициента деления частоты во второй схеме (200”) цепи фазовой синхронизации с использованием параметра подстройки.
6. Схема (300) синтезатора частот по п.1, в которой схема (310) частотной коррекции выполнена с возможностью планирования подстроек частоты опорного тактового сигнала и первого коэффициента деления частоты, чтобы исключать скачки частоты в первом или втором выходных сигналах или обоих упомянутых сигналах в течение, по меньшей мере, одного временного интервала, зависящего от прикладной задачи.
7. Схема (300) синтезатора частот по п.1, в которой схема (310) частотной коррекции выполнена с возможностью введения последовательных подстроек в частоту опорного тактового сигнала и первый коэффициент деления частоты, чтобы сдвигать, со временем, большую долю общей коррекции обнаруженной погрешности частоты к подстройкам частоты опорного тактового сигнала.
8. Схема (300) синтезатора частот, содержащая:
первую схему (200') цепи фазовой синхронизации, выполненную с возможностью генерации первого выходного сигнала, синфазного с опорным тактовым сигналом;
вторую схему (200”) цепи фазовой синхронизации, выполненную с возможностью генерации второго выходного сигнала, синфазного с тем же самым опорным тактовым сигналом; и
схему (310) частотной коррекции, выполненную с возможностью:
коррекции первого выходного сигнала подстройкой первого коэффициента деления частоты в первой схеме (200') цепи фазовой синхронизации в ответ на обнаруженную погрешность частоты в первом выходном сигнале;
вычисления параметра подстройки на основании обнаруженной погрешности частоты; и
коррекции второго выходного сигнала подстройкой второго коэффициента деления частоты во второй схеме (200”) цепи фазовой синхронизации с использованием параметра подстройки;
при этом схема (310) частотной коррекции выполнена с возможностью вычисления параметра настройки на основании смещения таким образом, что частоты первого и второго выходных сигналов корректируются в разных соотношениях.
9. Схема (300) синтезатора частот по п.8, в которой схема (310) частотной коррекции выполнена с возможностью определения смещения на основании обнаруженной погрешности во втором выходном сигнале.
10. Схема (300) синтезатора частот по п.8, в которой схема (310) частотной коррекции выполнена с возможностью определения смещения на основании предвычисленной погрешности во втором выходном сигнале.
11. Схема (300) синтезатора частот по п.8, в которой схема (310) частотной коррекции выполнена с возможностью планирования подстроек первого и второго коэффициентов деления частоты, чтобы исключать скачки частоты в первом или втором выходных сигналах или обоих упомянутых сигналах в течение, по меньшей мере, одного временного интервала, зависящего от прикладной задачи.
12. Способ синтеза, по меньшей мере, двух выходных сигналов из опорного тактового сигнала, при этом способ содержит следующие этапы:
генерируют (410) первый выходной сигнал, синфазный с опорным тактовым сигналом, с использованием первой схемы цепи фазовой синхронизации;
генерируют (420) второй выходной сигнал, синфазный с опорным тактовым сигналом, с использованием второй схемы цепи фазовой синхронизации;
корректируют первый выходной сигнал подстройкой (450) первого коэффициента деления частоты в первой схеме цепи фазовой синхронизации и генерацией (440) управляющего сигнала для подстройки частоты опорного тактового сигнала в ответ на обнаруженную погрешность частоты в первом выходном сигнале, при этом первый коэффициент деления частоты подстраивают для коррекции, по меньшей мере, одного кратковременного источника обнаруженной погрешности частоты, и управляющий сигнал генерируют для коррекции, по меньшей мере, одного долговременного источника обнаруженной погрешности частоты.
13. Способ по п.12, в котором подстройка (450) первого коэффициента деления частоты в первой схеме цепи фазовой синхронизации содержит подстройку первого коэффициента деления частоты на основании доплеровского сдвига, происходящего в результате движения относительно удаленного передатчика.
14. Способ по п.12, в котором генерация (440) управляющего сигнала содержит генерацию управляющего сигнала на основании погрешности опорной частоты в опорном тактовом сигнале.
15. Способ по п.12, в котором генерация (440) управляющего сигнала содержит генерацию управляющего сигнала на основании среднего значения обнаруженной погрешности частоты, полученной в течение интервала усреднения, и при этом подстройка первого коэффициента деления частоты в первой схеме цепи фазовой синхронизации содержит подстройку первого коэффициента деления частоты на основании разности между средним значением обнаруженной погрешности частоты и обнаруженной погрешностью частоты.
16. Способ по п.12, дополнительно содержащий этап вычисления (445) параметра настройки на основании обнаруженной погрешности частоты в первом выходной сигнале и подстройки опорной тактовой частоты, и этап коррекции (460) второго выходного сигнала подстройкой второго коэффициента деления частоты во второй схеме цепи фазовой синхронизации с использованием параметра подстройки.
17. Способ по п.12, дополнительно содержащий этап планирования подстроек частоты опорного тактового сигнала и первого коэффициента деления частоты, чтобы исключать скачки частоты в первом или втором выходных сигналах или обоих упомянутых сигналах в течение, по меньшей мере, одного временного интервала, зависящего от прикладной задачи.
18. Способ синтеза, по меньшей мере, двух выходных сигналов из опорного тактового сигнала, при этом способ содержит следующие этапы:
генерируют первый выходной сигнал, синфазный с опорным тактовым сигналом, с использованием первой схемы цепи фазовой синхронизации;
генерируют второй выходной сигнал, синфазный с опорным тактовым сигналом, с использованием второй схемы цепи фазовой синхронизации;
корректируют первый выходной сигнал подстройкой первого коэффициента деления частоты в первой схеме цепи фазовой синхронизации в ответ на обнаруженную погрешность частоты в первом выходном сигнале;
вычисляют (455) параметр настройки на основании обнаруженной погрешности частоты; и
корректируют (460) второй выходной сигнал отдельно от коррекции первого выходного сигнала подстройкой второго коэффициента деления частоты во второй схеме цепи фазовой синхронизации с использованием параметра подстройки;
при этом параметр подстройки вычисляют на основании смещения таким образом, чтобы частоты первого и второго выходных сигналов корректировались в разных отношениях.
19. Способ по п.18, дополнительно содержащий этап планирования подстроек первого и второго коэффициентов деления частоты, чтобы исключать скачки частоты в первом или втором выходных сигналах или обоих упомянутых сигналах в течение, по меньшей мере, одного временного интервала, зависящего от прикладной задачи.
20. Устройство связи, содержащее
схему связного приемопередатчика;
схему второго приемника;
первую схему цепи фазовой синхронизации, выполненную с возможностью генерации первого выходного сигнала, синфазного с опорным тактовым сигналом, для использования связным приемопередатчиком;
вторую схему цепи фазовой синхронизации, выполненную с возможностью генерации второго выходного сигнала, синфазного с тем же самым опорным тактовым сигналом, для использования схемой второго приемника; и
схему частотной коррекции, выполненную с возможностью коррекции первого выходного сигнала подстройкой первого коэффициента деления частоты в первой схеме цепи фазовой синхронизации и генерацией управляющего сигнала для подстройки частоты опорного тактового сигнала в ответ на погрешность частоты в первом выходном сигнале, обнаруженную схемой связного приемопередатчика, при этом схема частотной коррекции выполнена с возможностью генерации управляющего сигнала для коррекции, по меньшей мере, одного относительно долговременного источника обнаруженной погрешности частоты и с возможностью определения подстройки первого коэффициента деления частоты для коррекции, по меньшей мере, одного относительно кратковременного источника обнаруженной погрешности частоты.
21. Устройство связи по п.20, в котором схема частотной коррекции дополнительно выполнена с возможностью вычисления параметра подстройки на основании обнаруженной погрешности частоты и подстройки опорной тактовой частоты и с возможностью коррекции второго выходного сигнала подстройкой второго коэффициента деления частоты во второй схеме цепи фазовой синхронизации с использованием параметра подстройки.
22. Устройство связи по п.20, в котором схема частотной коррекции выполнена с возможностью планирования подстроек частоты опорного тактового сигнала и первого коэффициента деления частоты, чтобы исключать скачки частоты в первом или втором выходных сигналах или обоих упомянутых сигналах в течение, по меньшей мере, одного временного интервала, зависящего от прикладной задачи.
RU2010117398/08A 2007-10-01 2008-09-22 Устройства и способы подстройки частоты в синтезаторе частот с множеством выходов RU2476990C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/865,376 2007-10-01
US11/865,376 US8041310B2 (en) 2007-10-01 2007-10-01 Apparatus and methods for frequency control in a multi-output frequency synthesizer
PCT/EP2008/062638 WO2009043757A1 (en) 2007-10-01 2008-09-22 Apparatus and methods for frequency control in a multi-output frequency synthesizer

Publications (2)

Publication Number Publication Date
RU2010117398A true RU2010117398A (ru) 2011-11-10
RU2476990C2 RU2476990C2 (ru) 2013-02-27

Family

ID=40070716

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010117398/08A RU2476990C2 (ru) 2007-10-01 2008-09-22 Устройства и способы подстройки частоты в синтезаторе частот с множеством выходов

Country Status (9)

Country Link
US (1) US8041310B2 (ru)
EP (1) EP2201682B1 (ru)
JP (2) JP5291108B2 (ru)
CN (1) CN101889393B (ru)
AR (1) AR068602A1 (ru)
ES (1) ES2439592T3 (ru)
MY (1) MY152626A (ru)
RU (1) RU2476990C2 (ru)
WO (1) WO2009043757A1 (ru)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179336B2 (en) * 2008-06-30 2012-05-15 Global Oled Technology, Llc. Tiled electronic display
US8284816B1 (en) * 2009-06-01 2012-10-09 Integrated Device Technology, Inc. Push-pull spread spectrum clock signal generator
US8301098B2 (en) * 2009-06-24 2012-10-30 Marvell World Trade Ltd. System and transceiver clocking to minimize required number of reference sources in multi-function cellular applications including GPS
US8730101B2 (en) * 2010-05-13 2014-05-20 Qualcomm Incorporated High sensitivity satellite positioning system receiver
EP2408108A1 (en) * 2010-07-14 2012-01-18 Telefonaktiebolaget L M Ericsson AB (Publ) Clocking scheme for a wireless communication device
CN102141771B (zh) * 2011-03-08 2013-10-02 无锡辐导微电子有限公司 一种频率校正方法和装置
US8818282B2 (en) * 2011-08-11 2014-08-26 Qualcomm Incorporated Clock sharing between cores on an integrated circuit
US9277425B2 (en) * 2012-03-30 2016-03-01 Marvell World Trade Ltd. Systems and methods for automatic frequency control for mobile communication systems
GB2504757B (en) * 2012-08-09 2015-03-25 Nvidia Corp Reference clock calibration
US8923778B2 (en) * 2012-08-20 2014-12-30 Google Technology Holdings LLC Method for automatic frequency correction in a multi-carrier communications device
US9369225B2 (en) * 2012-10-01 2016-06-14 Intel Deutschland Gmbh Distribution of an electronic reference clock signal that includes delay and validity information
CN104798335B (zh) * 2012-10-01 2018-04-13 乔舒亚·帕克 Rf载波同步和相位对准方法和系统
EP2871494B1 (en) * 2013-11-08 2018-03-21 u-blox AG Phase-alignment between clock signals
JP2015128220A (ja) * 2013-12-27 2015-07-09 セイコーエプソン株式会社 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法
CN104868912B (zh) * 2015-06-19 2017-11-14 中国电子科技集团公司第五十四研究所 一种双da同步采样装置
US10116313B2 (en) * 2015-08-25 2018-10-30 Intel Corporation Apparatus and method to mitigate phase and frequency modulation due to inductive coupling
US10856242B2 (en) 2016-11-21 2020-12-01 Phasorlab, Inc. Wireless time and frequency lock loop system
CN108011633B (zh) * 2017-11-14 2021-06-04 天津希格玛微电子技术有限公司 Rc振荡器的校准方法、装置、存储介质和处理器
WO2019198863A1 (ko) * 2018-04-09 2019-10-17 엘지전자 주식회사 클록 동기 시스템 및 이를 구비하는 이동 단말기
CN109831401B (zh) * 2019-03-19 2021-04-13 西安电子科技大学 一种mimo体制中基于共参考的调制器及方法
CN113078991B (zh) * 2021-03-03 2022-07-22 北京紫光青藤微系统有限公司 频率校准系统、方法及应答器
CN113917470B (zh) * 2021-12-14 2022-06-17 成都锐芯盛通电子科技有限公司 一种高效率dbf雷达及标校方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409548B1 (en) * 1989-07-21 1995-06-14 Matsushita Electric Industrial Co., Ltd. Tracking error detection system
US5132633A (en) * 1991-05-21 1992-07-21 National Semiconductor Corporation PLL using a multi-phase frequency correction circuit in place of a VCO
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination
CA2130871C (en) * 1993-11-05 1999-09-28 John M. Alder Method and apparatus for a phase-locked loop circuit with holdover mode
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop
JPH07264063A (ja) * 1994-03-16 1995-10-13 Mitsubishi Electric Corp 周波数シンセサイザ
CA2233831A1 (en) * 1998-03-31 1999-09-30 Tom Riley Digital-sigma fractional-n synthesizer
US6463266B1 (en) * 1999-08-10 2002-10-08 Broadcom Corporation Radio frequency control for communications systems
EP1168634B1 (fr) * 2000-06-28 2007-06-13 STMicroelectronics N.V. Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire
FI109626B (fi) 2000-11-08 2002-09-13 Nokia Corp Syntetisoijajärjestely ja menetelmä signaalien muodostamiseksi, erityisesti monimoodista radiopuhelinlaitetta varten
EP1213830B1 (en) * 2000-12-07 2003-09-03 Motorola, Inc. Multi-mode radio communications device using a common reference oscillator
JP4120237B2 (ja) * 2002-02-28 2008-07-16 ソニー株式会社 復調装置及び受信装置
US6856791B2 (en) * 2002-03-14 2005-02-15 Ericsson Inc. Direct automatic frequency control method and apparatus
US20030214432A1 (en) * 2002-05-17 2003-11-20 Tawadrous Sameh W. System and method for frequency management in a communications positioning device
US6816111B2 (en) * 2002-12-13 2004-11-09 Qualcomm Incorporated Calibration and correction system for satellite position location systems
US7012563B1 (en) 2004-09-10 2006-03-14 Motorola, Inc. Method and system for frequency drift prediction
US8401503B2 (en) * 2005-03-01 2013-03-19 Qualcomm Incorporated Dual-loop automatic frequency control for wireless communication
US8009775B2 (en) * 2005-03-11 2011-08-30 Qualcomm Incorporated Automatic frequency control for a wireless communication system with multiple subcarriers
US7742785B2 (en) 2006-08-09 2010-06-22 Qualcomm Incorporated Reference signal generation for multiple communication systems

Also Published As

Publication number Publication date
ES2439592T3 (es) 2014-01-23
US8041310B2 (en) 2011-10-18
JP2013168990A (ja) 2013-08-29
MY152626A (en) 2014-10-31
RU2476990C2 (ru) 2013-02-27
EP2201682B1 (en) 2013-11-06
CN101889393B (zh) 2013-02-06
WO2009043757A1 (en) 2009-04-09
JP2010541353A (ja) 2010-12-24
AR068602A1 (es) 2009-11-18
US20090088085A1 (en) 2009-04-02
JP5291108B2 (ja) 2013-09-18
EP2201682A1 (en) 2010-06-30
JP5681746B2 (ja) 2015-03-11
CN101889393A (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
RU2010117398A (ru) Устройства и способы подстройки частоты в синтезаторе частот с множеством выходов
US8130892B2 (en) ADPLL frequency synthesizer
JP4664364B2 (ja) 遅延調整装置
NO20052000L (no) Optimal interpolatorfremgangsmate og apparat for digital tidsjustering
AU737704B2 (en) Apparatus, and associated method, for calibrating a device
RU2012106505A (ru) Устройство передачи сигналов, электронное устройство и способ передачи сигналов
AU4038400A (en) Method and apparatus for reducing oscillator noise by noise-feedforward
TW200723703A (en) Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods
DE602006010553D1 (de) Synchronisationsschema mit adaptiver referenzfrequenzkorrektur
JPWO2008099735A1 (ja) 位相雑音補正装置及びその方法
EP2005771A4 (en) WIRELESS COMMUNICATION DEVICE AND METHOD FOR CONTROLLING A POSITIONING DETERMINATION SYSTEM RECEIVER AND A USED OSCILLATOR
GB2583280A (en) Timing synchronization with a modified DVB-S2X waveform for a beam hopping satellite
US6574576B2 (en) Equalizer with auto-calibration and self-test
US20070076822A1 (en) Method and system for estimating frequency offsets
TW200640145A (en) System and method for optimizing phase locked loop damping coefficient
TW200723705A (en) Phase locked loop damping coefficient correction mechanism
TW200943728A (en) All digital phase lock loop and bandwidth adjustment method thereof
JP5310728B2 (ja) シンセサイザ及びこれを用いた受信装置及び電子機器
US11233480B2 (en) Signal generator
US20050047532A1 (en) Apparatus, methods and articles of manufacture for dynamic differential delay correction
JP2855449B2 (ja) 標準周波数信号生成装置
US20160248613A1 (en) Reception device and method for adjusting reception device
JP5813433B2 (ja) 無線機
CA2728249C (en) Digital exciter having pilot signal compensation
CA2429370A1 (en) Adaptive frequency touchscreen controller