CN101889393A - 用于多输出频率合成器中的频率控制的装置和方法 - Google Patents

用于多输出频率合成器中的频率控制的装置和方法 Download PDF

Info

Publication number
CN101889393A
CN101889393A CN200880109687.5A CN200880109687A CN101889393A CN 101889393 A CN101889393 A CN 101889393A CN 200880109687 A CN200880109687 A CN 200880109687A CN 101889393 A CN101889393 A CN 101889393A
Authority
CN
China
Prior art keywords
frequency
output signal
phase
reference clock
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880109687.5A
Other languages
English (en)
Other versions
CN101889393B (zh
Inventor
M·尼尔森
N·克莱默
J·S·佩蒂
S·尤帕蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN101889393A publication Critical patent/CN101889393A/zh
Application granted granted Critical
Publication of CN101889393B publication Critical patent/CN101889393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/23—Testing, monitoring, correcting or calibrating of receiver elements
    • G01S19/235—Calibration of receiver components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

公开了用于合成锁相到公共参考频率信号的两个或更多个信号的方法和电路。在一个实施例中，一种方法包括使用第一和第二锁相环电路(200’、200”)来生成锁相到参考时钟信号的第一和第二输出信号(350、370)。响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的分频比来校正所述第一输出信号(350)。通过使用从所述检测到的频率误差中计算出的调整参数调整所述第二锁相环电路中的分频比来与对所述第一输出信号的校正分开地校正所述第二输出信号。在另一示例性方法中，如上所述使用第一和第二锁相环电路来生成第一和第二输出信号。响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的分频比并且生成控制信号(360)以调整参考时钟信号的频率来校正所述第一输出信号。因为第二输出信号(370)是从公共参考时钟信号中导出的，所以对参考时钟频率(FREF)的调整还将调整所述第二输出信号的频率。在一些实施例中，可以通过调整所述第二锁相环电路中的分频比来应用对所述第二输出信号(370)的附加调整。还公开了用于实施所述方法的电路。

Description

用于多输出频率合成器中的频率控制的装置和方法
技术领域
本发明总体上涉及通信领域，并且更特别地涉及用于生成和控制蜂窝电话或其他通信设备中的精确频率源的技术。
背景技术
现代的通信设备不管是经由有线还是无线来进行通信通常都需要至少一个工作在相对较稳定的参考频率下的时钟。随着集成的增加，诸如蜂窝电话之类的设备现在通常包括附加的通信功能，例如无线局域网(W-LAN)收发机、蓝牙无线电、全球定位系统(GPS)接收机、通用串行总线(USB)接口等等。另外，蜂窝标准正在变得更复杂，具有向着同时使用多个通信信道发展的趋势，这些通信信道中的每一个通信信道可以使用一个不同的工作频率。
每个通信块需要一个或多个时钟频率，不管是用于定时基带电路或数字信号处理器，还是用作无线电电路中的本机振荡器。每个块所需的确切工作频率可能发生改变，并且准确度要求也可能从一个功能到下一个功能而发生改变。例如，蜂窝电话通常必须具有相对于在接收该电话的传输的基站处的参考而准确到约百万分之(ppm)0.1的本机振荡器。因为由电话相对于基站的运动所引起的多普勒频移可以引起高达0.5ppm的视在频移，所以这一准确度通常通过使用公知的自动频率控制(AFC)技术来实现。另一方面，GPS接收机在数量级为0.5ppm或者甚至2或3ppm的频率准确度下将很好地工作，但是可能需要在测量间隔的持续时间内其频率参考稳定到十亿分之(ppb)2以内以用于最佳性能。相反，蓝牙无线电可能仅需要数量级为20ppm的参考频率准确度。
为了最小化成本，各设备可以共享一个参考时钟。例如，授予Voor等人的美国专利No.6,867,734描述了一种组合蜂窝收发机和GPS接收机的通信设备，其中共享的参考时钟被用来合成用于通信收发机的本机振荡器信号与用于GPS接收机的高频时钟信号。然而，共享参考时钟会引起几个问题。
首先，如果AFC被用来调整参考时钟频率从而使得例如蜂窝收发机本机振荡器(LO)跟踪所接收的基站信号的频率，则在共享该参考的其他电路中会反映参考时钟频率的变化。所接收的信号的临时丢失(例如可能会在驾车通过隧道时发生)可能会由于AFC环对信号丢失的响应而引起参考时钟频率的想不到的变化。这些变化可能损害共享该参考的其他电路的性能。由于跟踪多普勒误差而引起的参考频率的改变也将被一直传递到共享该参考时钟的其他电路，从而再次引起可能的性能损害。此外，对参考时钟频率的AFC校正即使相对较小也会干扰在临界(critical)间隔期间需要时钟稳定性的应用的性能。
鉴于前面的描述，本文所公开的是用于从单个参考时钟信号生成用于通信设备中分开的应用的两个或更多个时钟信号的方法和装置。
发明内容
本文所给出的教导提供了用于合成锁相到公共参考频率信号的两个或更多个信号的方法和电路。在几个实施例中，一种方法包括使用第一和第二锁相环电路来生成锁相到参考时钟信号的第一和第二输出信号。响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的分频比来校正所述第一输出信号。通过使用从所述检测到的频率误差中计算出的调整参数调整所述第二锁相环电路中的分频比来与对所述第一输出信号的校正分开地校正所述第二输出信号。
在另一示例性方法中，如上所述使用第一和第二锁相环电路来生成第一和第二输出信号。响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的分频比并且生成控制信号以调整参考时钟信号的频率来校正所述第一输出信号。因为所述第二输出信号是从公共参考时钟信号中导出的，所以对参考时钟频率的调整也将调整所述第二输出信号的频率。在一些实施例中，可以通过调整所述第二锁相环电路中的分频比来应用对所述第二输出信号的附加调整。
根据本发明的一个或多个实施例的频率合成器电路包括分别被配置成生成第一和第二输出信号的第一和第二锁相环电路，每一个输出信号被锁相到公共参考时钟信号。所述频率合成器电路还包括频率校正电路，其被配置成响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的第一分频比来校正所述第一输出信号。所述频率校正电路还被配置成基于所述检测到的频率误差来计算调整参数，以及通过使用所述调整参数调整所述第二锁相环电路中的第二分频比来校正所述第二输出信号。
在几个实施例中，所述频率校正电路被配置成基于偏移量来计算所述调整参数，使得以不同的比例来校正所述第一和第二输出信号的频率。在一个或多个实施例中，所述频率校正电路被配置成调度应用于第一或第二分频比中的任何一个或全部或者应用于参考时钟的调整，以避免在一个或多个取决于应用的时间间隔期间在所述第一或第二输出信号或这二者中的频率中断。
还公开了一种示例性通信设备，其包括通信收发机电路、第二接收机电路、分别被配置成生成锁相到公共参考时钟信号的第一和第二输出信号的第一和第二锁相环电路、以及频率校正电路。所述第一输出信号由所述通信收发机电路使用，以及所述第二输出信号由所述第二接收机电路使用。所述频率校正电路被配置成响应于由所述通信收发机电路在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的第一分频比并且生成控制信号以调整所述参考时钟信号的频率来校正所述第一输出信号。在一些实施例中，所述频率校正电路还可以被配置成基于所述检测到的频率误差和对参考时钟频率的调整来计算调整参数，以及通过使用所述调整参数调整所述第二锁相环电路中的第二分频比来校正所述第二输出信号。
在几个实施例中，所述第二接收机可以包括定位卫星接收机电路，例如GPS接收机电路，以及所述频率校正电路被配置成调度调整以避免在由所述卫星定位接收机电路进行的一个或多个卫星信号测量期间的频率中断。
当然，本发明不限于上面的特征和优点。实际上，本领域技术人员一旦阅读了下面的详细描述并且查看了附图就将认识到附加的特征和优点。
附图说明
图1是与蜂窝基站进行通信并且接收定位卫星信号的通信设备的一个实施例的框图。
图2是锁相环电路的框图。
图3示出根据本发明一个或多个实施例的频率合成器电路的功能块。
图4是示出用于生成锁相到一个公共参考时钟信号的多个输出信号并且响应于检测到的频率误差来校正这些信号的示例性方法的流程图。
图5是示出根据本发明一些实施例的对检测到的频率误差的第一和第二部分的确定的流程图。
图6是示出基于在第一输出信号中检测到的频率误差和在第二输出信号中预测的误差来对所述第二输出信号的校正的流程图。
具体实施方式
下面的描述描述了示例性蜂窝电话以便说明本发明的各个方面。然而，本领域技术人员将会认识到，所描述的技术可以被应用于除了一个或多个可以使用或者也可以不使用自动频率控制(AFC)的其他无线电或通信模式之外还支持使用某种形式的AFC的通信模式的任何设备。例如，当电视接收机、广播无线电接收机、无绳电话等等设备中的任何设备与其他通信块集成时，可以在这些设备中采用本文所描述的方法和电路。因此，所要求保护的发明决不限于蜂窝电话应用。
图1示出蜂窝电话100，其包括：蜂窝收发机110，其经由蜂窝天线117与蜂窝基站115进行通信；以及GPS接收机120，其经由天线127从一个或多个定位卫星125接收定位信号。蜂窝电话100还包括蓝牙无线电130，其可以经由蓝牙天线132与其他装备蓝牙的设备进行通信。
蜂窝电话100还包括由来自参考时钟150的参考时钟信号驱动的频率合成器电路140，所述频率合成器电路140为蜂窝收发机110和GPS接收机120中的每一个供应一个或多个时钟信号。这些供应的时钟信号中的每一个可以是本机振荡器(LO)信号以供在上变频器或下变频器电路中直接使用，或者可以是中间信号，从所述中间信号可以导出LO和/或数字定时信号。在所描绘的实施例中，蓝牙无线电130使用直接来自参考时钟150的参考时钟信号。在其他实施例中，可能为蓝牙无线电130供应由频率合成器电路140生成的另一个时钟信号。控制处理器160控制频率合成器电路140以及GPS接收机120、蜂窝收发机110和蓝牙无线电130。
图2示出锁相环(PLL)电路200，其可以用在频率合成器电路140中以生成锁相到参考时钟信号的输出信号。PLL电路200包括振荡器210、增量-总和(Δ∑)分频器220、相位检测器230、电荷泵240、环路滤波器250、以及参考分频器260。PLL的操作在本领域中是公知的，并且将仅在本文中进行简短讨论。一般来说，由振荡器210在频率fOUT下产生的输出信号被馈送回到Δ∑分频器220，其产生具有频率
Figure GPA00001077262800051
的信号。如将在下面更详细讨论的那样，Δ∑分频器220允许使用高分辨率、非整数的分频比。Δ∑分频器220的输出被供应给相位检测器230，在那里其与参考信号进行比较。通过使用具有分频比R的参考分频器260对(在频率fREF下的)参考时钟信号进行分频来获得图2中的参考信号。(如本领域技术人员将认识到的那样，对参考信号进行分频是可选的；如果没有对参考频率进行分频，则为了本分析的目的，R＝1)。相位检测器230比较经分频的输出信号与经分频的参考信号的相对相位，并且使用驱动环路滤波器250和振荡器210的电荷泵240来生成信号。环路滤波器有效地积分由相位检测器230和电荷泵240生成的校正信号以产生将振荡器210驱动到输出频率(和相位)的控制信号，使得在相位检测器230处经比较的信号具有恒定的(通常为零)相位差。因此将在相位检测器230输入端处的信号驱动到同一频率，使得来自振荡器210的输出信号的频率稳定在
Figure GPA00001077262800052
PLL电路200是N分数频率合成器的一个实例。一般来说，N分数合成器利用了反馈分频比N的快速变化可以被PLL电路200的低通闭环响应进行平均这一事实。例如，在十个参考信号周期的持续时间上，如果七个周期的分频比是整数N1并且剩余三个周期的分频比是整数N2，则平均比是
Figure GPA00001077262800053
本领域技术人员将会认识到，有效分频比不限于整数。例如，如果N2＝N1+1，则对于在前的实例，有效分频比是(N1+0.3)。N分数合成器已被使用几十年来获得较小的调谐步长(或等同地允许使用较高的参考频率)，但是历史上在输出信号中遭受了难以抑制的寄生音调。然而，最近已开发出了用于对瞬时反馈分频比实施改变的定时序列的全数字方法(其包括使用图2所示的Δ∑分频器220)来最小化寄生响应的影响，同时得到可以在几乎任意小的步长中改变分频比的灵活性。
因为适当设计的N分数合成器允许非常小的调谐步，所以可以通过调整分频比N来应用输出频率的小的调整或校正。结果，常规上已通过调整参考时钟频率所执行的自动频率控制(AFC)可以替代地通过对Δ∑分频器220中的分频比应用调整来实施。2005年2月15日颁发给Klemmer(“Klemmer”)的美国专利No.6,856,791描述了用于移动终端的AFC电路，其采用N分数PLL电路以便直接减小合成的频率中的误差，该专利的内容由此通过参考被结合。通过分析从基站接收到的信号来检测合成的输出频率中的频率误差，并且生成控制信号以调整N分数分频器比来补偿该误差。在Klemmer所描述的实施例中，通过观测所接收的I/Q星座中符号的平均旋转速度来检测频率误差；本领域技术人员熟悉用于检测和测量频率源相对于从外部发射机接收到的信号的误差的各种技术。
因为在分频器220处应用的频率校正对参考时钟信号没有影响，所以这些调整将同样对共享参考时钟信号频率的其他电路没有影响。图3示出频率合成器电路300，其包括在图3中被标识为PLL 200’和PLL 200”的两个PLL电路200，每一个由来自参考时钟150的参考时钟信号来驱动。频率合成器电路300还包括频率校正电路310，其被配置成响应于至少在输出信号之一中检测到的频率误差，通过调整PLL 200’中的分频器220’来校正第一输出信号350的频率。频率校正电路310还被配置成生成控制信号360以调整参考时钟150的频率。此外，在图3所描绘的示例性实施例中，频率校正电路还被配置成对PLL 200”中的分频器220”应用调整。
虽然通过调整分频器220’而对输出信号350应用的频率校正对(来自PLL 200”的)输出信号370没有影响，但是对参考时钟150的调整直接影响输出信号370。因此，对第一信号即输出信号350的频率的校正可以在对分频器220’的分频比的调整与对参考时钟150的调整之间进行分配。该分配可以基于对第二输出即输出信号370的频率的期望的校正。例如，假设在输出信号350中已经检测到+5ppm的频率误差。(可以任意地定义正误差以意味着输出信号350在频率上比所期望的要高)。频率校正电路310可以被配置成将所得到的该电路的3ppm的校正分配给PLL 200’中的分频器220’的调整。因此，调整设置分频器220’的分频比的控制信号，使得输出信号350的频率相对于期望的频率减小3ppm(或0.0003％)。然后频率校正电路310可以生成控制信号360以调整参考时钟150，从而除去该误差的剩余部分。注意，在一些实施例中，频率校正电路310可以基于期望的调整来计算控制信号360以调整参考时钟150。在其他实施例中，可以基于检测到的误差来采用常规的闭环技术，以便生成模拟控制信号360以调整参考时钟，从而除去未被对分频器220’的调整所校正的任何频率误差。
在前的实例可以进一步利用附加的数值细节来阐明。假定参考时钟频率fREF是26.00MHz，并且期望的输出频率是869.01MHz。进一步假定没有使用参考分频器260，或者可替换地，R＝1。因此，标称分频率N必须被设置为近似33.423462。(在实践中，当然可以以二进制表示来定义分频比。此外，在实际设备中的分辨率可以小于该实例中所隐含的分辨率)。进一步假定，通过将所生成的输出信号350与所接收的信号进行比较来检测4.0kHz的频率误差。换句话说，实际的输出频率被确定为869.014MHz，而不是869.010MHz的期望频率。相对而言，该误差相当于约4.6ppm。该频率误差可以包括由多普勒频移引起的误差以及由参考时钟150中的温度相关的漂移引起的误差。可以通过将分频器220’中的分频调整到33.423308的N值来几乎完全地校正该误差。换句话说，将值N向下稍微调整0.000154，从而导致远小于0.1ppm的误差。
如前所述，通过将AFC单独地应用于分频器220’，也从参考时钟150中导出的输出信号370的频率未受影响。然而，如果通过调整参考时钟150来校正所检测到的频率误差的一部分，则输出信号370也以相同的比例被调整。例如，在上面的实例中，输出信号350被确定为具有约+4.6ppm的初始频率误差。可以知道或估计，该误差的近似+0.3ppm是由多普勒频移引起的，而剩余的+4.3ppm可归因于参考时钟150中的误差。如上所述，可以通过在对分频器220’的分频比的调整与对参考时钟150的调整之间分配调整来校正输出信号350。在这种情况下，假定由参考时钟150引起的那部分误差被适当地估计，则作为对参考时钟150的调整的结果，输出信号370将被校正。
本领域技术人员将立即认识到，配置频率校正电路310以便将独立的调整应用于分频器220’和参考时钟150提供了两个自由度。因此，输出信号350和输出信号370可以被独立地校正或调整。在由分频器220’、用于生成控制信号360的控制电路、以及频率规划的详细设计所施加的范围和分辨率限制内，这些调整可以是完全任意的。因此，可以基于期望的偏移量而将调整分配给分频器220’和参考时钟150，使得以不同的比例来校正所述第一和第二输出信号的频率。
可以通过配置频率校正电路310以便也将调整应用于PLL 200”中的分频器220”来获得第三个自由度。这会是有用的，例如在参考时钟150由又一个电路(例如附加的通信收发机)使用的一些情况下。如果没有对参考时钟150进行调整，则对输出信号370的期望的校正(例如以便匹配应用于输出信号350的校正的全部或部分)可以被直接计算并且应用于分频器220”。另一方面，如果对参考时钟150进行了调整，则在预测对实现输出信号370的期望的调整或校正所需的分频器220”的调整时必须考虑到该调整的幅度。例如，在较早的实例中，在输出信号中检测到+4.6ppm的误差，并且通过调整分频器220’以考虑到+0.3ppm误差以及调整参考时钟150以考虑到剩余的+4.3ppm来校正所述+4.6ppm的误差。(如在上面的实例中那样，如果+4.6ppm对应于正误差，则向下调整参考时钟频率以便进行补偿)。输出信号370的频率还受到对参考时钟150的调整的影响，并且因此以相应的比例降低。如果期望对输出信号370进行不同的调整，例如以便补偿频率误差的独立源，则可以对分频器220”应用附加的调整。例如通过将输出信号370与所接收的信号进行比较可以测量或检测所述独立源，或者可以基于例如在输出信号350中检测到的误差或者参考时钟150的工作特性的知识或者基于所接收的信号(例如来自卫星125的卫星定位信号)上的预期多普勒频移来预测所述独立源。因此，由参考时钟150的校正而引起的对输出信号370的调整可以通过对分频器220”添加在相同方向上导致频移的偏移量或者进一步的调整来增加。可替换地，总调整可以通过添加在相反方向上移动频率的调整来减小，或者甚至可以利用对分频器220”的分频比的足够大的调整而被完全反转。
因此，本领域技术人员将会认识到由上述电路及其变型所促进的控制的灵活性和范围。一些应用可能仅需要两个控制点，而其他应用需要三个控制点。因此，频率校正电路310在一些实施例中可以被配置成调整分频器220’以及参考时钟150，或者在其他实施例中被配置成仅调整分频器220’以及分频器220”。对于需要三个控制点的应用来说，频率校正电路310可以如图3所描绘的那样被配置成调整分频器220’和220”以及参考时钟150。本领域技术人员将会认识到，包括使用被配置成用于进一步调整的附加PLL电路200的进一步变化也是可能的。
本领域技术人员还将认识到，上面描述的频率合成器电路300的其中几个功能元件可以在一个或多个微控制器或微处理器上实施，并且可以利用它们之间的适当的应用程序接口来一起或分开地实施。例如，这些元件中的一个或多个可以在控制处理器160上或者在与蜂窝收发机110或GPS接收机120共享的处理器上实施。可替换地，这些元件可以利用单独的硬件设备来实施。诸如参考分频器260和Δ∑分频器220之类的几个功能块可以使用单独的集成电路来实施，或者可以被集成为数字或混合信号专用集成电路(ASIC)的一部分。相位检测器230、电荷泵240以及环路滤波器250可以同样包括一个或多个单独的集成电路，或者被集成在ASIC上。在一些实施例中，环路滤波器250可以采用常规的模拟部件，但是其他实施例可以用全数字设计来代替锁相环200。类似地，VCO 210可以包括分立模拟电路，或者可以在数字或混合信号ASIC上实施。参考时钟150通常包括基于晶体的振荡器，可以以本领域已知的各种方式来补偿或稳定所述基于晶体的振荡器，但是可以使用参考时钟信号的其他源。本领域技术人员将认识到在这些设计选择中所固有的成本、性能和维护的权衡。
图4是示出用于合成锁相到参考时钟信号的两个或更多个输出信号的示例性方法的流程图，所述示例性方法例如可以使用图3所示的频率合成器电路300或其变型之一来实施。尽管在下面根据图3中所描绘的部件来描述图4所示的方法，但是本领域技术人员将会认识到，可以在适当的情况下使用可替换的电路配置和功能上等同的部件。
在框410处，使用第一PLL电路220’生成第一输出信号350并且将其锁相到参考时钟信号。在框420处，使用第二PLL电路220”生成第二输出信号370并且将其锁相到相同的参考时钟信号。示例性PLL电路200的操作已在上面被描述，并且这里不重复。
在框430处，检测第一输出信号350中的频率误差。如较早所讨论的那样，可以通过将输出信号350的频率与从远程发射机接收到的信号进行比较来检测该频率误差。在无线电信系统中，例如基站传输通常从极其稳定的参考中生成。移动台传输通常必须基于准确到约0.1ppm以内的频率参考。这通常使用一种或多种公知的自动频率控制(AFC)技术来实现。如上所述，一种这样的技术包括测量从所接收的信号导出的I/Q星座的平均旋转速率。由于通常使用与用于生成发射信号的频率参考相同或相关的频率参考来下变频所接收到的信号，所以从测量I/Q星座旋转所检测到的误差可以被用来校正发射本机振荡器信号中的频率误差。
在框440处，频率校正电路310通过调整参考时钟150的频率来校正检测到的频率误差的至少第一部分。如上所述，频率校正电路310可以计算并生成数字控制信号(例如调谐字)以调整参考时钟150的频率。可替换地，所检测到的误差(如果是以数字形式的话)可以被转换成模拟信号，所述模拟信号被用来经由模拟控制接口来调整参考时钟150。例如为了控制基于变抗器的压控晶体振荡器(VCXO)，这可能是必要的。为了调整参考时钟150而生成的控制信号360可以与对参考时钟150进行的其他调整(例如温度补偿)相结合，或者可以被分开地应用。
如上所述，可以任意地选择通过调整参考时钟150而校正的所检测到的频率误差的部分。可替换地，参考时钟150的校正可以包括，在使用分频器220’的分频比校正所检测到的频率误差的第二部分之后，校正残留的频率误差。频率校正电路310还可以被配置成基于可归因于基于时钟的误差源的所预测或测量的误差来将频率误差校正的一部分分配给参考时钟调整。例如，频率校正电路310可以被供应温度数据，并且被配置成预测由温度引起的频率误差分量。所述预测的误差分量可以被分配给应用于参考时钟频率的校正。
在一些实施例中，频率校正电路310可以被配置成在预定的时间间隔上对多个频率误差测量进行平均，以确定平均频率误差。当检测到的误差可能由于由相对速度的变化引起的多普勒频移的变化而在数秒或数分钟上发生改变时，这可能特别有用。频率校正电路310可以被配置成将该平均误差分配给参考时钟150，并且相应地调整参考时钟频率。
在框450处，通过调整分频器220’中的分频比来校正在第一输出信号350中检测到的频率误差的第二部分。所检测到的频率的第二部分可以包括频率误差相对于所述第一部分的剩余部分。可替换地，频率校正电路310可以被配置成欠校正或过校正，这取决于特定应用和情况。此外，实际上可以首先应用对所述频率误差的第二部分的这一调整。例如，频率校正电路310可以计算要经由分频器220’进行的期望的调整，应用该调整，并且然后使闭环AFC电路能够通过调整参考时钟频率来除去残留频率误差。
最后，在图4所描绘的方法中，在框460处频率校正电路310通过调整在第二PLL电路200”中的分频器220”中的分频比来校正第二输出信号370。如上所述，对第二输出信号370的该校正可以基于在第二输出信号中所测量或预测的误差，并且通常将考虑到对参考时钟150进行的任何调整。
图4所示的方法采用(对分频器220’、分频器220”以及对参考时钟150的)三个调整来校正两个输出信号350和370。在其他实施例中，可以使用这3个控制点中的仅仅两个来控制输出信号350和370。例如，调整可以在分频器220’和参考时钟150之间分配，从而提供对输出信号350和370的独立控制。类似地，调整可以被独立地应用于分频器220’和220”。
由所述的方法提供的灵活性可能在接收机或收发机功能的操作对参考频率的改变敏感的应用中特别有用。例如，GPS接收机通常执行校正操作以检测所接收到的扩频信号。为了实现期望的灵敏度，这些校正可能会在数百毫秒上延续。在这些操作期间，参考信号频率中的改变可能会干扰校正，从而使得所得到的测量没有价值。因此，在本发明的一些实施例中，频率校正电路310可以被配置成调度应用于分频器220’或220”中的任何一个或全部、或者参考时钟150的调整，以避免在临界的取决于应用的时间间隔期间在输出信号中的频率中断。该调度可以由从应用电路接收的信号(例如指示应该推迟调整的信号)来实施。在一些实施例中，频率校正电路310可以被供应定义一些取决于应用的时间间隔的信息，根据所述信息可以部署用于应用调整的调度。
在一些情况下，调整的这一调度可能仅临时影响如何采用特定的校正。例如，假设在蜂窝收发机110中使用的输出信号中检测到频率误差。如果调整调度禁止对影响第二输出信号的调整，则可以通过调整相应的分频器220来立即校正蜂窝信号；该调整将对第二输出信号没有影响。在稍后的时间，当影响第二输出信号的调整不再被禁止时，则可以通过将所有或一部分校正分配给参考时钟150的调整来重新分配对第一输出信号的校正。
在一些实施例中，可能不期望对参考时钟150的相对较大的调整。在这些实施例中，频率校正电路310可以被配置成通过在分频器220’与参考时钟150之间将期望的校正连续地分配给第一输出信号350来逐渐引入对参考时钟的调整。可以在预定的时间间隔上将这些连续的调整应用于参考时钟150和分频器220’，使得所检测到的频率误差的总校正的较大比例被逐渐转移到参考时钟频率调整。在一些实施例中，可以计算这些调整来在每个连续调整处将增加比例的总校正转移到参考时钟频率调整。在其他实施例中，时间间隔不需要被预先确定。更确切地说，可以通过使用连续应用的固定步长或最大步长来应用连续的调整，直到误差校正的期望比例被转移到参考时钟频率调整。
图5是示出用于在分频器220’与参考时钟150之间分配调整的示例性方法的流程图。在一些实施例中，该分配可以与图4所示的方法相结合，在这种情况下这些步骤可以被插入在框430和440之间。无论如何，基于检测到的频率误差，在框432处确定频率误差的第一部分，其中所述第一部分对应于长期误差源。这些误差源可以包括例如在参考时钟150的调谐中的固定误差、由于温度对参考时钟150的影响而导致的缓慢改变的误差、或者由接近放电的电池所供应的下降(sagging)电压引起的误差。在框434处，确定对应于短期误差源的所检测到的频率误差的第二部分。例如，短期误差可以由多普勒频移产生。一旦已经确定了所检测到的频率误差的所述第一和第二部分，频率校正电路310就可以使用它们来在例如分频器220’与参考时钟150之间分配调整，如在图4中所示。
图6更详细地示出基于在第一输出信号350中检测到的频率误差以及在第二输出信号370中预测或检测到的误差来对第二输出信号370的校正。如果例如已知在第一输出信号350中检测到的频率误差的全部或部分是由参考频率误差引起的，则可以为第二输出信号370预测对应的误差。然而，其他源也会为所预测的误差做出贡献。无论如何，在框455处，频率校正电路310基于在第一输出信号350中检测到的频率误差以及在第二输出信号370中检测到的或预测的误差来计算调整参数。所预测的误差可以包括例如从GPS接收机接收的定位信号中的所预期的多普勒频移。调整参数的计算直接地或者通过考虑经由对分频器220’和/或参考时钟150进行的调整而对第一输出信号350进行的校正来考虑到在所述第一输出信号350中检测到的误差。例如，在一些实施例中，频率校正电路310可能通过仅调整分频器220’中的分频比来校正所述第一输出信号350。在这种情况下，频率校正电路310可以直接基于所检测到的误差来计算用于校正第二输出信号370的调整参数。在另一个实施例中，可以通过调整参考时钟150来在第一输出信号350中校正所检测到的频率误差的至少一部分，在这种情况下，对误差的分配连同所检测到的频率误差一起可以用于计算对第二输出信号370的期望的调整。
鉴于在前的讨论，本领域技术人员将会认识到本文所描述的方法和电路对于通信设备(例如图1中所描绘的多功能通信设备)的适用性。通信设备100包括在图1中被描绘为蜂窝收发机电路110的通信收发机电路以及在图1中被描绘为GPS接收机120的第二接收机电路。频率合成器电路140可以对应于在图3中描绘的频率合成器电路300，并且包括分别被配置成生成锁相到来自参考时钟150的公共参考时钟信号的第一和第二输出信号350和370的第一和第二锁相环电路200’和200”。所述第一输出信号由通信收发机电路110使用，并且所述第二输出信号由第二接收机电路120使用。
频率合成器电路140还可以包括频率校正电路310。该频率校正电路310被配置成响应于由通信收发机电路110在第一输出信号中检测到的频率误差，通过调整第一锁相环电路200’中的第一分频比并且生成控制信号以调整参考时钟信号的频率来校正所述第一输出信号。在一些实施例中，频率校正电路310还可以被配置成基于所检测到的频率误差以及对参考时钟频率的调整来计算调整参数，以及通过使用所述调整参数调整第二锁相环电路200”中的第二分频比来校正第二输出信号。在一些实施例中，频率校正电路310可以被配置成调度对锁相环电路200’或200”中任何一个或全部、或者参考时钟150的调整，以避免在由卫星定位接收机电路进行的一个或多个卫星信号测量期间的频率中断。
本领域技术人员将认识到，前面的描述和附图表示本文所教导的用于合成锁相到一个公共参考的多个信号的方法和装置的非限定性实例。因此，本发明仅由后面的权利要求书及其法律等同物来限定。

Claims (25)

1.一种频率合成器电路，包括：
第一锁相环电路，其被配置成生成锁相到参考时钟信号的第一输出信号；
第二锁相环电路，其被配置成生成锁相到相同的参考时钟信号的第二输出信号；以及
频率校正电路，其被配置成响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的第一分频比并且生成控制信号以调整所述参考时钟信号的频率来校正所述第一输出信号。
2.根据权利要求1所述的频率合成器电路，其中，所述频率校正电路被配置成生成所述控制信号以校正所述检测到的频率误差的一个或多个相对长期源，以及确定对所述第一分频比的调整以校正一个或多个相对短期源。
3.根据权利要求2所述的频率合成器电路，其中，所述频率校正电路被配置成基于由所述频率合成器电路相对于远程发射机的运动所产生的多普勒频移来确定对所述第一分频比的调整。
4.根据权利要求2所述的频率合成器电路，其中，所述频率校正电路被配置成基于所述参考时钟信号中的参考频率误差来生成所述控制信号。
5.根据权利要求2所述的频率合成器电路，其中，所述频率校正电路被配置成基于在平均间隔上所述检测到的频率误差的平均值来生成所述控制信号，以及基于所述平均值与所述检测到的频率误差之间的差来确定对所述第一分频比的调整。
6.根据权利要求1所述的频率合成器电路，其中，所述频率校正电路还被配置成基于所述检测到的频率误差以及对参考时钟频率的调整来计算调整参数，以及通过使用所述调整参数调整所述第二锁相环电路中的第二分频比来校正所述第二输出信号。
7.根据权利要求1所述的频率合成器电路，其中，所述频率校正电路被配置成调度对所述参考时钟信号的频率和所述第一分频比的调整以避免在一个或多个取决于应用的时间间隔期间在所述第一或第二输出信号或这二者中的频率中断。
8.根据权利要求1所述的频率合成器电路，其中，所述频率校正电路被配置成对所述参考时钟信号的频率和所述第一分频比应用连续的调整，以便随着时间将所述检测到的频率误差的总校正的较大比例转移到对所述参考时钟信号的频率的调整。
9.一种频率合成器电路，包括：
第一锁相环电路，其被配置成生成锁相到参考时钟信号的第一输出信号；
第二锁相环电路，其被配置成生成锁相到相同的参考时钟信号的第二输出信号；以及
频率校正电路，其被配置成：
响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的第一分频比来校正所述第一输出信号。
基于所述检测到的频率误差来计算调整参数；以及
通过使用所述调整参数调整所述第二锁相环电路中的第二分频比来校正所述第二输出信号。
10.根据权利要求9所述的频率合成器电路，其中，所述频率校正电路被配置成基于偏移量来计算所述调整参数，使得以不同的比例来校正所述第一和第二输出信号的频率。
11.根据权利要求10所述的频率合成器电路，其中，所述频率校正电路被配置成基于在所述第二输出信号中检测到的误差来确定所述偏移量。
12.根据权利要求10所述的频率合成器电路，其中，所述频率校正电路被配置成基于在所述第二输出信号中预测的误差来确定所述偏移量。
13.根据权利要求9所述的频率合成器电路，其中，所述频率校正电路被配置成调度对所述第一和第二分频比的调整以避免在一个或多个取决于应用的时间间隔期间在所述第一或第二输出信号或这二者中的频率中断。
14.一种用于合成来自参考时钟信号的两个或更多个输出信号的方法，包括：
使用第一锁相环电路生成锁相到所述参考时钟信号的第一输出信号；
使用第二锁相环电路生成锁相到所述参考时钟信号的第二输出信号；以及
响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的第一分频比并且生成控制信号以调整所述参考时钟信号的频率来校正所述第一输出信号。
15.根据权利要求14所述的方法，其中，调整所述第一锁相环电路中的第一分频比包括：基于由相对于远程发射机的运动而产生的多普勒频移来调整所述第一分频比。
16.根据权利要求14所述的方法，其中，生成所述控制信号包括：基于在所述参考时钟信号中的参考频率误差来生成所述控制信号。
17.根据权利要求14所述的方法，其中，生成所述控制信号包括：基于在平均间隔上获得的所述检测到的频率误差的平均值来生成所述控制信号，以及其中调整所述第一锁相环电路中的第一分频比包括：基于所述检测到的频率误差的所述平均值与所述检测到的频率误差之间的差来调整所述第一分频比。
18.根据权利要求14所述的方法，还包括：基于在所述第一输出信号中所述检测到的频率误差以及对参考时钟频率的调整来计算调整参数，以及通过使用所述调整参数调整所述第二锁相环电路中的第二分频比来校正所述第二输出信号。
19.根据权利要求14所述的方法，还包括：调度对所述参考时钟信号的频率和所述第一分频比的调整以避免在一个或多个取决于应用的时间间隔期间在所述第一或第二输出信号或这二者中的频率中断。
20.一种用于合成来自参考时钟信号的两个或更多个输出信号的方法，包括：
使用第一锁相环电路生成锁相到所述参考时钟信号的第一输出信号；
使用第二锁相环电路生成锁相到所述参考时钟信号的第二输出信号；
响应于在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的第一分频比来校正所述第一输出信号；
基于所述检测到的频率误差来计算调整参数；以及
通过使用所述调整参数调整所述第二锁相环电路中的第二分频比来与对所述第一输出信号的校正分开地校正所述第二输出信号。
21.根据权利要求20所述的方法，其中，基于所述检测到的频率误差来计算调整参数包括：基于偏移量来计算所述调整参数，使得以不同的比例来校正所述第一和第二输出信号的频率。
22.根据权利要求20所述的方法，还包括：调度对所述第一和第二分频比的调整以避免在一个或多个取决于应用的时间间隔期间在所述第一或第二输出信号或这二者中的频率中断。
23.一种通信设备，包括：
通信收发机电路；
第二接收机电路；
第一锁相环电路，其被配置成生成锁相到参考时钟信号的第一输出信号，以供所述通信收发机使用；
第二锁相环电路，其被配置成生成锁相到相同的参考时钟信号的第二输出信号，以供所述第二接收机电路使用；以及
频率校正电路，其被配置成响应于由所述通信收发机电路在所述第一输出信号中检测到的频率误差，通过调整所述第一锁相环电路中的第一分频比并且生成控制信号以调整所述参考时钟信号的频率来校正所述第一输出信号。
24.根据权利要求23所述的通信设备，其中，所述频率校正电路还被配置成基于所述检测到的频率误差和对参考时钟频率的调整来计算调整参数，以及通过使用所述调整参数调整所述第二锁相环电路中的第二分频比来校正所述第二输出信号。
25.根据权利要求23所述的通信设备，其中，所述频率校正电路被配置成调度对所述参考时钟信号的频率和所述第一分频比的调整以避免在一个或多个取决于应用的时间间隔期间在所述第一或第二输出信号或这二者中的频率中断。
CN200880109687.5A 2007-10-01 2008-09-22 用于多输出频率合成器中的频率控制的装置和方法 Active CN101889393B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/865,376 2007-10-01
US11/865,376 US8041310B2 (en) 2007-10-01 2007-10-01 Apparatus and methods for frequency control in a multi-output frequency synthesizer
PCT/EP2008/062638 WO2009043757A1 (en) 2007-10-01 2008-09-22 Apparatus and methods for frequency control in a multi-output frequency synthesizer

Publications (2)

Publication Number Publication Date
CN101889393A true CN101889393A (zh) 2010-11-17
CN101889393B CN101889393B (zh) 2013-02-06

Family

ID=40070716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880109687.5A Active CN101889393B (zh) 2007-10-01 2008-09-22 用于多输出频率合成器中的频率控制的装置和方法

Country Status (9)

Country Link
US (1) US8041310B2 (zh)
EP (1) EP2201682B1 (zh)
JP (2) JP5291108B2 (zh)
CN (1) CN101889393B (zh)
AR (1) AR068602A1 (zh)
ES (1) ES2439592T3 (zh)
MY (1) MY152626A (zh)
RU (1) RU2476990C2 (zh)
WO (1) WO2009043757A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141771A (zh) * 2011-03-08 2011-08-03 无锡辐导微电子有限公司 一种频率校正方法和装置
CN103733528A (zh) * 2011-08-11 2014-04-16 高通股份有限公司 集成电路上的核之间的时钟共享
CN104584429A (zh) * 2012-08-20 2015-04-29 谷歌技术控股有限责任公司 用于多载波通信设备中的自动频率校正的方法
CN104753529A (zh) * 2013-12-27 2015-07-01 精工爱普生株式会社 振荡电路、振荡器、电子设备、移动体和振荡器频率调整方法
CN108011633A (zh) * 2017-11-14 2018-05-08 北京希格玛和芯微电子技术有限公司 Rc振荡器的校准方法、装置、存储介质和处理器
CN109831401A (zh) * 2019-03-19 2019-05-31 西安电子科技大学 一种mimo体制中基于共参考的调制器及方法
CN113078991A (zh) * 2021-03-03 2021-07-06 北京紫光青藤微系统有限公司 频率校准系统、方法及应答器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179336B2 (en) * 2008-06-30 2012-05-15 Global Oled Technology, Llc. Tiled electronic display
US8284816B1 (en) * 2009-06-01 2012-10-09 Integrated Device Technology, Inc. Push-pull spread spectrum clock signal generator
US8301098B2 (en) * 2009-06-24 2012-10-30 Marvell World Trade Ltd. System and transceiver clocking to minimize required number of reference sources in multi-function cellular applications including GPS
US8730101B2 (en) * 2010-05-13 2014-05-20 Qualcomm Incorporated High sensitivity satellite positioning system receiver
EP2408108A1 (en) * 2010-07-14 2012-01-18 Telefonaktiebolaget L M Ericsson AB (Publ) Clocking scheme for a wireless communication device
US9277425B2 (en) * 2012-03-30 2016-03-01 Marvell World Trade Ltd. Systems and methods for automatic frequency control for mobile communication systems
GB2504757B (en) * 2012-08-09 2015-03-25 Nvidia Corp Reference clock calibration
US9369225B2 (en) * 2012-10-01 2016-06-14 Intel Deutschland Gmbh Distribution of an electronic reference clock signal that includes delay and validity information
CN104798335B (zh) * 2012-10-01 2018-04-13 乔舒亚·帕克 Rf载波同步和相位对准方法和系统
EP2871494B1 (en) * 2013-11-08 2018-03-21 u-blox AG Phase-alignment between clock signals
CN104868912B (zh) * 2015-06-19 2017-11-14 中国电子科技集团公司第五十四研究所 一种双da同步采样装置
US10116313B2 (en) * 2015-08-25 2018-10-30 Intel Corporation Apparatus and method to mitigate phase and frequency modulation due to inductive coupling
US10856242B2 (en) 2016-11-21 2020-12-01 Phasorlab, Inc. Wireless time and frequency lock loop system
WO2019198863A1 (ko) * 2018-04-09 2019-10-17 엘지전자 주식회사 클록 동기 시스템 및 이를 구비하는 이동 단말기
CN113917470B (zh) * 2021-12-14 2022-06-17 成都锐芯盛通电子科技有限公司 一种高效率dbf雷达及标校方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409548B1 (en) * 1989-07-21 1995-06-14 Matsushita Electric Industrial Co., Ltd. Tracking error detection system
US5132633A (en) * 1991-05-21 1992-07-21 National Semiconductor Corporation PLL using a multi-phase frequency correction circuit in place of a VCO
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination
CA2130871C (en) * 1993-11-05 1999-09-28 John M. Alder Method and apparatus for a phase-locked loop circuit with holdover mode
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop
JPH07264063A (ja) * 1994-03-16 1995-10-13 Mitsubishi Electric Corp 周波数シンセサイザ
CA2233831A1 (en) * 1998-03-31 1999-09-30 Tom Riley Digital-sigma fractional-n synthesizer
US6463266B1 (en) * 1999-08-10 2002-10-08 Broadcom Corporation Radio frequency control for communications systems
EP1168634B1 (fr) * 2000-06-28 2007-06-13 STMicroelectronics N.V. Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire
FI109626B (fi) 2000-11-08 2002-09-13 Nokia Corp Syntetisoijajärjestely ja menetelmä signaalien muodostamiseksi, erityisesti monimoodista radiopuhelinlaitetta varten
EP1213830B1 (en) * 2000-12-07 2003-09-03 Motorola, Inc. Multi-mode radio communications device using a common reference oscillator
JP4120237B2 (ja) * 2002-02-28 2008-07-16 ソニー株式会社 復調装置及び受信装置
US6856791B2 (en) * 2002-03-14 2005-02-15 Ericsson Inc. Direct automatic frequency control method and apparatus
US20030214432A1 (en) * 2002-05-17 2003-11-20 Tawadrous Sameh W. System and method for frequency management in a communications positioning device
US6816111B2 (en) * 2002-12-13 2004-11-09 Qualcomm Incorporated Calibration and correction system for satellite position location systems
US7012563B1 (en) 2004-09-10 2006-03-14 Motorola, Inc. Method and system for frequency drift prediction
US8401503B2 (en) * 2005-03-01 2013-03-19 Qualcomm Incorporated Dual-loop automatic frequency control for wireless communication
US8009775B2 (en) * 2005-03-11 2011-08-30 Qualcomm Incorporated Automatic frequency control for a wireless communication system with multiple subcarriers
US7742785B2 (en) 2006-08-09 2010-06-22 Qualcomm Incorporated Reference signal generation for multiple communication systems

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141771A (zh) * 2011-03-08 2011-08-03 无锡辐导微电子有限公司 一种频率校正方法和装置
CN102141771B (zh) * 2011-03-08 2013-10-02 无锡辐导微电子有限公司 一种频率校正方法和装置
CN103733528A (zh) * 2011-08-11 2014-04-16 高通股份有限公司 集成电路上的核之间的时钟共享
CN103733528B (zh) * 2011-08-11 2015-12-09 高通股份有限公司 集成电路上的核之间的时钟共享
CN104584429A (zh) * 2012-08-20 2015-04-29 谷歌技术控股有限责任公司 用于多载波通信设备中的自动频率校正的方法
CN104584429B (zh) * 2012-08-20 2017-08-08 谷歌技术控股有限责任公司 用于多载波通信设备中的自动频率校正的方法
CN104753529A (zh) * 2013-12-27 2015-07-01 精工爱普生株式会社 振荡电路、振荡器、电子设备、移动体和振荡器频率调整方法
CN108011633A (zh) * 2017-11-14 2018-05-08 北京希格玛和芯微电子技术有限公司 Rc振荡器的校准方法、装置、存储介质和处理器
CN108011633B (zh) * 2017-11-14 2021-06-04 天津希格玛微电子技术有限公司 Rc振荡器的校准方法、装置、存储介质和处理器
CN109831401A (zh) * 2019-03-19 2019-05-31 西安电子科技大学 一种mimo体制中基于共参考的调制器及方法
CN109831401B (zh) * 2019-03-19 2021-04-13 西安电子科技大学 一种mimo体制中基于共参考的调制器及方法
CN113078991A (zh) * 2021-03-03 2021-07-06 北京紫光青藤微系统有限公司 频率校准系统、方法及应答器

Also Published As

Publication number Publication date
ES2439592T3 (es) 2014-01-23
US8041310B2 (en) 2011-10-18
JP2013168990A (ja) 2013-08-29
MY152626A (en) 2014-10-31
RU2476990C2 (ru) 2013-02-27
EP2201682B1 (en) 2013-11-06
CN101889393B (zh) 2013-02-06
WO2009043757A1 (en) 2009-04-09
JP2010541353A (ja) 2010-12-24
AR068602A1 (es) 2009-11-18
US20090088085A1 (en) 2009-04-02
JP5291108B2 (ja) 2013-09-18
RU2010117398A (ru) 2011-11-10
EP2201682A1 (en) 2010-06-30
JP5681746B2 (ja) 2015-03-11

Similar Documents

Publication Publication Date Title
CN101889393B (zh) 用于多输出频率合成器中的频率控制的装置和方法
KR101201977B1 (ko) 위성 위치 확인 시스템들을 위한 교정 및 정정 시스템
US9369225B2 (en) Distribution of an electronic reference clock signal that includes delay and validity information
KR100819363B1 (ko) 다채널 수신기들에서의 자동 주파수 제어 프로세싱
KR100726108B1 (ko) 통신 위치확인 장치 내 주파수 관리 시스템 및 방법
US6308077B1 (en) Apparatus and method for providing synchronization of base-stations in a communication system
JP2006514267A (ja) 位置決め機能を有する通信デバイスの周波数管理のためのシステムおよび方法
MXPA05004310A (es) Metodo y aparato para optimizar ubicacion de posicion basda en gps en presencia de eror de frecuencia que varia con el tiempo.
US11804871B2 (en) Systems and methods for synchronizing time, frequency, and phase among a plurality of devices
US20090029715A1 (en) Method For Determining The Distance Of A Mobile Communication Terminal From Mobile Radio Base Stations, And Mobile Communication Terminal
US7711338B2 (en) Frequency offset correction based on the presence or absence of a received signal
US7664477B2 (en) Communications system using a low cost oscillator and related method thereof
GB2432467A (en) RF transceiver
JP4095945B2 (ja) 移動体通信基地局、及びそれに用いる位相ずれ補償方法
KR100731018B1 (ko) 이동통신 단말기 및 전압제어 발진기 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant