JP5291108B2 - 多出力周波数シンセサイザにおける周波数制御のための装置と方法 - Google Patents
多出力周波数シンセサイザにおける周波数制御のための装置と方法 Download PDFInfo
- Publication number
- JP5291108B2 JP5291108B2 JP2010526263A JP2010526263A JP5291108B2 JP 5291108 B2 JP5291108 B2 JP 5291108B2 JP 2010526263 A JP2010526263 A JP 2010526263A JP 2010526263 A JP2010526263 A JP 2010526263A JP 5291108 B2 JP5291108 B2 JP 5291108B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- reference clock
- output signal
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000012937 correction Methods 0.000 claims abstract description 76
- 230000007774 longterm Effects 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims 2
- 230000004044 response Effects 0.000 abstract description 5
- 230000002194 synthesizing effect Effects 0.000 abstract description 4
- 238000004891 communication Methods 0.000 description 27
- 230000001413 cellular effect Effects 0.000 description 23
- 238000005259 measurement Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/23—Testing, monitoring, correcting or calibrating of receiver elements
- G01S19/235—Calibration of receiver components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Circuits Of Receivers In General (AREA)
Description
Claims (12)
- 基準クロック信号に対して位相同期した第1の出力信号を生成するよう構成された第1の位相同期ループ回路(200′)と、
前記基準クロック信号に対して位相同期した第2の出力信号を生成するよう構成された第2の位相同期ループ回路(200″)と、
前記第1の出力信号において検出された周波数誤差に応じて、前記第1の位相同期ループ回路における第1の周波数分周比を調整し、前記基準クロック信号の周波数を調整するための制御信号(360)を生成することにより、前記第1の出力信号を補正するよう構成された周波数補正回路(310)とを有し、
前記周波数補正回路(310)は、前記検出された周波数誤差に関し、1つ以上の相対的に長期的な要因について補正を行うために前記制御信号を生成し、前記検出された周波数誤差に関し、1つ以上の相対的に短期的な要因についての補正を行なうために前記第1の周波数分周比の調整を決定するように構成されており、
前記周波数補正回路(310)はさらに、前記基準クロック信号の周波数と前記第1の周波数分周比に対して継続的な調整を適用し、前記検出された周波数誤差の全体的な補正の大部分を前記基準クロック信号の周波数の調整へと時間とともにシフトするよう構成されていることを特徴とする周波数シンセサイザ回路(300)。 - 前記周波数補正回路(310)は、遠い場所にある送信機に相対した前記周波数シンセサイザ回路(300)の動きの結果として得られるドップラーシフトに基づいた前記第1の周波数分周比の調整を決定するように構成されることを特徴とする請求項1に記載の周波数シンセサイザ回路(300)。
- 前記周波数補正回路(310)は、前記基準クロック信号における基準周波数誤差に基づいて前記制御信号(360)を生成するように構成されることを特徴とする請求項1に記載の周波数シンセサイザ回路(300)。
- 前記周波数補正回路(310)は、平均した間隔にわたる前記検出された周波数誤差の平均に基づいて前記制御信号(360)を生成し、前記周波数誤差平均と前記検出された周波数誤差との差に基づいて前記第1の周波数分周比の調整を決定するよう構成されることを特徴とする請求項1に記載の周波数シンセサイザ回路(300)。
- 前記周波数補正回路(310)はさらに、前記検出された周波数誤差に基づく調整パラメータを算出し、前記調整パラメータを用いて、前記第2の位相同期ループ回路(200″)における第2の周波数分周比を調整することにより前記第2の出力信号を補正するよう構成されることを特徴とする請求項1に記載の周波数シンセサイザ回路(300)。
- 前記周波数補正回路(310)は、前記基準クロック信号の周波数の調整と前記第1の周波数分周比の調整とをスケジュールし、1つ以上のアプリケーション依存の時間間隔の期間における前記第1或は第2の出力信号、或は、その両方における周波数不連続を回避するよう構成されることを特徴とする請求項1に記載の周波数シンセサイザ回路(300)。
- 基準クロック信号から2つ以上の出力信号を合成する方法であって、
第1の位相同期ループ回路を用いて基準クロック信号に対して位相同期した第1の出力信号を生成する(410)工程と、
第2の位相同期ループ回路を用いて前記基準クロック信号に対して位相同期した第2の出力信号を生成する(420)工程と、
前記第1の出力信号において検出された周波数誤差に応じて、前記第1の位相同期ループ回路において第1の周波数分周比を調整し(450)、制御信号を生成して(440)前記基準クロック信号の周波数を調整することにより、前記第1の出力信号を補正する工程とを有し、
前記第1の周波数分周比は、前記検出された周波数誤差に関し、1つ以上の相対的に短期的な要因について補正を行うために調整され、前記制御信号は、前記検出された周波数誤差に関し、1つ以上の相対的に長期的な要因についての補正を行なうために生成され、
前記基準クロック信号の周波数と前記第1の周波数分周比とを継続的に調整し、前記検出された周波数誤差の全体的な補正の大部分を前記基準クロック信号の周波数の調整へと時間とともにシフトすることを特徴とする方法。 - 前記第1の位相同期ループ回路において第1の周波数分周比を調整する(450)ことには、遠い所にある送信機に相対した動きの結果得られるドップラーシフトに基づいて前記第1の周波数分周比を調整することを含むことを特徴とする請求項7に記載の方法。
- 前記制御信号を生成する(440)ことには、前記基準クロック信号における周波数誤差に基づいて前記制御信号を生成することを含むことを特徴とする請求項7に記載の方法。
- 前記制御信号を生成する(440)ことには、平均した間隔にわたって得られた前記検出された周波数誤差の平均に基づいて前記制御信号を生成することを含み、
前記第1の位相同期ループ回路において第1の周波数分周比を調整することには、前記周波数誤差平均と前記検出された周波数誤差との差に基づいて前記第1の周波数分周比の調整を決定することを含むことを特徴とする請求項7に記載の方法。 - 前記第1の出力信号において前記検出された周波数誤差に基づく調整パラメータを算出する(445)工程と、
前記調整パラメータを用いて、前記第2の位相同期ループ回路における第2の周波数分周比を調整することにより前記第2の出力信号を補正する(460)工程とをさらに有することを特徴とする請求項7に記載の方法。 - 前記基準クロック信号の周波数の調整と前記第1の周波数分周比の調整とをスケジュールし、1つ以上のアプリケーション依存の時間間隔の期間における前記第1或は第2の出力信号、或は、その両方における周波数不連続を回避する工程をさらに有することを特徴とする請求項7に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/865,376 | 2007-10-01 | ||
US11/865,376 US8041310B2 (en) | 2007-10-01 | 2007-10-01 | Apparatus and methods for frequency control in a multi-output frequency synthesizer |
PCT/EP2008/062638 WO2009043757A1 (en) | 2007-10-01 | 2008-09-22 | Apparatus and methods for frequency control in a multi-output frequency synthesizer |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013087755A Division JP5681746B2 (ja) | 2007-10-01 | 2013-04-18 | 多出力周波数シンセサイザにおける周波数制御のための装置と方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010541353A JP2010541353A (ja) | 2010-12-24 |
JP5291108B2 true JP5291108B2 (ja) | 2013-09-18 |
Family
ID=40070716
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010526263A Expired - Fee Related JP5291108B2 (ja) | 2007-10-01 | 2008-09-22 | 多出力周波数シンセサイザにおける周波数制御のための装置と方法 |
JP2013087755A Active JP5681746B2 (ja) | 2007-10-01 | 2013-04-18 | 多出力周波数シンセサイザにおける周波数制御のための装置と方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013087755A Active JP5681746B2 (ja) | 2007-10-01 | 2013-04-18 | 多出力周波数シンセサイザにおける周波数制御のための装置と方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8041310B2 (ja) |
EP (1) | EP2201682B1 (ja) |
JP (2) | JP5291108B2 (ja) |
CN (1) | CN101889393B (ja) |
AR (1) | AR068602A1 (ja) |
ES (1) | ES2439592T3 (ja) |
MY (1) | MY152626A (ja) |
RU (1) | RU2476990C2 (ja) |
WO (1) | WO2009043757A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8179336B2 (en) * | 2008-06-30 | 2012-05-15 | Global Oled Technology, Llc. | Tiled electronic display |
US8284816B1 (en) * | 2009-06-01 | 2012-10-09 | Integrated Device Technology, Inc. | Push-pull spread spectrum clock signal generator |
US8301098B2 (en) * | 2009-06-24 | 2012-10-30 | Marvell World Trade Ltd. | System and transceiver clocking to minimize required number of reference sources in multi-function cellular applications including GPS |
US8730101B2 (en) * | 2010-05-13 | 2014-05-20 | Qualcomm Incorporated | High sensitivity satellite positioning system receiver |
EP2408108A1 (en) * | 2010-07-14 | 2012-01-18 | Telefonaktiebolaget L M Ericsson AB (Publ) | Clocking scheme for a wireless communication device |
CN102141771B (zh) * | 2011-03-08 | 2013-10-02 | 无锡辐导微电子有限公司 | 一种频率校正方法和装置 |
US8818282B2 (en) * | 2011-08-11 | 2014-08-26 | Qualcomm Incorporated | Clock sharing between cores on an integrated circuit |
US9277425B2 (en) * | 2012-03-30 | 2016-03-01 | Marvell World Trade Ltd. | Systems and methods for automatic frequency control for mobile communication systems |
GB2504757B (en) * | 2012-08-09 | 2015-03-25 | Nvidia Corp | Reference clock calibration |
US8923778B2 (en) * | 2012-08-20 | 2014-12-30 | Google Technology Holdings LLC | Method for automatic frequency correction in a multi-carrier communications device |
US9369225B2 (en) * | 2012-10-01 | 2016-06-14 | Intel Deutschland Gmbh | Distribution of an electronic reference clock signal that includes delay and validity information |
KR101762649B1 (ko) * | 2012-10-01 | 2017-07-28 | 조슈아 박 | Rf 반송파 동기화 및 위상 일치 방법 및 시스템 |
EP2871494B1 (en) * | 2013-11-08 | 2018-03-21 | u-blox AG | Phase-alignment between clock signals |
JP2015128220A (ja) * | 2013-12-27 | 2015-07-09 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法 |
CN104868912B (zh) * | 2015-06-19 | 2017-11-14 | 中国电子科技集团公司第五十四研究所 | 一种双da同步采样装置 |
US10116313B2 (en) * | 2015-08-25 | 2018-10-30 | Intel Corporation | Apparatus and method to mitigate phase and frequency modulation due to inductive coupling |
US10856242B2 (en) | 2016-11-21 | 2020-12-01 | Phasorlab, Inc. | Wireless time and frequency lock loop system |
CN108011633B (zh) * | 2017-11-14 | 2021-06-04 | 天津希格玛微电子技术有限公司 | Rc振荡器的校准方法、装置、存储介质和处理器 |
WO2019198863A1 (ko) * | 2018-04-09 | 2019-10-17 | 엘지전자 주식회사 | 클록 동기 시스템 및 이를 구비하는 이동 단말기 |
CN109831401B (zh) * | 2019-03-19 | 2021-04-13 | 西安电子科技大学 | 一种mimo体制中基于共参考的调制器及方法 |
CN113078991B (zh) * | 2021-03-03 | 2022-07-22 | 北京紫光青藤微系统有限公司 | 频率校准系统、方法及应答器 |
CN113917470B (zh) * | 2021-12-14 | 2022-06-17 | 成都锐芯盛通电子科技有限公司 | 一种高效率dbf雷达及标校方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69020057T2 (de) * | 1989-07-21 | 1996-02-01 | Matsushita Electric Ind Co Ltd | Spurfolgungsfehlerdetektionssystem. |
US5132633A (en) * | 1991-05-21 | 1992-07-21 | National Semiconductor Corporation | PLL using a multi-phase frequency correction circuit in place of a VCO |
US5166642A (en) * | 1992-02-18 | 1992-11-24 | Motorola, Inc. | Multiple accumulator fractional N synthesis with series recombination |
CA2130871C (en) * | 1993-11-05 | 1999-09-28 | John M. Alder | Method and apparatus for a phase-locked loop circuit with holdover mode |
US5497126A (en) * | 1993-11-09 | 1996-03-05 | Motorola, Inc. | Phase synchronization circuit and method therefor for a phase locked loop |
JPH07264063A (ja) * | 1994-03-16 | 1995-10-13 | Mitsubishi Electric Corp | 周波数シンセサイザ |
CA2233831A1 (en) | 1998-03-31 | 1999-09-30 | Tom Riley | Digital-sigma fractional-n synthesizer |
US6463266B1 (en) * | 1999-08-10 | 2002-10-08 | Broadcom Corporation | Radio frequency control for communications systems |
EP1168634B1 (fr) * | 2000-06-28 | 2007-06-13 | STMicroelectronics N.V. | Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire |
FI109626B (fi) | 2000-11-08 | 2002-09-13 | Nokia Corp | Syntetisoijajärjestely ja menetelmä signaalien muodostamiseksi, erityisesti monimoodista radiopuhelinlaitetta varten |
ATE249108T1 (de) * | 2000-12-07 | 2003-09-15 | Motorola Inc | Multimode funkkommunikationsgerät mit gemeinsamen referenzoszillator |
JP4120237B2 (ja) * | 2002-02-28 | 2008-07-16 | ソニー株式会社 | 復調装置及び受信装置 |
US6856791B2 (en) * | 2002-03-14 | 2005-02-15 | Ericsson Inc. | Direct automatic frequency control method and apparatus |
KR100726108B1 (ko) | 2002-05-17 | 2007-06-12 | 모토로라 인코포레이티드 | 통신 위치확인 장치 내 주파수 관리 시스템 및 방법 |
US6816111B2 (en) * | 2002-12-13 | 2004-11-09 | Qualcomm Incorporated | Calibration and correction system for satellite position location systems |
US7012563B1 (en) | 2004-09-10 | 2006-03-14 | Motorola, Inc. | Method and system for frequency drift prediction |
US8401503B2 (en) * | 2005-03-01 | 2013-03-19 | Qualcomm Incorporated | Dual-loop automatic frequency control for wireless communication |
US8009775B2 (en) | 2005-03-11 | 2011-08-30 | Qualcomm Incorporated | Automatic frequency control for a wireless communication system with multiple subcarriers |
US7742785B2 (en) | 2006-08-09 | 2010-06-22 | Qualcomm Incorporated | Reference signal generation for multiple communication systems |
-
2007
- 2007-10-01 US US11/865,376 patent/US8041310B2/en active Active
-
2008
- 2008-09-22 EP EP08804564.6A patent/EP2201682B1/en active Active
- 2008-09-22 JP JP2010526263A patent/JP5291108B2/ja not_active Expired - Fee Related
- 2008-09-22 CN CN200880109687.5A patent/CN101889393B/zh active Active
- 2008-09-22 ES ES08804564.6T patent/ES2439592T3/es active Active
- 2008-09-22 RU RU2010117398/08A patent/RU2476990C2/ru active
- 2008-09-22 MY MYPI20101257 patent/MY152626A/en unknown
- 2008-09-22 WO PCT/EP2008/062638 patent/WO2009043757A1/en active Application Filing
- 2008-09-30 AR ARP080104280A patent/AR068602A1/es active IP Right Grant
-
2013
- 2013-04-18 JP JP2013087755A patent/JP5681746B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2009043757A1 (en) | 2009-04-09 |
AR068602A1 (es) | 2009-11-18 |
RU2476990C2 (ru) | 2013-02-27 |
JP5681746B2 (ja) | 2015-03-11 |
JP2010541353A (ja) | 2010-12-24 |
US8041310B2 (en) | 2011-10-18 |
RU2010117398A (ru) | 2011-11-10 |
EP2201682A1 (en) | 2010-06-30 |
EP2201682B1 (en) | 2013-11-06 |
MY152626A (en) | 2014-10-31 |
ES2439592T3 (es) | 2014-01-23 |
JP2013168990A (ja) | 2013-08-29 |
CN101889393A (zh) | 2010-11-17 |
US20090088085A1 (en) | 2009-04-02 |
CN101889393B (zh) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5681746B2 (ja) | 多出力周波数シンセサイザにおける周波数制御のための装置と方法 | |
US9369225B2 (en) | Distribution of an electronic reference clock signal that includes delay and validity information | |
US5629649A (en) | Frequency standard generator synchronized with satellite or other communication network reference clocks | |
KR100819363B1 (ko) | 다채널 수신기들에서의 자동 주파수 제어 프로세싱 | |
EP2055003B1 (en) | Reference signal generation for multiple communication systems | |
US6308077B1 (en) | Apparatus and method for providing synchronization of base-stations in a communication system | |
JP5230010B2 (ja) | 基準信号発生システム、タイミング信号供給装置及び基準信号発生装置 | |
JP2006514267A (ja) | 位置決め機能を有する通信デバイスの周波数管理のためのシステムおよび方法 | |
JP2001094422A (ja) | 位相ロックループ周波数シンセサイザ | |
KR100717134B1 (ko) | 자동 주파수 제어 루프 회로 | |
US8280330B2 (en) | Crystal-less clock generation for radio frequency receivers | |
US20020054627A1 (en) | Synthesizer arrangement and a method for generating signals, particularly for a multimode radio telephone device | |
US10924122B2 (en) | Method and system for phase alignment of multiple phased locked loops | |
US20010008384A1 (en) | Method for generating frequencies in a dual phase locked loop | |
RU2554542C2 (ru) | Схема тактирования для устройства беспроводной связи | |
US11088695B2 (en) | Phase-locked loop apparatus and method for clock synchronization | |
US20080274704A1 (en) | Rf Transceiver and a Method of Operation Therein | |
KR100442432B1 (ko) | 디지털 티브이 중계기의 주파수 변환장치 | |
JP2000241524A (ja) | デジタルプロセッシングpll | |
JPH0453317A (ja) | 微補正可能な基準信号発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5291108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |