JP2001094422A - 位相ロックループ周波数シンセサイザ - Google Patents

位相ロックループ周波数シンセサイザ

Info

Publication number
JP2001094422A
JP2001094422A JP2000251859A JP2000251859A JP2001094422A JP 2001094422 A JP2001094422 A JP 2001094422A JP 2000251859 A JP2000251859 A JP 2000251859A JP 2000251859 A JP2000251859 A JP 2000251859A JP 2001094422 A JP2001094422 A JP 2001094422A
Authority
JP
Japan
Prior art keywords
signal
controlled oscillator
voltage controlled
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000251859A
Other languages
English (en)
Inventor
Patrick Savelli
パトリツク・サベツリ
Christian Massy
クリスチヤン・マシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2001094422A publication Critical patent/JP2001094422A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 電圧制御発振器の利得の変動を制御すること
ができ、雑音特性が改善された、短い捕捉時間を有する
位相ロックループ周波数シンセサイザを提供すること。 【解決手段】 位相ロックループ周波数シンセサイザ
は、少なくとも１つの測定パラメータから電圧制御発振
器の実際の利得を決定し、電圧制御発振器の実際の利得
を表す信号を送る回路を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に無線周波数の
送信機および受信機で使用される、制御発振器回路とも
呼ばれる周波数シンセサイザに関する。これは特に、搬
送波への高速のロックオンが特に重要となる移動電話の
分野で使用することができる。したがって、本発明の１
つの目的は、効果的にロックオンする手段を提供するこ
とである。
【０００２】
【従来の技術】特にＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅ
ｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏ
ｎｓ）でＴＤＭＡ（時分割多重アクセス）技法を使用す
る移動電話の分野では、通信チャネルをセットアップし
て移動電話を基地局に接続する。チャネルは、同じフレ
ーム中の複数のタイムスロットから選択されたタイムス
ロットによって規定される。最も良く知られている応用
分野の１つでは、フレームは、８個のウィンドウを含
む。チャネルのもう１つの特徴は、それが搬送周波数と
関連づけられることである。したがって、変調帯域の集
合は、送信周波数または受信周波数の範囲内に分散して
いる。例えば、ＧＳＭの標準によれば、帯域は２００ｋ
Ｈｚの幅を有し、１００を超える異なる搬送周波数が範
囲内に存在する。
【０００３】いくつかの位置の間ではいくつかの周波数
で伝搬損があるので、周波数法則が、特定のチャネルの
（使用中の帯域幅での）搬送周波数を定期的に変化させ
ることが受け入れられている。実際には、搬送周波数
は、フレームごとに変化している。したがって、移動電
話と基地局の間の接続では、定期的に変化する搬送周波
数を使用する。これにより、ある搬送周波数から別の搬
送周波数に定期的かつ敏速にホップすることができるト
ランシーバ周波数シンセサイザが必要となる。
【０００４】ＧＳＭの標準下では、タイムスロットは、
５７７マイクロ秒の標準持続時間を有する。したがっ
て、８個のウィンドウを有するフレームは、４．６１５
ミリ秒の持続時間を有する。フレーム中の１つのスロッ
トは送信用に使用され、同じフレーム中の別の１つのス
ロットは受信用に使用される。送信時間スロットと受信
時間スロットの間の時間差は、通常は少なくとも時間ス
ロットの持続時間の１．５倍に等しい。これは、移動電
話トランシーバ、特に移動電話内のトランシーバが、割
り当てられた搬送周波数にロックオンするために、特に
二重通信を実現するために、約８６５マイクロ秒を有す
ることを意味する。
【０００５】しかし、ＧＰＲＳ／ＨＳＣＳＤ（Ｇｅｎｅ
ｒａｌ Ｐａｃｋｅｔ ＲａｄｉｏＳｅｒｖｉｃｅ／Ｈ
ｉｇｈ Ｓｐｅｅｄ Ｃｉｒｃｕｉｔ Ｓｗｉｔｃｈ
Ｄａｔａ）システムでは、データビットレートを増大さ
せるために、移動電話および／または基地局は、同じフ
レームの連続した時間スロットの期間中に無線信号を送
信および／または受信することができる。したがって、
同じフレームの２つ、３つ、または４つの連続したスロ
ットを、移動電話と基地局の間の一方向の通信に割り当
てることができる。この場合には、搬送周波数は、スロ
ットごとに変化しない。
【０００６】しかし、この種の実施方法により、標準が
改変されることになった。このような連続使用により、
同じスロット中で利用可能な状態で残っているスロット
の数が減少し、その結果として、２つの通信方向の間で
少なくともスロットの持続時間の１．５倍の時間分離を
実現することが不可能となる。このような事情により、
標準は、送信と受信の間で安全処理されるただ１つの時
間スロットだけを提供する。その結果として、発振器が
搬送周波数にロックオンするための捕捉時間が短縮され
る。以前は８６５マイクロ秒が利用可能であり、５００
マイクロ秒のロックオン時間が許容可能であったが、捕
捉時間が５７７マイクロ秒まで短縮された場合には、こ
のロックオン時間を許容することができなくなる。
【０００７】搬送周波数へのロックオンを加速するため
に、シンセサイザの位相ロックループ（ＰＬＬ）の周波
数を事前設定することが、米国特許第４１０５９４８号
に記載されている。
【０００８】この目的のために、ループフィルタと電圧
制御発振器（ＶＣＯ）の間のスイッチによってＰＬＬ
を、短い期間、開き、ＶＣＯに外部電圧を供給して、必
要な周波数に近い周波数を有する信号をＶＣＯに発生さ
せる。次いで、特定の時間遅延の後で、位相ロックルー
プが、再度、閉じ、シンセサイザが新しい搬送周波数に
合わせて自動的にそれ自体を調節する。
【０００９】ほぼ瞬時に周波数を変化させるために、発
振器に印加される外部電圧は、電圧制御発振器の公称利
得から導出される。ＰＬＬの電圧制御発振器の事前設定
は、ＶＣＯの利得が正確に分かっているときにより有効
である。
【００１０】しかし、設置後に、電圧制御発振器の実際
の利得が、例えば外部温度や発振器が動作している時間
などの様々なパラメータに応じて変化する可能性がある
ことが分かっている。したがって、ＶＣＯの公称利得と
その実際の利得が、外部の動作パラメータに依存して大
幅に異なる可能性があり、これにより事前設定の有効性
が低下し、したがってシンセサイザが新しい搬送周波数
にロックオンする時間が増大する。
【００１１】したがって、シンセサイザの捕捉時間を最
低限に抑えるために、ＶＣＯの利得の変化を自由にする
ことが重要であることは明らかである。
【００１２】もう１つの従来技術の位相ロックループ周
波数シンセサイザに関連する問題は、ループ中の雑音を
処理する問題である。
【００１３】従来技術のシンセサイザは、従来、発振器
が生成する信号の位相と必要な発信周波数を表す基準信
号の位相とを比較することによって制御される電圧制御
発振器を含む。これは、その帯域幅が位相比較器の比較
周波数によって制限される低域フィルタの制御ループ中
に設けることを必要とする。
【００１４】位相比較器は、信号を比較し、その出力で
エラー信号を生成する。発振器は、このエラー信号によ
って制御される。エラー信号は、低域フィルタによって
平滑化される。低域フィルタのカットオフ周波数は、比
較周波数の１０分の１にほぼ等しい。ここで考慮する周
波数では、比較周波数が２００ｋＨｚであると、これは
５０マイクロ秒程度の時定数を有するフィルタを必要と
する。この場合、捕捉時間は、平均して５００マイクロ
秒程度となり、短縮することはできない。
【００１５】上記の種類のシンセサイザを送信に使用す
る場合には、基準周波数は、位相比較器の入力で調節さ
れる。この種の回路は、ループ、したがって位相比較器
と電圧制御発振器の間のループフィルタのより大きな帯
域幅を必要とする。
【００１６】したがって、ループの帯域幅内の雑音が増
大し、特にＧＳＭ標準で推奨されるスペクトルに準拠す
ることは困難となる。
【００１７】
【発明が解決しようとする課題】したがって、本発明の
目的は、従来技術に比べて雑音特性が改善された位相ロ
ックループ周波数シンセサイザを提案することである。
本発明のもう１つの目的は、電圧制御発振器の利得の変
動を制御することができる位相ロックループ周波数シン
セサイザを提案することである。
【００１８】本発明のさらに別の目的は、短い捕捉時間
を有する位相ロックループ周波数シンセサイザを提案す
ることである。
【００１９】
【課題を解決するための手段】この目的のために、本発
明は、電圧制御発振器と、基準発振器と、電圧制御発振
器からの信号および基準発振器からの信号を入力として
受信し、その出力において電圧制御発振器用の制御電圧
を送る位相ロックループとを含む位相調整ループを含む
周波数シンセサイザであって、前記位相ロックループ
は、基準発振器の出力に直接接続され、かつカウンタ／
除算器を含むフィードバックループを介して電圧制御発
振器の出力に接続された位相比較器と、位相比較器と電
圧制御発振器の間の調節信号を供給する手段と、調節信
号から補償信号を準備し、カウンタの入力に印加される
電圧制御発振器の出力の信号の調節を打ち消すために、
補償信号をカウンタ／除算器の上流側でフィードバック
ループ中に供給する調節補償手段とを含む周波数シンセ
サイザを提供する。
【００２０】一実施形態では、本発明によるシンセサイ
ザは、少なくとも１つの測定パラメータから電圧制御発
振器の実際の利得を決定する手段を含み、前記決定する
手段は、電圧制御発振器の実際の利得を表す信号を送る
ように構成される。
【００２１】一実施形態では、本発明によるシンセサイ
ザは、電圧制御発振器の実際の利得を表す信号を決定す
る手段から受信するように構成された第１の入力と、調
節信号を受信するように構成された第２の入力と、電圧
制御発振器の実際の利得で割った調節信号を送り、位相
比較器の出力と電圧制御発振器の入力の間にあるループ
フィルタと電圧制御発振器との間の加算回路の入力に接
続された出力とを有する除算器手段をさらに含む。
【００２２】本発明によるシンセサイザは、下記の特徴
のいずれか１つまたは複数を有することができる。
【００２３】シンセサイザが、位相比較器の出力と電圧
制御発振器の入力の間にループフィルタをさらに含み、
決定する手段が、第１および第２の周波数でループフィ
ルタの出力電圧を測定する測定手段と、第１の周波数と
第２の周波数の差を、第１および第２の周波数でそれぞ
れ測定した第１の制御電圧と第２の制御電圧の差で割る
ことによって電圧制御発振器の実際の利得を計算する計
算ユニットとを含む。
【００２４】決定する手段が、測定手段によって測定し
た電圧をデジタル信号に変換するように構成されたアナ
ログデジタル変換器をさらに含み、計算ユニットが、デ
ジタルユニットである。
【００２５】決定する手段が、温度センサと、温度に応
じた電圧制御発振器の利得の表を記憶したメモリと、測
定された温度およびメモリ中に記憶された利得値に応じ
た電圧制御発振器の実際の利得を送る制御ユニットとを
含む。
【００２６】決定する手段が、電圧制御発振器の動作時
間を測定する手段と、その動作時間に応じた電圧制御発
振器の利得の表を記憶したメモリと、カウンタによって
送られた動作時間およびメモリ中に記憶された利得値に
応じた電圧制御発振器の実際の利得を送る制御ユニット
とを含む。
【００２７】補償手段が、調節信号に２πをかける乗算
器と、その入力が乗算器の出力に接続された累算器と、
同相信号Ｉおよび直角信号Ｑを形成するユニットと、第
１のミキサと、第２のミキサとを含み、各ミキサが、カ
ウンタ／除算器の上流側のフィードバックループの分岐
中にあり、第１のミキサが、同相信号Ｉと電圧制御発振
器の出力信号を混合するようになされ、第２のミキサ
が、直角信号Ｑとπ／２だけ位相偏移した電圧制御発振
器の出力信号とを混合するようになされる。
【００２８】本発明のその他の特徴および利点は、添付
の図面に関連して非制限的な例として与えた以下の説明
から明らかとなる。
【００２９】
【発明の実施の形態】本発明によるシンセサイザは、移
動電話、特にＧＳＭ、ＤＣＳ、ＰＣＳ、ＵＭＴＳの標準
の１つまたは複数に従って動作する移動電話に設置され
ることが好ましい。
【００３０】図１は、位相ロックループシンセサイザ
が、位相ロックループ（ＰＬＬ）によって基準発振器３
に従属する電圧制御発振器（ＶＣＯ）１を含むことを示
している。位相ロックループは、ループフィルタ５、位
相／周波数比較器７、およびカウンタ／除算器８を含
む。
【００３１】ループフィルタ５は、ＶＣＯ１の制御電圧
入力と位相／周波数比較器７の出力の間に接続される。
【００３２】位相／周波数比較器７は、２つの入力を有
し、その第１の入力は、基準発振器３の出力に直接接続
され、その第２の入力は、カウンタ／除算器８を含むフ
ィードバックループ９を介してＶＣＯ１の出力に接続さ
れる。
【００３３】カウンタ／除算器８は、その除数Ｎをセッ
トするコマンドを受信する入力を有する。
【００３４】このシンセサイザは、さらに、ＶＣＯ１の
実際の利得を決定する手段１３を含む。
【００３５】ＶＣＯの実際の利得を決定する手段１３
は、第１の周波数ｆ１の第１の制御電圧Ｖ１および第２
の周波数ｆ２の第２の制御電圧Ｖ２を、ループフィルタ
５の出力で測定する測定センサ１５を含む。周波数ｆ１
およびｆ２は、本発明によるシンセサイザを含む移動電
話が動作する際に従う標準、すなわちＧＳＭ、ＤＣＳ、
ＰＣＳ、またはＵＭＴＳの標準で規定された搬送周波数
であることが好ましい。センサ１５は、その測定を実行
するために、上記諸標準によって課された搬送周波数の
定期的な変更を利用することが好ましい。
【００３６】センサ１５の出力は、測定した電圧をデジ
タル信号に変換するアナログデジタル変換器１７の入力
に接続される。
【００３７】変換器１７の出力は、第１の周波数と第２
の周波数の差を、第１の測定電圧と第２の測定電圧の差
で割る計算ユニット１９の入力に接続される。
【００３８】ＶＣＯ１の実際の利得ＫＶＣＯは、下記の
数式１で与えられる。
【００３９】
【数１】 ユニット１９は、周波数ｆ１およびｆ２を計算すること
ができるように、カウンタ／除算器８に適用される除数
Ｎを入力で受信する。位相ロックループシンセサイザの
出力周波数ｆｏが下記の式で与えられ、かつｆｒｅｆが
正確に分かっているので、ユニット１９は、下記の式か
ら、実際の利得ＫＶＣＯを計算する。ここで、Ｎ１およ
びＮ２は、それぞれ、周波数ｆ１およびｆ２でのカウン
タ／除算器８の除数である。
【００４０】
【数２】
【００４１】
【数３】 ＶＣＯ１の実際の利得は、本発明によるシンセサイザを
含む移動端末が初期化される毎にのみ決定されると有利
である。
【００４２】もちろん、特に、例えば、冬季のように屋
内と屋外の温度差のために大きな温度変化を受ける環境
中を移動端末が移動する場合には、より頻繁に利得を更
新することも可能である。
【００４３】図示はしていないが、大きな温度変化を受
ける環境中で使用されるシンセサイザに特に適した本発
明によるシンセサイザの変形形態では、前記実際の利得
を決定する手段は、温度センサと、温度に応じた電圧制
御発振器の利得の表を含むメモリと、測定された温度お
よびメモリの表に記憶された利得値に応じたＶＣＯ１の
実際の利得を送るように構成された制御ユニットとを含
む。
【００４４】図示していない本発明によるシンセサイザ
の別の有利な変形形態では、決定する手段１３は、動作
時間カウンタなどＶＣＯ１の動作時間を測定する手段
と、その動作時間に応じたＶＣＯ１の利得の表を含むメ
モリと、カウンタから受信した動作時間およびメモリの
表に記憶された利得値に応じたＶＣＯ１の実際の利得を
送るように構成された制御ユニットとを含む。
【００４５】計算ユニット１９の１つの出力は、ＶＣＯ
１に印加される事前設定電圧を制御する制御ユニット２
１の対応する入力に接続される。
【００４６】制御ユニット２１は、その出力がデジタル
アナログ変換器２３の入力に接続された、完全にデジタ
ルなユニットであることが好ましい。
【００４７】変換器２３の出力は、位相ロックループ中
のループフィルタ５の下流側にあるスイッチ２７を制御
する時間遅延回路２５と、事前設定電圧をＶＣＯ１に印
加できるようにする、位相ロックループ中のスイッチ２
７とＶＣＯ１の間にある加算回路２９とに接続される。
【００４８】動作中に、ＶＣＯ１は、周波数シンセサイ
ザの周波数ｆ０の出力信号を送る。基準発振器３は、周
波数ｆｒｅｆの基準信号を送る。カウンタ／除算器８
は、ＶＣＯ１の周波数ｆ０を、この例では整数Ｎで割っ
た後で、これを位相／周波数比較器７に供給し、その結
果として、位相ロックループは、下記の式を実施してい
ることになる。
【００４９】
【数４】 シンセサイザの出力周波数の変化中に位相ロックループ
の最適な事前設定を可能にするために、少なくとも初期
化フェーズ中に、手段１３は、ループフィルタ５の下流
側の電圧や動作温度、動作時間などの測定パラメータに
応じて、ＶＣＯ１の実際の利得を決定する。
【００５０】実際の利得は、制御ユニット２１に送られ
る。位相ロックループの出力周波数が変化する間、スイ
ッチ２７は、時間遅延回路２５の制御下で所定期間だけ
位相ロックループを開き、この期間中に、事前設定電圧
が、加算回路２９を介してＶＣＯ１に印加される。この
事前設定電圧は、ＶＣＯ１の実際の利得のに応じてユニ
ット２１によって決定される。
【００５１】したがって、ＶＣＯ１の実際の利得が分か
っているので、事前設定電圧は、必要とされる出力周波
数にきわめて近い出力周波数を生成し、位相ロックルー
プは、スイッチ２７が、再度閉じたときに、より敏速に
ロックオンする。
【００５２】ＶＣＯ１の実際の利得を制御することによ
り、本発明によるシンセサイザは、例えば温度変化や経
時変化といった外的または内的な作用による利得の変動
の影響を受けにくいので、動作環境に関わらず、位相ロ
ックループの捕捉時間が短縮されることは明らかであ
る。
【００５３】図２は、本発明の変形形態を示すブロック
図である。図２では、図１のアイテムと同じアイテムに
は同じ参照番号が付けてある。
【００５４】図１に示すシンセサイザに優る図２のシン
セサイザの改良点は、特に、事前設定のない調節シンセ
サイザである点にある。
【００５５】この目的のために、本発明によるシンセサ
イザは、伝送されるデータを表すデジタル信号を入力で
受信するガウスフィルタ３０と、フィルタ３０の出力で
フィルタリング済み信号を増幅する増幅器３２とを含
む。
【００５６】増幅器３２の出力は、調節分岐３４および
補償分岐３６に接続される。
【００５７】調節分岐３４は、フィルタリングおよび増
幅された信号を増幅器３２の出力から受信する第１の入
力と、電圧制御発振器１の決定された実際の利得Ｋ
ＶＣＯを表す計算ユニット１９の出力信号を受信する第
２の入力とを有する除算器３８を含む。
【００５８】除算器３８は、フィルタリングおよび増幅
された調節信号を、ＶＣＯ１の決定された実際の利得で
割るように構成されている。除算器３８の出力は、除算
器３８の出力信号をアナログ信号に変換するデジタルア
ナログ変換器４０の入力に接続される。
【００５９】変換器４０の出力は、ループフィルタ５と
ＶＣＯ１の間の加算回路４２の２つの入力の一方に接続
される。加算回路４２のもう一方の入力は、ループフィ
ルタ５の出力に接続され、回路４２の出力は、電圧制御
発振器１の入力に接続される。したがって、調節分岐３
４は、調節信号を準備し、これを位相ロックループＰＬ
Ｌ中に供給する。
【００６０】フィードバックループ９中の信号をＶＣＯ
１の出力の調節で乱さないために、また合成周波数の高
い安定性を保証するために、本発明によるシンセサイザ
は、補償分岐３６中に、調節信号から補償信号を準備
し、この補償信号をカウンタ／除算器８より上流側でフ
ィードバックループ９中に供給する補償手段５０をさら
に含む。
【００６１】補償手段５０は、増幅器３２の出力の調節
信号に２πをかける乗算器５２と、乗算器５２の出力に
接続された入力を有する累算器５４と、当技術分野で知
られている余弦変換および正弦変換によって同相信号Ｉ
および直角位相信号Ｑを形成するユニット５６とを含
む。
【００６２】乗算器５２、累算器５４、およびユニット
５６は、デジタル構成要素であると有利である。
【００６３】ユニット５６の出力の同相デジタル信号Ｉ
および直角位相デジタル信号Ｑは、それぞれ変換器５８
および６０によってアナログ信号に変換される。
【００６４】同相アナログ信号Ｉは、次いで、第１のミ
キサ６２の２つの入力の一方に供給される。ミキサ６２
のもう一方の入力は、ＶＣＯ１の出力の調節信号を受信
し、同相信号Ｉと電圧制御発振器の出力信号とを混合す
る。
【００６５】直角位相アナログ信号Ｑは、次いで、第２
のミキサ６４の２つの入力の一方に供給される。ミキサ
６４のもう一方の入力は、ＶＣＯ１の出力信号にπ／２
の位相偏移を適用する移相器６６の出力から調節信号を
受信し、直角位相信号Ｑとπ／２だけ位相偏移された電
圧制御発振器の出力信号とを混合する。
【００６６】最後に、ミキサ６２および６４の出力信号
は、加算回路６８の対応する入力に印加される。加算回
路の出力は、カウンタ／除算器８の入力に接続される。
【００６７】図２に示すシンセサイザの動作は、出力周
波数が変化するときの事前設定がなく、特別に準備され
た調節信号がループフィルタ５とＶＣＯ１の間で位相ロ
ックループ中に供給される点で、図１に示すシンセサイ
ザの動作とは異なる。したがって、シンセサイザは、安
定した調節されていない基準発振器３を使用することが
できる。したがって、調節信号によって調節された周波
数ｆ０の信号が、ＶＣＯ１の出力で得られる。
【００６８】調節信号をＶＣＯ１の実際の利得で割るこ
とにより、ＶＣＯ１の出力で調節の位相エラーが低減す
る。
【００６９】ＶＣＯ１の利得は、デジタル方式で補償さ
れる。調節信号の位相は、普通なら利得の影響を受ける
ことになり、それにより調節指数が修正されることにな
るので、補償は必要である。
【００７０】また、カウンタ／除算器８に供給される信
号が、周波数ｆ０の調節されていない信号となるよう
に、同相および直角位相の補償信号ＩおよびＱを準備
し、これらをフィードバックループ中に供給することに
よって、ＶＣＯ１の出力信号の調節は、フィードバック
ループ９中で打ち消される。
【００７１】カウンタ／除算器８に供給される信号が、
周波数ｆ０の調節されていない信号であるので、ループ
フィルタ５の帯域幅をより小さくすることができ、これ
により位相ロックループＰＬＬ中の雑音レベルの効果的
な低下がもたらされる。
【００７２】もちろん、図１および図２に示す実施形態
を組み合わせて、周波数の事前設定を使用した調節シン
セサイザを得ることもできる。
【図面の簡単な説明】
【図１】本発明による周波数シンセサイザを示すブロッ
ク図である。
【図２】本発明による修正した周波数シンセサイザを示
すブロック図である。
【符号の説明】
１ 電圧制御発振器 ３ 基準発振器 ５ ループフィルタ ７ 位相／周波数比較器 ８ カウンタ／除算器 ９ フィードバックループ １３ ＶＣＯの実際の利得を決定する手段 １５ 測定センサ ２５ 時間遅延回路 ３０ ガウスフィルタ ３８ 除算器 ５２ 乗算器 ５４ 累算器 ６６ 移相器

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 電圧制御発振器と、基準発振器と、前記
    電圧制御発振器からの信号および前記基準発振器からの
    信号を入力として受信し、その出力において前記電圧制
    御発振器用の制御電圧を送り、前記基準発振器の出力に
    直接接続され、カウンタ／除算器を含むフィードバック
    ループを介して前記電圧制御発振器の出力に接続された
    位相比較器を含む位相ロックループと、前記位相比較器
    と前記電圧制御発振器の間に調節信号を供給する手段
    と、前記調節信号から補償信号を準備し、前記カウンタ
    ／除算器の入力に印加される電圧制御発振器の出力で信
    号の調節を打ち消すために、前記補償信号を前記カウン
    タ／除算器の上流側で前記フィードバックループ中に供
    給する調節補償手段とを含む位相調整ループを含む周波
    数シンセサイザ。
  2. 【請求項２】 少なくとも１つの測定パラメータから、
    前記電圧制御発振器の実際の利得を決定する手段を含
    み、前記決定する手段が、前記電圧制御発振器の実際の
    利得を表す信号を送るように構成された請求項１に記載
    の周波数シンセサイザ。
  3. 【請求項３】 前記電圧制御発振器の実際の利得を表す
    信号を、前記決定する手段から受信するように構成され
    た第１の入力と、前記調節信号を受信するように構成さ
    れた第２の入力と、前記電圧制御発振器の実際の利得で
    割った調節信号を送り、前記位相比較器の出力と前記電
    圧制御発振器の入力の間にあるループフィルタと前記電
    圧制御発振器との間の加算回路の入力に接続された出力
    とを有する除算器手段をさらに含む請求項２に記載の周
    波数シンセサイザ。
  4. 【請求項４】 前記決定する手段が、第１および第２の
    周波数で前記ループフィルタの出力電圧を測定する測定
    手段と、前記第１の周波数と第２の周波数の差を、前記
    第１および第２の周波数でそれぞれ測定した第１の制御
    電圧と第２の制御電圧の差で割ることによって、前記電
    圧制御発振器の実際の利得を計算する計算ユニットとを
    含む請求項１に記載の周波数シンセサイザ。
  5. 【請求項５】 前記決定する手段が、前記測定手段によ
    って測定した電圧をデジタル信号に変換するように構成
    されたアナログデジタル変換器をさらに含み、前記計算
    ユニットが、デジタルユニットである請求項４に記載の
    周波数シンセサイザ。
  6. 【請求項６】 前記決定する手段が、温度センサと、温
    度に応じた電圧制御発振器の利得の表を記憶したメモリ
    と、測定された温度および前記メモリに記憶された利得
    値に応じた電圧制御発振器の実際の利得を送る制御ユニ
    ットとを含む請求項１に記載の周波数シンセサイザ。
  7. 【請求項７】 前記決定する手段が、電圧制御発振器の
    動作時間を測定する手段と、当該動作時間に応じた電圧
    制御発振器の利得の表を記憶したメモリと、前記カウン
    タ／除算器によって送られた動作時間および前記メモリ
    に記憶された利得値に応じた電圧制御発振器の実際の利
    得および前記メモリに記憶された利得値を送る制御ユニ
    ットとを含む請求項１に記載の周波数シンセサイザ。
  8. 【請求項８】 前記調節補償手段が、前記調節信号に２
    πをかける乗算器と、入力が前記乗算器の出力に接続さ
    れた累算器と、同相信号（Ｉ）および直角位相信号
    （Ｑ）を形成するユニットと、第１のミキサと、第２の
    ミキサとを含み、各ミキサが、前記カウンタ／除算器の
    上流側のフィードバックループの分岐中にあり、前記第
    １のミキサが、前記同相信号（Ｉ）と前記電圧制御発振
    器の出力信号を混合するように構成され、前記第２のミ
    キサが、前記直角位相信号（Ｑ）とπ／２だけ位相偏移
    した電圧制御発振器の出力信号とを混合するように構成
    された請求項１に記載の周波数シンセサイザ。
JP2000251859A 1999-08-26 2000-08-23 位相ロックループ周波数シンセサイザ Withdrawn JP2001094422A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9910798 1999-08-26
FR9910798A FR2798019B1 (fr) 1999-08-26 1999-08-26 Synthetiseur de frequences a boucle de phase

Publications (1)

Publication Number Publication Date
JP2001094422A true JP2001094422A (ja) 2001-04-06

Family

ID=9549343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251859A Withdrawn JP2001094422A (ja) 1999-08-26 2000-08-23 位相ロックループ周波数シンセサイザ

Country Status (6)

Country Link
US (1) US6441690B1 (ja)
EP (1) EP1079514A1 (ja)
JP (1) JP2001094422A (ja)
CN (1) CN1286532A (ja)
FR (1) FR2798019B1 (ja)
SG (1) SG109429A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006500857A (ja) * 2002-09-26 2006-01-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電圧制御発振器プリセット回路

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2796792B1 (fr) * 1999-07-22 2001-10-12 Cit Alcatel Dispositif d'emission radioelectrique
US6459253B1 (en) * 2000-09-05 2002-10-01 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth calibration for frequency locked loop
DE60041546D1 (de) * 2000-12-28 2009-03-26 Renesas Tech Corp PLL-Schaltung mit reduzierter Einschwingzeit
DE10108636A1 (de) 2001-02-22 2002-09-19 Infineon Technologies Ag Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
EP1320189B1 (en) * 2001-12-12 2007-07-11 Sony Deutschland GmbH Multi-band frequency synthesiser for mobile terminals
EP1535390B1 (en) * 2002-09-06 2006-04-19 Telefonaktiebolaget LM Ericsson (publ) Trimming of a two point phase modulator
US6700447B1 (en) 2002-09-06 2004-03-02 Telefonaktiebolaget Lm Ericsson (Publ) Trimming of a two point phase modulator
US6834183B2 (en) * 2002-11-04 2004-12-21 Motorola, Inc. VCO gain tracking for modulation gain setting calibration
GB2398942A (en) * 2002-12-30 2004-09-01 Nokia Corp Phase locked loop with delay circuit
US6774732B1 (en) * 2003-02-14 2004-08-10 Motorola, Inc. System and method for coarse tuning a phase locked loop (PLL) synthesizer using 2-PI slip detection
US7015738B1 (en) * 2003-06-18 2006-03-21 Weixun Cao Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control
US7148758B1 (en) * 2004-08-13 2006-12-12 Xilinx, Inc. Integrated circuit with digitally controlled phase-locked loop
US7250823B2 (en) * 2005-05-25 2007-07-31 Harris Corporation Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods
CN1731680B (zh) * 2005-08-12 2010-04-28 曹伟勋 一种直接调制压控振荡器的频率调制器和调制方法
CN100512011C (zh) * 2005-10-21 2009-07-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法
CN100464503C (zh) * 2006-09-12 2009-02-25 威盛电子股份有限公司 时脉信号调整方法与装置
US7612589B2 (en) * 2007-10-12 2009-11-03 Mediatek Inc. Phase-locked loop and control method utilizing the same
JP4965473B2 (ja) * 2008-01-30 2012-07-04 ルネサスエレクトロニクス株式会社 周波数シンセサイザ
JP5566859B2 (ja) * 2010-11-17 2014-08-06 株式会社東芝 電源回路
JP7166179B2 (ja) * 2019-01-25 2022-11-07 株式会社東芝 電源回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2031676B (en) * 1978-09-02 1983-05-11 Marconi Instruments Ltd Frequency modulation systems
DE50124T1 (de) * 1980-05-01 1983-01-05 General Electric Co., Schenectady, N.Y. Anordnung zur frequenzmodulation eines frequenzsynthesierers mit phasenstarrer schleife.
US4573026A (en) * 1984-02-29 1986-02-25 Hewlett-Packard Company FM Modulator phase-locked loop with FM calibration
US4706047A (en) * 1986-12-01 1987-11-10 Ford Aerospace & Communications Corporation Frequency extended digitally generated FM
US5097230A (en) * 1990-05-24 1992-03-17 Emhiser Research Limited Phase locked loop that includes D. C. modulation
US5207491A (en) * 1991-01-31 1993-05-04 Motorola Inc. Fast-switching frequency synthesizer
FI96075C (fi) * 1993-05-14 1996-04-25 Nokia Telecommunications Oy Menetelmä radiolähettimen käynnistämiseksi ja radiolähetin
GB2337884B (en) * 1998-05-26 2000-06-07 Motorola Ltd Voltage controlled oscillator
EP0961412B1 (en) * 1998-05-29 2004-10-06 Motorola Semiconducteurs S.A. Frequency synthesiser

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006500857A (ja) * 2002-09-26 2006-01-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電圧制御発振器プリセット回路
JP4742219B2 (ja) * 2002-09-26 2011-08-10 エスティー‐エリクソン、ソシエテ、アノニム 電圧制御発振器プリセット回路

Also Published As

Publication number Publication date
US6441690B1 (en) 2002-08-27
FR2798019B1 (fr) 2002-08-16
CN1286532A (zh) 2001-03-07
FR2798019A1 (fr) 2001-03-02
SG109429A1 (en) 2005-03-30
EP1079514A1 (fr) 2001-02-28

Similar Documents

Publication Publication Date Title
JP2001094422A (ja) 位相ロックループ周波数シンセサイザ
US6154640A (en) Method and apparatus for communication and signal synthesis
US7352249B2 (en) Phase-locked loop bandwidth calibration circuit and method thereof
US7885683B2 (en) Method and system for simultaneous FM transmit and FM receive functions using an integrated bluetooth local oscillator generator (LOGEN)
US6670861B1 (en) Method of modulation gain calibration and system thereof
US5610559A (en) Dual loop frequency synthesizer having fractional dividers
US6157271A (en) Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor
KR100819363B1 (ko) 다채널 수신기들에서의 자동 주파수 제어 프로세싱
JP2013168990A (ja) 多出力周波数シンセサイザにおける周波数制御のための装置と方法
US8154329B2 (en) Device and method for phase compensation
WO1999000902A1 (en) Communication device a frequency compensating synthesizer and method of providing same
US9008252B2 (en) Circuit, method and mobile communication device
JP4027429B2 (ja) 周波数変調器ならびに周波数変調器を内蔵した送信機および送受信機
EP1547249B1 (en) Voltage-controlled oscillator presetting circuit
US7626462B1 (en) Fractional-N based digital AFC system with a translational PLL transmitter
US7826550B2 (en) Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
US20080205550A1 (en) Method and System for Using a Phase Locked Loop for Upconversion in a Wideband Polar Transmitter
US6993300B2 (en) Accurate gain direct modulation (KMOD) using a dual-loop PLL
AU728239B2 (en) Digital AFC adjustment by means of reciprocal direct digital synthesis
EP1050109B1 (en) Afc device and method of controlling reception frequency in a dual-mode terminal
US20010008384A1 (en) Method for generating frequencies in a dual phase locked loop
US5301366A (en) High performance frequency tuning with low cost synthesizer
US20090085675A1 (en) Method and system for signal generation via a pll with undersampled feedback
US20020145482A1 (en) Transmitting device
US20080205545A1 (en) Method and System for Using a Phase Locked Loop for Upconversion in a Wideband Crystalless Polar Transmitter

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106