CN103733528A - 集成电路上的核之间的时钟共享 - Google Patents

集成电路上的核之间的时钟共享 Download PDF

Info

Publication number
CN103733528A
CN103733528A CN201280039008.8A CN201280039008A CN103733528A CN 103733528 A CN103733528 A CN 103733528A CN 201280039008 A CN201280039008 A CN 201280039008A CN 103733528 A CN103733528 A CN 103733528A
Authority
CN
China
Prior art keywords
core
clock signal
integrated circuit
signal
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280039008.8A
Other languages
English (en)
Other versions
CN103733528B (zh
Inventor
B·金
T·潘
Y·G·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103733528A publication Critical patent/CN103733528A/zh
Application granted granted Critical
Publication of CN103733528B publication Critical patent/CN103733528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

本发明描述了一种集成电路。该集成电路包括使用电感器-电容器压控振荡器来生成GPS时钟信号的全球定位系统核。该集成电路还包括配置成使用该GPS时钟信号的收发机核。该收发机核可以不包括压控振荡器。

Description

集成电路上的核之间的时钟共享
根据35U.S.C.§119的优先权要求
本专利申请要求于2011年8月11提交且被转让给本申请受让人并因而通过援引明确纳入于此的题为“CLOCK SHARING BETWEEN CORES ON ANINTEGRATED CIRCUIT（集成电路上的核之间的时钟共享）”的临时申请No.61/522,580的优先权。
技术领域
本公开一般涉及电子通信。更为具体地，本公开涉及用于集成电路上的核之间的时钟共享的系统和方法。
背景
无线通信系统被广泛部署以提供诸如语音、视频、数据等各种类型的通信内容。这些系统可以是能够支持多个无线通信设备与一个或多个基站的同时通信的多址系统。
为了在无线通信网络上正确地接收和传送无线信号，无线通信设备可使用一个或多个压控振荡器（VCO）来生成具有期望频率的信号。无线通信设备和/或无线通信系统规范可能要求所生成的信号的振幅满足某些要求而同时信号还保持高可靠性水平。另外，无线通信设备可使用电池来工作。用于生成具有期望频率的信号的功耗和/或管芯面积的减少可以因此是有益的。
概述
公开了一种集成电路。该集成电路包括使用电感器-电容器压控振荡器来生成时钟信号的第一核。该集成电路还包括配置成使用该时钟信号的第二核。
第一核可以是全球定位系统核。时钟信号可以是GPS时钟信号。第二核可以是收发机核。收发机核可以不包括压控振荡器。收发机核可以是蓝牙核、无线保真核、蜂窝核或FM收发机核。
FM收发机核可包括FM发射机和FM接收机。FM接收机可包括使用GPS时钟信号来生成接收（Rx）信号的同相/正交的基于延迟锁定环路的同相/正交发生器。Rx信号的同相/正交可与接收信号混合以获得基带信号。基于延迟锁定环路的同相/正交发生器可使用基于延迟锁定环路的相位计数分频来实现。基于延迟锁定环路的同相/正交发生器可包括耦合至相位选择器和计数器逻辑的一系列延迟单元。相位选择器和计数器逻辑可包括多个开关。调整每个开关的相位和开启时间来调整相位选择器和计数器逻辑的频率输出。
FM发射机可包括基于环形压控振荡器的锁相环。基于环形压控振荡器的锁相环可从外部温度补偿晶体振荡器接收温度补偿晶体振荡器信号。基于环形压控振荡器的锁相环可包括相频检测器/电荷泵、低通滤波器和多个延迟单元。该集成电路可以是片上系统。
还描述了一种用于在集成电路上的第一核和第二核之间共享时钟信号的方法。使用集成电路上的第一核中的电感器-电容器压控振荡器来生成时钟信号。该时钟信号被提供给集成电路上的第二核。该时钟信号被用于在第二核上接收信号。
描述了一种配置成在集成电路上的第一核和第二核之间共享时钟信号的设备。该设备包括用于使用集成电路上的第一核中的电感器-电容器压控振荡器来生成时钟信号的装置。该设备还包括用于将该时钟信号提供给集成电路上的第二核的装置。该设备进一步包括用于使用该时钟信号来在第二核上接收信号的装置。
还描述了一种用于在第一核和第二核之间共享时钟信号的计算机程序产品。该计算机程序产品包括其上具有指令的非瞬态计算机可读介质。这些指令包括使电子设备使用第一核中的电感器-电容器压控振荡器来生成时钟信号的代码。这些指令还包括用于使电子设备向第二核提供该时钟信号的代码。这些指令进一步包括用于使电子设备使用该时钟信号来在第二核上接收信号的代码。
附图简述
图1是解说具有多个核的集成电路的框图；
图2是用于在集成电路上的核之间共享时钟信号的方法的流程图；
图3是在本系统和方法中使用的FM收发机核的框图；
图4是用于在集成电路上的GPS核和FM收发机核之间共享GPS时钟信号的方法的流程图；
图5是解说在本系统和方法中使用的基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器的框图；
图6是解说在本系统和方法中使用的相位选择器和计数器逻辑的框图；
图7是解说在本系统和方法中使用的基于环形压控振荡器（VCO）的锁相环（PLL）的框图；
图8解说了为基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器生成的波形；
图9解说了分数型毛刺的可能颤动；以及
图10示出使用集成电路上的多个核之间的时钟共享的电子设备/无线设备的硬件实现的一部分。
详细描述
图1是解说具有多个核的集成电路102的框图。集成电路102可以是片上系统（SOC）。片上系统（SOC）指的是将计算机或其它电子设备的所有组件集成到一个集成电路102上。因此，片上系统（SOC）可包括模拟电路系统、数字电路系统和射频（RF）电路系统。当片上系统（SOC）的使用变得更为流行时，越来越多的核可被集成在单个硅集成电路102内。这些核可包括全球定位系统（GPS）核104、无线保真（Wi-Fi）核110、蜂窝核112、蓝牙核114、近场通信（NFC）核193和FM收发机核116。这些核可以是独立产品，其具有为实现每个核上存在的功能性所必需的所有关键构件块。集成电路102可位于电子设备或无线设备上。电子设备或无线设备可以是接入终端、移动站、无线通信设备、用户装备（UE）、基站、B节点、演进型B节点、手持电子设备、GPS设备等。
为了释放片上系统（SOC）上的空间，一些核可共享不同核之间兼容的关键构件块。一些关键构件块（诸如射频（RF）前端）在不同核之间不兼容。然而，如果满足某些条件，其它构件块（诸如频率合成器）可在不同核之间共享。一种此类关键构件块是时钟生成电路系统。时钟生成电路系统（诸如电感器-电容器（LC）压控振荡器（VCO）106）可使用集成电路102上可能另行被用于附加电路系统的大量空间。通过共享时钟生成电路系统，片上系统（SOC）可使用更少的功率并且变得更为经济可行。
功率和面积的节省两者都是关键参数。降低的功耗增加了无线设备的使用时间。减少的面积可降低管芯的成本。随着技术缩减，由集成电路102上的有源器件占据的面积显著减小。然而，无源器件（诸如，电感器（L）和电容器（C））的尺寸在不同规模技术之间是相当的。换言之，随着有源器件占据的面积变得更小，这些无源器件的尺寸不会减少。出于此原因，随着产业迁移到深亚微米技术，无源器件占据的面积变得越来越显著。这对于电感器-电容器（LC）压控振荡器（VCO）106而言确是如此。
GPS核104可包括电感器-电容器（LC）压控振荡器（VCO）106。电感器-电容器（LC）压控振荡器（VCO）106可生成具有3千兆赫兹（GHz）的GPS时钟信号108。因为GPS时钟信号108的频率不随时间或地理变化，并且因为由GPS核104生成的GPS时钟信号108始终在操作期间可用（例如，GPS核104从不关闭），故为其它收发机核重用GPS时钟信号108是有吸引力的选项。电感器-电容器（LC）压控振荡器（VCO）106可能需要大量的功耗以达成多千兆赫（GHz）处的高品质因数（Q）振荡。因此，如果能在别处获得低噪声时钟信号，则从集成电路102中移除电感器-电容器（LC）压控振荡器（VCO）106（即，从不同于GPS核104的收发机核移除电感器-电容器（LC）压控振荡器（VCO）106）可显著减少集成电路102的功耗。GPS时钟信号108可被用于收发机核，诸如Wi-Fi核110、FM收发机核116、蜂窝核112和/或蓝牙核114。
FM收发机核116可包括FM发射机118和FM接收机120。为了满足针对FM接收机120的具有挑战性的噪声要求，通常实现专用电感器-电容器（LC）振荡器（诸如压控振荡器（VCO））。移除专用电感器-电容器（LC）振荡器可节省芯片空间并降低功耗。FM接收机120可能需要低噪声同相/正交（I/Q）信号以正确地接收FM信号。FM接收机120可包括使用GPS时钟信号108来生成低噪声同相/正交（I/Q）信号的基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器124。因此，FM收发机核116可能不需要用于操作的专用电感器-电容器（LC）振荡器。FM收发机核116可重用GPS时钟信号108，因为FM是时分双工（TDD）系统并且因此不在同一时段期间进行传送和接收。GPS时钟信号108还可被用于频分双工（FDD）系统。FM发射机118可包括基于环形压控振荡器（VCO）的锁相环（PLL）122和外部温度补偿晶体振荡器（TXCO）以生成约100兆赫兹（MHz）的发射输出信号，与将专用电感器-电容器（LC）压控振荡器（VCO）用于FM收发机核116相比较而言显著降低了成本。因为FM发射机118使用Σ-Δ调制器来达成FM数据调制，故FM发射机118可能不能使用GPS时钟信号108。然而，如果FM发射机使用另一种类型的调制器，则GPS时钟信号108也可被用于FM发射机。
图2是用于在集成电路102上的核之间共享时钟信号的方法200的流程图。方法200可由集成电路102来执行。在一种配置中，集成电路102可以是片上系统（SOC）。集成电路102可位于电子设备或无线设备上。因此，在一种配置中，方法200可由电子设备或无线设备来执行。
集成电路102可使用集成电路102上的GPS核104中的电感器-电容器（LC）压控振荡器（VCO）106来生成时钟信号（202）。所生成的时钟信号因此可以是GPS时钟信号108。该集成电路可将该时钟信号提供给集成电路102上的非GPS核（204）。非GPS核可以是Wi-Fi核110、FM收发机核116、蜂窝核112或蓝牙核114。集成电路102可随后使用该时钟信号在非GPS核上传送和接收信号（206）。例如，集成电路102可结合混频器使用该时钟信号以将收到信号或发送信号与合适的频率混合。
图3是在本系统和方法中使用的FM收发机核316的框图。图3的FM收发机核316可以是图1的FM收发机核116的一种配置。FM收发机核316可以在集成电路102上，该集成电路102还包括具有电感器-电容器（LC）压控振荡器（VCO）106的GPS核104。FM收发机核316可包括FM发射机318和FM接收机320。
FM发射机318可包括基于环形压控振荡器（VCO）的锁相环（PLL）322。基于环形压控振荡器（VCO）的锁相环（PLL）322可被FM发射机318用于FM发射信号调制。基于环形压控振荡器（VCO）的锁相环（PLL）322可接收供发射的FM数据330。基于环形压控振荡器（VCO）的锁相环（PLL）322还可从温度补偿晶体振荡器（TXCO）326接收温度补偿晶体振荡器（TXCO）时钟信号328。以下关于图7另外详细讨论基于环形压控振荡器（VCO）的锁相环（PLL）322。基于环形压控振荡器（VCO）的锁相环（PLL）322可被耦合至驱动器放大器（DA）332。驱动器放大器（DA）332可随后向天线输出发射信号334。基于环形压控振荡器（VCO）的锁相环（PLL）322可在集成电路102上占据比电感器-电容器（LC）压控振荡器（VCO）106少得多的管芯面积。Σ-Δ调制器（未示出）可被包括在基于环形压控振荡器（VCO）的锁相环（PLL）322内。通常，基于环形压控振荡器（VCO）的锁相环（PLL）322不在针对片上系统（SOC）的FM发射机318中使用，因为FM接收机320包括电感器-电容器（LC）振荡器。然而，基于环形压控振荡器（VCO）的锁相环（PLL）322可能在FM接收机320不包括电感器-电容器（LC）振荡器时是必需的。
FM接收机320可包括基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324。基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324可从与FM接收机320位于相同的集成电路102上的GPS核104接收GPS时钟信号308。基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324还可接收控制FM接收机320的接收频率的FM收发机控制信号338。基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324可生成Rx信号的同相/正交（I/Q）336。以下关于图5另外详细讨论基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324。Rx信号的同相/正交（I/Q）336可被输入至混频器344。FM接收机320可从天线接收信号340。接收信号340可由低噪声放大器（LNA）342来放大。经放大的接收信号340还可随后被输入至混频器344。混频器344可输出基带信号346。因此，混频器344可将收到信号340与合适的频率混合。
基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324可使用直接数字合成（DDS）来实现。在直接数字合成（DDS）中，波形的每个点被保存在随机存取存储器（RAM）中并通过组合所保存的数据点来创建合成输出。直接数字合成（DDS）实现可要求附加的电路系统，诸如数模转换器（DAC）和随机存取存储器（RAM）。直接数字合成（DDS）实现可能更适于低频合成（一般小于100MHz）。
基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324还可使用基于延迟锁定环路（DLL）的边缘-组合频率合成/划分来实现。在基于延迟锁定环路（DLL）的边缘-组合频率合成/划分中，来自延迟线的多个相位的边缘可被组合以生成被相乘或相除的输出频率。分辨率可被限定为所使用的延迟单元的单位延迟。基于延迟锁定环路（DLL）的边缘-组合频率合成/划分更适合于具有较大的单位频率步长的整数N分频器。
基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324还可使用基于延迟锁定环路（DLL）的相位计数分频来实现。平均分数划分可通过在不同的时间期间对不同的相位进行计数来达成。基于延迟锁定环路（DLL）的相位计数分频是来自多信道数字通信的已证明技术并且适于约100MHz范围的分数划分应用。以下关于图5另外详细讨论基于延迟锁定环路（DLL）的相位计数分频实现。基于延迟锁定环路（DLL）的相位计数分频可生成必要的分数分频。为了实现基于延迟锁定环路（DLL）的相位计数分频，可能要求大量的系统仿真以找到真实的结构。
图4是用于在集成电路102上的GPS核104和FM收发机核116之间共享GPS时钟信号108的方法400的流程图。方法400可由集成电路102来执行。在一种配置中，集成电路102可以是片上系统（SOC）。集成电路102可位于电子设备或无线设备上。因此，在一种配置中，方法400可由电子设备或无线设备来执行。
集成电路102可使用集成电路102上的GPS核104中的电感器-电容器（LC）压控振荡器（VCO）106来生成GPS时钟信号108（402）。集成电路102可将GPS时钟信号108提供给集成电路102上的FM收发机核116中的基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器124（404）。集成电路102可使用GPS时钟信号108和基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器124以生成Rx信号的同相/正交（I/Q）336（406）。集成电路102可随后将Rx信号的同相/正交（I/Q）336与接收信号340混合以获得基带信号346（408）。因此，FM收发机核116可正确地接收FM信号而不需要专用电感器-电容器（LC）压控振荡器（VCO），由此导致显著的功率节省和管芯面积节省。
图5是解说在本系统和方法中使用的基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524的框图。图5的基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524可以是图1的基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器124的一种配置。图5的基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524是基于延迟锁定环路（DLL）的相位计数分频实现。
基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524可从GPS核104接收GPS时钟信号508。GPS时钟信号508可被7.8分频（548）（使用数字电路系统）以获得400MHz信号550。400MHz信号550可被20分频（556）以获得20MHz信号558。20MHz信号558可随后被输入至相频检测器/电荷泵（PFD/CP）560。
400MHz信号550还可通过一系列延迟单元566a-j。延迟单元566a-j可由相频检测器/电荷泵（PFD/CP）560来控制。每个延迟单元566的输出可被输入至相位选择器和计数器逻辑568以及输入至下一延迟单元566的输入端（即，第一延迟单元566a的输出被输入至第二延迟单元565b）。最终的延迟单元566j的输出可被20分频（564）以获得20MHz的反馈信号562，该反馈信号562也被输入至相频检测器/电荷泵（PFD/CP）560。以下关于图6进一步详细讨论相位选择器和计数器逻辑568。
GPS时钟信号508还被150分频（552）以获得由相位选择器和计数器逻辑568使用的20MHz的系统时钟554。相位选择器和计数器逻辑568还可接收信道数据542。相位选择器和计数器逻辑568可输出近似为400MHz的参考信号570（取决于信道频率）。近似为400MHz的参考信号570可被输入至4分频块594以获得100MHz的信号576和Rx信号的同相/正交（I/Q）536。作为示例，如果FM接收机120需要100.2MHz信号，则相位选择器和计数器逻辑568可被用于获得恰适的Rx信号的同相/正交（I/Q）536。
100MHz信号576被用于FM信道。为了解调收到的FM信道数据，Rx信号的同相/正交（I/Q）536需要在特定的信道频率处本地生成。相位选择器和计数器逻辑568可使用分数划分来获得四倍于FM信道频率的信号。例如，如果最终的信道频率是92.5MHz，则参考信号570可以是4×92.5MHz=370MHz。来自GPS核104，GPS时钟信号508正是3.176GHz。相位选择器和计数器逻辑可将GSP时钟信号508进行8.5837分频以获得370MHz的参考信号570。370MHz的参考信号570可随后通过4分频块594发送以获得所要求的处于92.5MHz的Rx信号的同相/正交（I/Q）536。
图6是解说在本系统和方法中使用的相位选择器和计数器逻辑668的框图。图6的相位选择器和计数器逻辑668可以是图5的相位选择器和计数器逻辑568的一种配置。相位选择器和计数器逻辑668可接收20MHz的系统时钟654（即，被150分频（552）的GPS时钟信号508）。20MHz的系统时钟654可被输入至可编程的分频器675以及输入至FM信道解码逻辑682。
可编程的分频器678可将2MHz信号661输出至控制器679。控制器679还可从FM信道解码逻辑682接收指令677。控制器679可控制相位选择器和计数器逻辑668中的多个开关P1-P10686a-j。开关P1-P10686a-j中的每一个可将从基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524中的延迟单元566输出的延迟信号684a-j耦合至加法器688。通过顺序地从P1到P10各自开启开关686a-j达50纳秒（ns），相位选择器和计数器逻辑668可生成高达每相位20个计数。通过改变每个开关686a-j的开启时间以及开关686a-j被开启的次数，可在由相位选择器和计数器逻辑668输出的信号690中达成GPS时钟信号108的分数划分。例如，为了获得2MHz的频率（具有
Figure BDA0000464632230000091
的周期），可将400MHz的多相位输入计数多达200次。
诸如FM收发机核116之类的应用被要求从参考时钟源生成分数划分以正确地匹配信道频率。相位选择器和计数器逻辑668还能通过对开关668a-j的多次调整来提供分数划分。作为示例，传入信号684a-j可被假定为具有不同相位的400MHz。一个400MHz时钟循环可被表示为4Td。换言之，1/4Td=400MHz。还可假定延迟锁定环路（DLL）相位的数目为4（而非10）。在实际的实现中，该数目可以为任何数目。如果仅使用四个开关686（连同四个输入延迟信号684），则第一开关686a可表示不具有延迟信号684a的400MHz。通过相同的令牌，第二开关686b可表示具有0.25×(1/400MHz)=1Td延迟的400MHz。此外，第三开关686c可表示具有2Td延迟的400MHz且第四开关686d可表示具有3Td延迟的400MHz。
在一个特定示例中，在2MHz输入信号661的一个时钟循环（500ns）期间，仅第二开关686b和第三开关686c在7.5ns（400MHz输入信号的三个时钟循环）时段期间被交替开启。在第一个15ns（400MHz信号的6个时钟循环）期间，输出信号690可包括因相位切换所导致的七个上升沿。如果15ns可包括七个上升沿，则该频率可被计算为1/(2.14286ns)=466.66MHz。如果该序列被无限重复，则达成466.66MHz的稳定输出频率，该频率是输入频率的分数。稍后，466.66MHz的输出信号690可被4分频以获得用于驱动FM收发机核116的116.66MHz的信号。
例如，如果开关686在相位A（具有4T周期）和相位C（具有3T周期）之间交替，则分数划分是可能的。平均周期可以是（4+4+3+3+3+4+4+2）×T/7=3.42857T。计数循环期间的不同边缘可随后被计数以获得分数划分。传入信号可以在400MHz处。400MHz信号可通过4相位生成延迟锁定环路（DLL）以创建相位A-D。那么一个时钟循环可等于4T=1/400MHz=2.5纳秒(ns)。
如果输出相位选择器首先选取相位A并且随后移至相位C，则输出时钟循环可在相位A到相位C转换期间从4T变为4T到3T到3T到4T到4T到2T。可假定每六个输入时钟周期的循环无限地从相位A到相位C执行该迭代。因此，输出平均周期将始终为3.42857T。通过改变相位选择器，可达成不同的输出频率。因为4T=2.5ns，故1/3.42857T=466.67MHz。使用十个相位而非四个相位允许输出毛刺上更多的颤动。
图7是解说在本系统和方法中使用的基于环形压控振荡器（VCO）的锁相环（PLL）722的框图。图7的基于环形压控振荡器（VCO）的锁相环（PLL）722可以是图1的基于环形压控振荡器（VCO）的锁相环（PLL）122的一种配置。基于环形压控振荡器（VCO）的锁相环（PLL）722中的延迟单元745a-e的数目可以是基于延迟锁定环路（DLL）的Rx办法的一半。基于环形压控振荡器（VCO）的锁相环（PLL）722可包括相频检测器/电荷泵（PFD/CP）760。相频检测器/电荷泵（PFD/CP）760可从外部温度补偿晶体振荡器（TXCO）326接收温度补偿晶体振荡器（TXCO）信号728。相频检测器/电荷泵（PFD/CP）760还可从基于环形压控振荡器（VCO）的锁相环（PLL）722上的N分频器755接收反馈信号759。相频检测器/电荷泵（PFD/CP）760的输出可被输入低通滤波器（LPF）743。
低通滤波器（LPF）743的输出可控制第一延迟单元745a、第二延迟单元745b、第三延迟单元745c、第四延迟单元745d和第五延迟单元745e。第一延迟单元745a的输出可以是第二延迟单元745b的输入。第二延迟单元745b的输出可以是第三延迟单元745c的输入。第三延迟单元745c的输出可以是第四延迟单元745d的输入。第四延迟单元745d的输出可以是第五延迟单元745e的输入。第五延迟单元745e的输出可以是第一延迟单元745a的输入。第五延迟单元745e的输出可以是800MHz信号747。800MHz信号747还可被输入至8/9预比例缩放器753。8/9预比例缩放器753的输出可被输入至N分频器755。
基于环形压控振荡器（VCO）的锁相环（PLL）722可包括Σ-Δ调制器757。Σ-Δ调制器757可接收信道信息和FM数据792。Σ-Δ调制器757可启用基于环形压控振荡器（VCO）的锁相环（PLL）722以达成分数划分。N分频器可接收8/9预比例缩放器753的输出和Σ-Δ调制器757的输出。800MHz信号747可进一步被输入至2分频块749。2分频块749可随后输出经400MHz调制的TX输出信号751。
图8解说了为基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器324生成的波形。该波形解说了频率（在x轴上）相对于振幅（在y轴上）。在（a）中，该波形被示出为使用非常精细的频谱分析器来查看具有多个频率频调890a-c。可执行系统级仿真以确定为达成单频率频调890d所需要的分辨率，如在（b）中所解说的，该单频率频调890d能满足相位噪声规范。
图9解说了分数型毛刺990a-e的可能颤动。使用基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524的一种负面办法是基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524向收到信号340贡献额外毛刺990的潜在可能。基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524中的相频检测器/电荷泵（PFD/CP）560处的稳定状态误差可导致额外的参考毛刺990a。还存在固有的分数毛刺问题，除非基于延迟锁定环路（DLL）的同相/正交（I/Q）发生器524颤动该转换。分数毛刺990a的振幅可大于毛刺规范。
不同相位之间的单位延迟差异可使分数毛刺990a增加更多。不同相位之间的单位延迟差异可被校准。如果不实现Σ-Δ（SD）噪声颤动，则分数毛刺990a可能在Rx信号的同相/正交（I/Q）336处是非常显著的。通过以不同的循环开启相位选择器和计数器逻辑668中的开关686，违反毛刺规范（在（a）中示出）的分数毛刺990a可被扩展从而不违反毛刺规范（如（b）中的多个毛刺990b-e所示）。例如，取代N和N+k之间的颤动，
Figure BDA0000464632230000121
和
Figure BDA0000464632230000122
之间的颤动可被用于减少量化噪声的绝对量。
图10解说了可被包括在电子设备/无线设备1001内的某些部件，该电子设备/无线设备1001使用集成电路102上的多个核之间的时钟共享。电子设备/无线设备1001可以是接入终端、移动站、无线通信设备、基站、B节点、手持式电子设备等。电子设备/无线设备1001包括处理器1003。处理器1003可以是通用单芯片或多芯片微处理器（例如，ARM）、专用微处理器（例如，数字信号处理器（DSP））、微控制器、可编程门阵列等。处理器1003可被称为中央处理单元（CPU）。尽管在图10的电子设备/无线设备1003中仅示出了单个处理器1001，但在替换配置中，可以使用处理器的组合（例如，ARM和DSP）。
电子设备/无线设备1001还包括存储器1005。存储器1005可以是能够存储电子信息的任何电子组件。存储器1005可被实施为随机存取存储器（RAM）、只读存储器（ROM）、磁盘存储介质、光学存储介质、RAM中的闪存设备、随处理器包括的板载存储器、EPROM存储器、EEPROM存储器、寄存器等等，包括其组合。
数据1007a和指令1009a可被存储在存储器1005中。指令1009a可由处理器1003执行以实现本文中所公开的方法。执行指令1009a可涉及使用存储在存储器1005中的数据1007a。当处理器1003执行指令1009a时，指令1009b的各个部分可被加载到处理器1003上，并且数据1007b的各个片段可被加载到处理器1003上。
电子设备/无线设备1001还可包括发射机1011和接收机1013，以允许向和从电子设备/无线设备1001传送和接收信号。发射机1011和接收机1013可被合称为收发机1015。天线1017可电耦合至收发机1015。电子设备/无线设备1001还可包括（未示出）多个发射机、多个接收机、多个收发机、和/或多个天线。
电子设备/无线设备1001可包括数字信号处理器（DSP）1021。电子设备/无线设备1001还可包括通信接口1023。通信接口1023可允许用户与电子设备/无线设备1001交互。
电子设备/无线设备1001的各种组件可由一条或多条总线耦合在一起，这些总线可包括电源总线、控制信号总线、状态信号总线、数据总线等。为清楚起见，各种总线在图10中被解说为总线系统1019。
本文中所描述的技术可以用于各种通信系统，包括基于正交复用方案的通信系统。此类通信系统的示例包括正交频分多址（OFDMA）系统、单载波频分多址（SC-FDMA）系统、等等。OFDMA系统利用正交频分复用（OFDM），这是一种将整个系统带宽划分成多个正交副载波的调制技术。这些副载波也可以被称为频调、频槽等。在OFDM下，每个副载波可以用数据独立调制。SC-FDMA系统可以利用交织式FDMA（IFDMA）在跨系统带宽分布的副载波上传送，利用局部式FDMA（LFDMA）在由毗邻副载波构成的块上传送，或者利用增强式FDMA（EFDMA）在多个由毗邻副载波构成的块上传送。一般而言，调制码元在OFDM下是在频域中发送的，而在SC-FDMA下是在时域中发送的。
在以上描述中，有时结合各种术语使用了参考标号。在结合参考标号使用术语的场合，这可以旨在引述在附图中的一幅或更多幅中示出的特定元素。在不带参考标号地使用术语的场合，这可以旨在泛指该术语而不限于任何特定附图。
术语“确定”涵盖各种各样的动作，并且因此“确定”可包括演算、计算、处理、推导、调研、查找（例如，在表、数据库或其他数据结构中查找）、探明、和类似动作。另外，“确定”还可包括接收（例如，接收信息）、访问（例如，访问存储器中的数据）、和类似动作。另外，“确定”可包括解析、选择、选取、建立、和类似动作。
除非明确另行指出，否则短语“基于”并非意味着“仅基于”。换言之，短语“基于”描述“仅基于”和“至少基于”两者。
本文中描述的各功能可以作为一条或多条指令存储在处理器可读介质或计算机可读介质上。术语“计算机可读介质”是指能被计算机或处理器访问的任何可用介质。作为示例而非限定，此类介质可包括RAM、ROM、EEPROM、闪存、CD-ROM或其他光盘储存、磁盘储存或其他磁储存设备、或任何其他能够用于存储指令或数据结构形式的期望程序代码且能由计算机或处理器访问的介质。如本文中所使用的盘和碟包括压缩碟（CD）、激光碟、光碟、数字多用碟（DVD）、软盘和蓝
Figure BDA0000464632230000141
碟，其中盘常常磁性地再现数据而碟用激光光学地再现数据。应当注意，计算机可读介质可以是有形且非瞬态的。术语“计算机程序产品”是指计算设备或处理器结合可由该计算设备或处理器执行、处理或计算的代码或指令（例如，“程序”）。如本文中所使用的，术语“代码”可以是指可由计算设备或处理器执行的软件、指令、代码或数据。
软件或指令还可以在传输介质上传送。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线（DSL）、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在传输介质的定义之中。
此外，应领会，用于执行本文中所描述的（诸如图2和4所示的那些）方法和技术的模块和/或其他恰适装置可以由设备下载和/或以其他方式获得。例如，可以将设备耦合至服务器以便于转送用于执行本文中所描述的方法的装置。替换地，本文中所描述的各种方法可经由存储装置（例如，随机存取存储器（RAM）、只读存储器（ROM）、诸如压缩碟（CD）或软盘等物理存储介质等等）来提供，以使得一旦将该存储装置耦合至或提供给设备，该设备就可获得各种方法。此外，能利用适于向设备提供本文中所描述的方法和技术的任何其他合适的技术。
本文所公开的方法包括用于达成所描述的方法的一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非所描述的方法的正确操作要求步骤或动作的特定次序，否则便可改动具体步骤和/或动作的次序和/或使用而不会脱离权利要求的范围。
应该理解的是，权利要求并不被限定于以上所解说的精确配置和组件。可在本文中所描述的系统、方法、和装置的布局、操作及细节上作出各种改动、变化和变型而不会脱离权利要求的范围。
权利要求的任何要素都不应当在35U.S.C.§112第六款的规定下来解释，除非该要素是使用措辞“用于……的装置”来明确叙述的或者在方法权利要求情形中该要素是使用措辞“用于……的步骤”来叙述的。

Claims (40)

1.一种集成电路，包括：
使用电感器-电容器压控振荡器来生成时钟信号的第一核；以及
配置成使用所述时钟信号的第二核。
2.如权利要求1所述的集成电路，其特征在于，所述第一核是全球定位系统核，其中所述时钟信号是GPS时钟信号，且其中所述第二核是收发机核。
3.如权利要求2所述的集成电路，其特征在于，所述收发机核不包括压控振荡器。
4.如权利要求2所述的集成电路，其特征在于，所述收发机核是蓝牙核。
5.如权利要求2所述的集成电路，其特征在于，所述收发机核是无线保真核。
6.如权利要求2所述的集成电路，其特征在于，所述收发机核是蜂窝核。
7.如权利要求2所述的集成电路，其特征在于，所述收发机核是FM收发机核。
8.如权利要求7所述的集成电路，其特征在于，所述FM收发机核包括FM发射机和FM接收机。
9.如权利要求8所述的集成电路，其特征在于，所述FM接收机包括使用所述GPS时钟信号来生成Rx信号的同相/正交的基于延迟锁定环路的同相/正交发生器。
10.如权利要求9所述的集成电路，其特征在于，所述Rx信号的同相/正交与接收信号混合以获得基带信号。
11.如权利要求9所述的集成电路，其特征在于，所述基于延迟锁定环路的同相/正交发生器使用基于延迟锁定环路的相位计数分频来实现。
12.如权利要求11所述的集成电路，其特征在于，所述基于延迟锁定环路的同相/正交发生器包括耦合至相位选择器和计数器逻辑的一系列延迟单元。
13.如权利要求12所述的集成电路，其特征在于，所述相位选择器和计数器逻辑包括多个开关，且其中调整每个开关的相位和开启时间来调整所述相位选择器和计数器逻辑的频率输出。
14.如权利要求8所述的集成电路，其特征在于，所述FM发射机包括基于环形压控振荡器的锁相环。
15.如权利要求14所述的集成电路，其特征在于，所述基于环形压控振荡器的锁相环从外部温度补偿晶体振荡器接收温度补偿晶体振荡器信号。
16.如权利要求15所述的集成电路，其特征在于，所述基于环形压控振荡器的锁相环包括：
相频检测器/电荷泵；
低通滤波器；以及
多个延迟单元。
17.如权利要求2所述的集成电路，其特征在于，所述集成电路是片上系统。
18.一种用于在集成电路上的第一核和第二核之间共享时钟信号的方法，所述方法包括：
使用所述集成电路上的所述第一核中的电感器-电容器压控振荡器来生成时钟信号；
将所述时钟信号提供给所述集成电路上的所述第二核；以及
使用所述时钟信号来在所述第二核上接收信号。
19.如权利要求18所述的方法，其特征在于，所述第一核是全球定位系统核，其中所述时钟信号是GPS时钟信号，且其中所述第二核是收发机核。
20.如权利要求19所述的方法，其特征在于，所述收发机核不包括压控振荡器。
21.如权利要求19所述的方法，其特征在于，所述收发机核是蓝牙核。
22.如权利要求19所述的方法，其特征在于，所述收发机核是无线保真核。
23.如权利要求19所述的方法，其特征在于，所述收发机核是蜂窝核。
24.如权利要求19所述的方法，其特征在于，所述收发机核是FM收发机核。
25.如权利要求24所述的方法，其特征在于，所述FM收发机核包括FM发射机和FM接收机。
26.如权利要求25所述的方法，其特征在于，所述FM接收机包括基于延迟锁定环路的同相/正交发生器，且所述方法进一步包括使用所述时钟信号和所述基于延迟锁定环路的同相/正交发生器来生成Rx信号的同相/正交。
27.如权利要求26所述的方法，其特征在于，将所述Rx信号的同相/正交与接收信号混合以获得基带信号。
28.如权利要求26所述的方法，其特征在于，所述基于延迟锁定环路的同相/正交发生器使用基于延迟锁定环路的相位计数分频来实现。
29.如权利要求28所述的方法，其特征在于，所述基于延迟锁定环路的同相/正交发生器包括耦合至相位选择器和计数器逻辑的一系列延迟单元。
30.如权利要求29所述的方法，其特征在于，所述相位选择器和计数器逻辑包括多个开关，且其中调整每个开关的相位和开启时间来调整所述相位选择器和计数器逻辑的频率输出。
31.如权利要求25所述的方法，其特征在于，所述FM发射机包括基于环形压控振荡器的锁相环。
32.如权利要求31所述的方法，其特征在于，所述基于环形压控振荡器的锁相环从外部温度补偿晶体振荡器接收温度补偿晶体振荡器信号。
33.如权利要求32所述的方法，其特征在于，所述基于环形压控振荡器的锁相环包括：
相频检测器/电荷泵；
低通滤波器；以及
多个延迟单元。
34.如权利要求19所述的方法，其特征在于，所述集成电路是片上系统。
35.一种配置成在集成电路上的第一核和第二核之间共享时钟信号的设备，包括：
用于使用所述集成电路上的所述第一核中的电感器-电容器压控振荡器来生成时钟信号的装置；
用于将所述时钟信号提供给所述集成电路上的所述第二核的装置；以及
用于使用所述时钟信号来在所述第二核上接收信号的装置。
36.如权利要求35所述的设备，其特征在于，所述第一核是全球定位系统核，其中所述时钟信号是GPS时钟信号，且其中所述第二核是收发机核。
37.如权利要求36所述的设备，其特征在于，所述收发机核不包括压控振荡器。
38.一种用于在第一核和第二核之间共享时钟信号的计算机程序产品，所述计算机程序产品包括其上具有指令的非瞬态计算机可读介质，所述指令包括：
用于使电子设备使用所述第一核中的电感器-电容器压控振荡器来生成时钟信号的代码；
用于使所述电子设备向所述第二核提供所述时钟信号的代码；以及
用于使所述电子设备使用所述时钟信号来在所述第二核上接收信号的代码。
39.如权利要求38所述的计算机程序产品，其特征在于，所述第一核是全球定位系统核，其中所述时钟信号是GPS时钟信号，且其中所述第二核是收发机核。
40.如权利要求39所述的计算机程序产品，其特征在于，所述收发机核不包括压控振荡器。
CN201280039008.8A 2011-08-11 2012-08-10 集成电路上的核之间的时钟共享 Active CN103733528B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161522580P 2011-08-11 2011-08-11
US61/522,580 2011-08-11
US13/357,830 US8818282B2 (en) 2011-08-11 2012-01-25 Clock sharing between cores on an integrated circuit
US13/357,830 2012-01-25
PCT/US2012/050466 WO2013023188A2 (en) 2011-08-11 2012-08-10 Clock sharing between cores on an integrated circuit

Publications (2)

Publication Number Publication Date
CN103733528A true CN103733528A (zh) 2014-04-16
CN103733528B CN103733528B (zh) 2015-12-09

Family

ID=46970379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280039008.8A Active CN103733528B (zh) 2011-08-11 2012-08-10 集成电路上的核之间的时钟共享

Country Status (6)

Country Link
US (1) US8818282B2 (zh)
EP (1) EP2742396B1 (zh)
JP (1) JP5937211B2 (zh)
KR (1) KR101576919B1 (zh)
CN (1) CN103733528B (zh)
WO (1) WO2013023188A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803105B (zh) * 2021-02-09 2023-05-21 聯發科技股份有限公司 半導體裝置和電感器裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148964A1 (ja) * 2010-05-25 2011-12-01 京セラ株式会社 受信装置、基地局及び無線通信端末
US9369225B2 (en) * 2012-10-01 2016-06-14 Intel Deutschland Gmbh Distribution of an electronic reference clock signal that includes delay and validity information
US9467092B1 (en) * 2015-11-16 2016-10-11 International Business Machines Corporation Phased locked loop with multiple voltage controlled oscillators
US10194409B2 (en) * 2017-02-16 2019-01-29 Samsung Electronics Co., Ltd. Near field communication device and an operating method of the near field communication device
US10511347B2 (en) * 2017-11-14 2019-12-17 Nxp B.V. Device detection in contactless communication systems
EP3788295A4 (en) 2018-05-04 2022-01-26 Entegris, Inc. REGULATOR STABILITY IN A PRESSURE REGULATED STORAGE VESSEL
US11271574B1 (en) * 2021-03-10 2022-03-08 Qualcomm Incorporated Frequency synthesizer with selectable modes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090221235A1 (en) * 2008-02-29 2009-09-03 Qualcomm Incorporated Dynamic reference frequency for fractional-n phase-locked loop
CN101889393A (zh) * 2007-10-01 2010-11-17 爱立信电话股份有限公司 用于多输出频率合成器中的频率控制的装置和方法
US20100330931A1 (en) * 2009-06-24 2010-12-30 Gregory Uehara System and transceiver clocking to minimize required number of reference sources in multi-function cellular applications including gps

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6041222A (en) 1997-09-08 2000-03-21 Ericsson Inc. Systems and methods for sharing reference frequency signals within a wireless mobile terminal between a wireless transceiver and a global positioning system receiver
US7082292B2 (en) 2000-04-18 2006-07-25 Sirf Technology, Inc. Mobile communications device with GPS receiver and common clock source
US7151915B2 (en) * 2001-09-26 2006-12-19 Nokia Corporation Dual mode voltage controlled oscillator having controllable bias modes and power consumption
US7356312B2 (en) * 2004-03-05 2008-04-08 Telefonaktiebolaget Lm Ericsson (Publ) Fractional frequency synthesizer
US8428512B2 (en) * 2005-05-26 2013-04-23 Broadcom Corporation Method and system for sharing a Bluetooth processor for FM functions
US7551131B2 (en) 2006-04-06 2009-06-23 Research In Motion Limited Wireless communication device and associated method including control of positioning-system receiver and shared oscillator
US8321489B2 (en) * 2006-09-15 2012-11-27 National Semiconductor Corporation Software reconfigurable digital phase lock loop architecture
US7759972B1 (en) * 2007-10-31 2010-07-20 Altera Corporation Integrated circuit architectures with heterogeneous high-speed serial interface circuitry
US7903025B2 (en) 2008-03-12 2011-03-08 Research In Motion Limited Multiple clock signal generation from a common oscillator
US8559969B2 (en) 2008-09-15 2013-10-15 Intel Mobile Communications GmbH Method and system for sharing a clock reference signal within an integrated mobile device
KR101437848B1 (ko) * 2008-09-29 2014-09-04 삼성전자주식회사 이동통신 시스템의 시스템 클럭 동기 장치 및 방법
US8724649B2 (en) * 2008-12-01 2014-05-13 Texas Instruments Incorporated Distributed coexistence system for interference mitigation in a single chip radio or multi-radio communication device
US8140040B1 (en) * 2009-09-11 2012-03-20 Qualcomm Atheros, Inc Method and apparatus for a temperature compensated phase locked loop supporting a continuous stream receiver in an integrated circuit
US8428205B2 (en) * 2009-09-29 2013-04-23 Mediatek Inc. Methods for controlling a main clock source shared between different wireless communications modules and apparatuses using the same
US8588358B2 (en) * 2011-03-11 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clock and data recovery using LC voltage controlled oscillator and delay locked loop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889393A (zh) * 2007-10-01 2010-11-17 爱立信电话股份有限公司 用于多输出频率合成器中的频率控制的装置和方法
US20090221235A1 (en) * 2008-02-29 2009-09-03 Qualcomm Incorporated Dynamic reference frequency for fractional-n phase-locked loop
US20100330931A1 (en) * 2009-06-24 2010-12-30 Gregory Uehara System and transceiver clocking to minimize required number of reference sources in multi-function cellular applications including gps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803105B (zh) * 2021-02-09 2023-05-21 聯發科技股份有限公司 半導體裝置和電感器裝置

Also Published As

Publication number Publication date
JP5937211B2 (ja) 2016-06-22
CN103733528B (zh) 2015-12-09
KR20140049056A (ko) 2014-04-24
US20130040583A1 (en) 2013-02-14
WO2013023188A2 (en) 2013-02-14
JP2014522213A (ja) 2014-08-28
US8818282B2 (en) 2014-08-26
WO2013023188A3 (en) 2013-07-18
EP2742396A2 (en) 2014-06-18
KR101576919B1 (ko) 2015-12-11
EP2742396B1 (en) 2016-04-06

Similar Documents

Publication Publication Date Title
CN103733528B (zh) 集成电路上的核之间的时钟共享
EP2641332B1 (en) Lo generation and distribution in a multi-band transceiver
CN103944564B (zh) 三分正交分频器
CN102474265B (zh) 使用可变数模转换器(dac)采样率的干扰降低
CN103427835B (zh) 频率调制器
US8493105B2 (en) Injection-locked frequency divider
CN102820887A (zh) 数模混合锁相环
CN102823161B (zh) 具有调制的Tx时钟毛刺控制的无线通信装置
CN104247255A (zh) 超宽带频率调制器
KR101611814B1 (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
CN103580713A (zh) 电子装置和时钟产生方法
CN104467835A (zh) 一种具有捷变频和低相噪的频率源
CN103620623A (zh) 非接触收发系统发射的电磁信号的幅度调制方法及设备
CN105375922A (zh) 一种用于微型原子钟的微波信号源
CN104954017B (zh) 一种lte空中接口监测仪的频率合成装置
CN201541235U (zh) 微波信号源模块
CN101256229A (zh) 接收设备
WO2022046339A1 (en) Phase-locked loop (pll) with multiple error determiners
CN102217399B (zh) 用于生成载频信号的方法和设备
US9712176B1 (en) Apparatus for low power signal generator and associated methods
CN204103898U (zh) 一种频率合成器
CN105162464B (zh) 频率及相位转换电路、无线通信单元、集成电路及方法
EP1863170A1 (en) Dynamic frequency divider by N
CN102710279B (zh) 60GHz接收机
CN104617951B (zh) 一种应用于变频收发机中的频率综合器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant