RU2005136243A - Генератор псевдослучайных последовательностей импульсов на однородной среде с программно меняющейся структурой - Google Patents

Claims (2)

1. Генератор псевдослучайных последовательностей импульсов (ГППИ) на однородных ячейках с программно меняющейся структурой, содержащий: формирователь тактовых импульсов (блок 1), блок управления и настройки (блок 2), отличающийся тем, что введена однородная среда (блок 3), состоящая из n - последовательно соединенных ячеек, блок 1 синхронизирует работу всех устройств и соединен линией тактирования с блоком 2 и со всеми ячейками блока 3, по входу тактирования ячеек 19, блок 2 управляет работой блока 1 и однородной средой, блок 2 соединен шиной адреса со всеми ячейками блока 3 по входам ячеек 17, шиной управления записью по входам ячеек 18, линией сброса по входам 16, шиной кода настройки по входам ячеек 1÷7, в блоке 3 выходы 13 всех предыдущих ячеек соединены со входами 9 всех последующих, а выход 14 последней "n"-ой ячейки среды является последовательным выходом ГППИ, выходы 14 всех предыдущих ячеек соединены со входами 10 всех последующих ячеек, выходы 15 и входы 8 всех ячеек образуют шину данных (ШД), которая дает возможность параллельно вводить в ячейки среды информацию о начальном состоянии ГППИ и параллельно считывать с него информацию, ШД подключена к блоку 2, входы 11 всех предыдущих ячеек соединены с выходом 12 всех последующих ячеек, образуя обратную связь между ячейками среды, позволяя передавать информацию с любой последующей ячейки на любую предыдущую, в зависимости от настройки среды.

2. Генератор псевдослучайных последовательностей импульсов (ГППИ) на однородных ячейках с программно меняющейся структурой по п.1, отличающийся тем, что ячейка однородной среды с программно меняющейся структурой, включающая в себя: триггер (8), сумматор по модулю два (7) и дополнительно введенные: два элемента 2-2И-2ИЛИ (1 и 11), семь элементов И (3, 4, 5, 6, 9, 17, и 18), три элемента НЕ (2, 14 и 16), три элемента ИЛИ (10, 12 и 13), регистр кода настройки (15) и группа из семи элементов сумма по модулю два (19÷25), причем семиразрядное управляющее слово записывается в регистр кода настройки через группу элементов сумма по модулю два, поступая по входам 1÷7 на первые входы элементов группы, на вторые входы элементов группы по внутренней шине (ВШ) поступают сигналы с выхода регистра кода настройки: на первый элемент группы - выход первого разряда, на второй - выход второго и т.д., выходы элементов группы аналогично соединены со входами регистра кода настройки и при подаче соответствующих сигналов на входы адреса (А) 17 и управления записью (У) 18, происходит запись управляющего слова, управляющее слово, после записи в регистр кода настройки по ВШ, поразрядно поступает на входы следующих логических элементов: первый разряд на второй вход первого элемента И, второй разряд на второй вход первого элемента 2-2И-2ИЛИ, третий разряд на четвертый вход первого элемента 2-2И-2ИЛИ и на второй вход пятого элемента И, четвертый на второй вход третьего элемента И и на вход первого элемента НЕ, пятый на первый вход четвертого элемента И, шестой на второй вход второго элемента 2-2И-2ИЛИ и на вход второго элемента НЕ, седьмой на второй вход шестого элемента И и на вход третьего элемента НЕ, третий вход первого элемента 2-2И-2ИЛИ является первым информационным входом ячейки (8), выход элемента соединен с первым входом первого элемента И, выход которого соединен с первым входом сумматора по модулю два, выход которого соединен с информационным входом триггера, тактовый вход которого соединен с выходом четвертого элемента И, второй вход которого является тактовым входом ячейки (19), выход сумматора по модулю два так же соединен с первым входом пятого элемента И, выход триггера соединен с первым входом первого элемента ИЛИ, соединен с первым входом второго элемента 2-2И-2ИЛИ, третий вход которого соединен с выходом пятого элемента И, а четвертый вход соединен с выходом второго элемента НЕ, выход второго элемента 2-2И-2ИЛИ соединен с первыми входами шестого и седьмого элементов И, второй вход седьмого элемента И соединен с выходом третьего элемента НЕ, выход является четвертым информационным выходом ячейки (15), выход второго элемента 2-2И-2ИЛИ соединен с первым входом второго элемента ИЛИ, второй вход которого является четвертым информационным входом (11) ячейки, а выход соединен с первым входом первого элемента 2-2И-2ИЛИ, и является первым информационным выходом (12) ячейки, второй вход первого элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого так же как и первый вход второго элемента И является вторым информационным входом (9) ячейки, второй вход второго элемента И соединен с выходом первого элемента НЕ, а выход соединен со вторым входом сумматора по модулю два, выход первого элемента ИЛИ является вторым информационным входом (13) ячейки, выход шестого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого является третьим информационным входом (10) ячейки, а выход является третьим информационным выходом (14) ячейки.