RU2001114107A - Устройство для приема и преобразования цифрового дифференциального сигнала - Google Patents

Claims (1)

1. Устройство для приема и преобразования цифрового дифференциального сигнала, содержащее два компаратора, элемент И, вход первой компоненты цифрового дифференциального сигнала, вход отрицательного напряжения смещения, инверсные выходы приема "1" и "0" цифрового дифференциального сигнала, соединенные соответственно с выходами первого и второго компараторов и входами элемента И, и инверсный выход приема "1" или "0" цифрового дифференциального сигнала, являющийся выходом элемента И, отличающееся тем, что оно дополнительно содержит вход второй компоненты цифрового дифференциального сигнала, счетчик, три элемента ИЛИ, элемент И-НЕ, два ограничителя и четыре делителя напряжений, вход начального сброса, тактовый вход, инверсные выходы импульсного и потенциального сигналов паузы и программируемый кодовый вход положения во времени импульсного и потенциального сигналов паузы относительно начала паузы, соединенный с информационным параллельным входом счетчика, выходы старших разрядов которого соединены с входами первого элемента ИЛИ, выход которого соединен с первыми входами второго и третьего элементов ИЛИ, выход элемента И соединен с асинхронным инверсным входом записи счетчика, асинхронный вход сброса которого соединен с входом начального сброса устройства, тактовый вход которого соединен с первым входом элемента И-НЕ, выход которого соединен с вторым входом второго элемента ИЛИ и счетным вычитающим входом счетчика, выход младшего разряда которого соединен с вторым входом третьего элемента ИЛИ, выход второго элемента ИЛИ соединен с инверсным выходом импульсного сигнала паузы устройства, выход третьего элемента ИЛИ соединен с вторым входом элемента И-НЕ и инверсным выходом потенциального сигнала паузы устройства, инвертирующий и неинвертирующий входы первого компаратора соответственно соединены с первым и вторым входами первого ограничителя напряжения и выходами первого и второго делителей напряжений, инвертирующий и неинвертирующий входы второго компаратора соответственно соединены с первым и вторым входами второго ограничителя напряжения и выходами третьего и четвертого делителей напряжений, вход первой компоненты цифрового дифференциального сигнала соединен с первыми входами первого и четвертого делителей напряжений, вход второй компоненты цифрового дифференциального сигнала соединен с первыми входами второго и третьего делителей напряжений, вход отрицательного напряжения смещения соединен с вторыми входами первого и третьего делителей напряжений, вторые входы второго и четвертого делителей напряжений соединены с общей шиной устройства.