UA145247U - Завадозахищений цифровий фазовий дискримінатор - Google Patents

Abstract

Завадозахищений цифровий фазовий дискримінатор містить послідовно з'єднані формувач першої вхідної імпульсної послідовності, вхід якого є першим входом пристрою, двійковий лічильник імпульсів, K-виходів якого з'єднані з відповідними K-входами статичного регістра, при цьому вихід формувача першої вхідної імпульсної послідовності підключений також до першого входу блока прив'язки імпульсів вхідної імпульсної послідовності, другий вхід якого з'єднаний з k-м виходом додаткового двійкового лічильника, рахунковий вхід якого з'єднаний з виходом формувача другої вхідної послідовності, вхід якого є другим входом пристрою, причому вихід блока прив'язки імпульсів вхідної імпульсної послідовності з'єднаний з входом запису статичного регістра, K-виходів якого з'єднані з відповідними K-входами додаткового статичного регістра, K-виходів якого є цифровими виходами пристрою, причому вхід читання додаткового статичного регістра з'єднаний з виходом блока прив'язки імпульсів зчитування, перший вхід якого також з'єднаний з виходом блока прив'язки імпульсів вхідної імпульсної послідовності, а другий вхід блока прив'язки імпульсів зчитування з'єднаний з виходом формувача вхідної імпульсної послідовності зчитування, вхід якого є входом асинхронного читання. Введений перетворювач двійкового коду на код Грея, K-входи якого з'єднані з відповідними K-виходами двійкового лічильника імпульсів, а K-виходи перетворювача двійкового коду на код Грея з'єднані з відповідними K-входами статичного регістра.