SU919080A1 - Цифровой кодирующий преобразователь частоты следовани импульсов - Google Patents

Description

(54) ЦИФРОВОЙ KOflMPyiClHHVl ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ Изобретение относитс  к электроизмерительной технике, а именно к устройствам дл  многоканального преобразовани  частоты следовани  импульсов в код и может быть использовано в качестве периферийного оборудовани  в многоуровневых цифровых системах сбора и обработки информации. Известен кодирующий преобразователь частоты в код, содержаший вычитающий счетчик, преобразователь частоты в код, блок управлени  13 Это устройство реализует нелинейное кодирование периода, а его недостатком  вл етс  ограниченна  точность и узкий класс решаемых задач. Наиболее близким по технической сущ ности к предлагаемому изобретению  вл етс  устройство дл  измерени  низких частот, содержащее формирователь, вычитающий счетчик, функциональный преобразователь 2 . Известное устройство обладает повышенной точностью вследствие высокой степени точности реализации требуемой нелинейности при кодировании периода, а его недостатком  вл етс  ограниченный класс решаемых задач, а именно невозможность многоканального кодирующего преобразовани  частоты.. Цель изобретени  - расширение функциональных возможностей устройства за счет возможности многоканального кодирующего преобразовани  частоты на основе нелинейного кодировани  периода. Поставленна  цель достигаетс  тем, что в устройство, содержащее п .формирователей входных сигналов, генератор опорной частоты, выход которого соединен с первым входом вентил , выход которого подключен к входу первого управл емого делител  непосредстветшо и через последовательно соединенные делитель с фиксированным коэффициентом делегош и элемент задержки - к входу счетчика , выходы которого соединены с информационными входами второго управл емого делител  и регистра пам ти, вход 391 записи которого соединен с делителем с фиксированным коэффициентом делени , а выходы - с информационными входами первого управл емого делител , выход которого соед1шен с входом второго уп- равл емого делител , выход которого подключен ко входу вычитающего счеа-чика , введены п триггеров, п элементов 2И-ИЛИ, п реверсивных счетчиков, м .дешифраторов нул , п регистров хранени  элемент И и блок управлени , первый вход которого подключен к шине пуска устройства, второй вход блока управлени  соединен с выходом элемента И, входы которого подключены к выходам формирователей входных сигналов, выход каждого формировател  входных сигналов соединен с первым входом соответствующего элемента 2И-ИЛИ и с пр мым входом соответствующего триггера, инверсный вход каждого из которых подключен к выходу соответствующего дешифратора нул  и входу записи соответствующего регистра хранени , одноименные входы п регистров хранени  объедр1нены и подключены к выходам вычитающего счетчик вторые входы элементов 2И-ИЛИ объединены и подключень к второму входу вентил  и к первому входу блока управлени  третьи и четвертые входы всех элементо 2И-ИЛИ объединены и подключегвы к выходу генератора опорной частоты, а п тые входы подключены к выходам соответствующих триггеров и управл ющим входам реверсивных счетчиков, счетные входы которых соединены с выходами со ответствующих элементов 2И-ИЛИ, а вы ходы - с входами соответствующих дешифраторов нул , второй выход блока управлени  подключен к управл ющгпу входам формирователей входных сигналов. На чертеже приведена структурна  схема устройства. Устройство включает формирователи 1 входных сигналов, триггеры 2 и элементы 3 2И-ИЛИ, реверсивные счетчики 4, дешифраторы 5 нул , регистры 6 хранени элемент 7 И, блок 8 управлени , генера тор 9 опорной частоты, вентиль 1О, делитель 11с фиксированным коэффициентом делени , элемент 12 задержки, счет чик 13, регистр 14 пам ти, управл емые делители 15 и 16, вычитающий счетчик 17, входные шины 18, шина 19 пуска. Входные шины 18 подключены к первым входам формирователей 1, управл ющие входы которых объединены и подключены к одному из выходов блока 8 управ лени , а выходы св заны с одними из выходов элементов 3 2И-ИЛИ, пр мыми входами триггеров 2 и со входами элемента 7 И. Вторые входы элементов 3 2И-ИЛИ объединены с одним из входов вентил  1О и подключены к первому выходу блока 8 управлени , один из входов которого подключен к шине 19 пуска, а второй вход св зан с выходом элемента 7 И. Третьи и четвертые входы элементов 3 2И-ИЛР объедине1Ш1 и соединены с первым входом вентил  10 и с выходом генератора 9 опорной частоты. П тые входы элементов 3 2И-ИЛИ объединены с управл ющими шинами реверсивных счетчиков 4и подключены, к пр мым выходам триггеров 2, выходы элементов 3 2И-ИЛИ подключены к счетным входам реверсивных счетчиков 4; разр дные выходы которых подключены ко входам дешифраторов 5нул , выходы которых подключены к шюерсным входам триггеров 2 к ко входам записи регистров 6 хранени , одно1гменные разр дные входы который объединены и подключены к выходам вычитающего счетчика 17. Выход вентил  1О подключен ко входу делител  11с фиксированным коэффициентом делени  и к счетнок-iy входу управл емого делител  15, выход которого св зан со счет1Пз1м входом управл емого делител  16, выход которого св зан со входом вычитающего счетчика 17. Выход делител  11 подключен ко входу записи регистра 14 пам ти и ко входу элемента 12, выход которого подключен ко счетчика 13, разр дные выходы которого подключены ко входам регистра 14 пам ти н управл емого делител  16. Выходы регистра 14 подключены ко входам управл емого делител  15. Выходы регистров 6 хранени  могут подключатьс  к устройствам отображени  и регистрации тшформации. Устройство работает следующим образом . При подаче команды пуск§ на шину 19 с одного из выходов блока 8 управлени  на управл ющие входы формирователей 1 поступает сигнал, в результате чего на их выходах формируютс  интервалы времени , равные периоду частотно-импульсного сигнала, поступаюБ1его на шины 18 устройства. Поскольку данные входные сигналы между собой асинхронны, то с начала каждого из интервалов времени, по 1зл5пощихс  на выходах формировател  1, в реверсивных счетчиках 4 начинает накапливатьс  число импульсов опорной частоты с выхода генератора 9, которые поступают на третьи юсоды элементов 3 2И-ИЛИ, первые входы которых отшфа- ютс  выходным сигналом формирователей 1, а вторые входы отпираютс  разрешающим сигналом с первого выхода блока 8 управлени . Процесс накоплени  импульсов опорной частоты в реверсивных счетчиках 4 продолжаетс  до тех пор, пока на последнюю шину 18 устройства не поступит импульс преобразуемого сигнала . В этот момент времени на выходе элемента 7 И по вл етс  сигнал, в результате чего на одном из выходов блока 8 управлени  снимаетс  разрешающий сигнал, запираютс  элементы 3 2И-ИЛИ и отпираетс  по инверсному входу вентил 10. С этого времени реверсивные счетчики 4 запираютс  и устройство, вследствие открыти  вентил  1О, начинает отрабатывать обратную зависимость, при этом осуществл етс  нелинейное кодирование периода, последнего из поступивших на шины 18. На чертеже приведен пример выполнени  устройства дл  трех каналов. Число в реверсивном счетчике 4 (например, третьего канала), на входную шину 18 которого импульс входного сигнала поступил последним, равно едини вследствие однократного перепада потенциала из единицы в ноль на выходе третьего элемента 3 2И-ИЛИ. В момент окончани  периода сигнала на третьей входной шине 18 садним фронтом импуль са с выхода третьего формировател  1 третий триггер 2 устанавливаетс  в един цу, отпира  третий элемент 3 2И-ИЛИ но п тому .входу и устанавлива  третий реверсивный счетчик 4 в режим вычитани , в результате чего первым же импульсом с выхода генератора 9 третий р версивный счетчик 4 обнул етс , что при водит к по влению сигнала на выходе соответствующего дешифратора 5 нул , кот рый поступает на вход записи третьего регистра 6 хранени , осуществл   запись в него кода остатка из вычитающего счетчика 17, который численно равен значению частоты, соответствующей первому периоду сигнала на третьей шине 18 устройства. Одновременно импульсом с выхода третьего дешифратора 5 нул  третий триггер 2 устанавливаетс  в нулевое состо ние, блокиру  соответствующий элемент 3 2Й-ИЛИ. Таким образом, третий канал, на входную шину 18 которого преобразуемый сигнал поступил последним , обрабатывает его, фиксиру  зна чени  частоты в соответствующем регист ре хранени . Поскольку импульсы входных сигналов на первую и вторую шины 18 устройства поступили раньше, то число в соответствующих реверсивных счетчиках 4 отличаетс  от едшлщы и по окончании каждого из периодов и после устаношси соотвегствующих триггеров 2 в единичное состо ние, происходит счет в обратном направлении в счетчиках 4j моменты обнулени  которых сдвинуты относительно начала нелинейного кодировани  (или момента отпирани  вент1ш  10) на величтгну , равную опережению начала соответствующего периода относительно периода на третьей шине 18, поступившего последним, т.е. поступление сигналов с соответствую- выходов дешифраторов 5 нул  происходит через интервалы времени, рав) периоду входного сигнала в кал-сдом канале , отсчиташоз х от начала последнего поступившего периода но шину 18 или от начала нелинейного кодировани , которое осуществл етс  следующим oбpaзo. Поскольку угловые ксхэффицистггы кривой , описывающей закон изменени  частоты импульсов, поступающих на вычитающий вход счетчика 17, в каждый из моментов времени равны Кч - -i i t, т.е. обратно пропорцнонал111гы квадрату текущего време}П1, отсчиты1 аемого от начала третьего периода (или начала нелинейного кодировани ), и  вл етс  предел1 ным выражением дл  , то в реальном устройстве они реализуютс  при конеч}1ом значении иг , равном At и отрабатываемом делителем 11с фиксированным коэфф}щиентом делени , а экпи1: апент квадрата текущего времени отрабатываетс  делител ми 15 и 16, коэфф1гциенты которых отличаютс  на сдшпщу: п ,(-1), что позвол ет реализовать полигональную ап- проксикетрующую функцию в виде интерполирующей , узлы интерпол ции которой расположены на исходной Р 1/Т с фиксированным шагом д t tone-t. Нетрудно убедитьс , что пределы выражений дл  реальных и теоретических угловых коэффициентов совпадают, чем обеспечиваетс  соблюдение требуемого закона нелинейного кодировани  Таким образом, предлагаемое устройство обеспечивает эффект1тное, в смысле быстродействи , кодирование требуемого числа частотно-импулБсных сигналов, поступающих по раздельным каналам, что расшир ет его функциональные возможности и область применени . В случае использовани  предлагаемого устройства дл  преобразовани  по одному каналу, импульс на входе которого условно принимаетс  за последний из поступивш;их, устройство упрощаетс  за счет исключени  узлов 2-5 в соответствующем канале. Кроме того, на практике возможен случай , при котором моменты окончани  периодов в кагкдом из канале располагаютс  произвольно, однако на функциониро- . вании устройства это не отражаетс , так как считывание кода остатка из вычитаю щего счетчика 17 в соответствующий регистр 6 хранени  происходит независимо .

При конкретной реализации устройства Б зависимости от диапазона изменени  кодированных сиг 1алов устройство может включить масштабирующий узел, осу.щест- ЕчП ющий раст жку интервала времени, равного входному Периоду, а также вариант , при котором производитс  осреднепие нескольких периодов в каждом из каналов.

Ф о р м у л а изобретени 

Цифровой кодирующий преобразователтз Т.астоты следовани  кктульсов, содержалшй п форКПфователей входных сга налов, Гэиерагор опорной частоты, выход которого соединен с первым входом вентил , выход которого подключен к первого управл емого депител  непосредственно и через последовательно соединен- ныо делитель с фиксированным коэсйидиCJLTOM делени  и элемез т задержк); - к Korvy счетчпка, выхода которого соед1ше гГ с информацио}шыми аходами второго ;, праЕл емого делител  и регистра нам т:1 , вход записи кСТорого соединен с де- ктелем с фикс1ф01занным коэффтщиентом /юлени , а выходы с информационными : ;одами ггсрвого управл емого делител , laixoji которого с входом второго унраш1Яемого делител , выход которого 1ЮД1шючен к Входу кьшитаюшего счетчика , отличают и и с   тем, что,

с целью расширени  функциональных возможностей преобразовател , в него введены п триггеров, п элементов 2И-ИЛИ, h реверсивных счетчиков, п дешифраторов нул , п регистров хранени , элемент И и блок управлени , первый вход которо подключен к шине пуска устройства, второй вход блока управлени  соединен с выxoдo ; элемента И, входь которого подключены к выходам формирователей входных сигналов, выход каждого формировател  входных сигналов соедршен с первым входом соответствую щего элемента 2И-ИЛИ и с пр мым входом соответствующего триггера, тшверсный вход каждого из которых подключен к выходу сооветствующего дещифратора }1ул  и входу записи соответствующего регистра хранени , ошюименные входы п регистров хранени  объединены и подключены к выхо- дам вычитающего счетчика, вторые входы элементов 2И-ИЛИ объединены и подключены к второму входу вентил  и первому входу блока управлени , третьи и четвертые входы всех элементов 2И-ИЛИ объединены и подключены к выходу генератора опорной частоты, а п тые входы нодкшочегвы к выходам соответствующих триггеров и управл ющим входам ревер сивных счетчиков, счетные входы которых соединены с выходами соответствуюuu x элементов 2И-ИЛИ, а выходы - с входами соответствующих дещифраторов нул , второй выход блока управлени  под1шючен к управл ющим входам формирователей входных сигналов.

Источники информации, прин тые во внимание при экспертизе

1.Кирианаки И. ,В,, Дудыкешч В. Б. Методы и устройства цифрового измерени iiii3K5Lx частот, ТЗища школа , Львов, 1975, с. 108, рис, 3-12.

2,Авторское свидетельство СССР NO 573766, кл, q 01 R 23/00, 1977 (прототип).

Claims (1)

1. Ф о р м у л а изобретения

   Цифровой кодирующий преобразователь 25 частоты следования импульсов, содержащий η формирователей входных сигналов, генератор опорной частоты, выход которого соединен с первым входом вентиля, выход которого подключен к входу пер- зо вого управляемого делителя непосредственно и через последовательно соединенные· делитель с фиксированным коэффициентом деления и элемент задержки - к тзходу счетчика, выходы которого соедине- j₅ вы с ютформационными входами второго управляемого делителя и регистра памяти, вход записи которого соединен с де'ситепем с фиксированным коэффициентом у, ел опия, а выходы — с информационными ед •.-.ходами первого управляемого делителя, выход κοτοροΐΌ соединен с входом второго управляемого делителя, выход которого подключен к Входу вычитающего счетчика, отличают и й с я тем, что, ключены к второму входу вентиля и первому входу блока управления, третьи и четвертые входы всех элементов 2И-ИЛИ объединены и подключены к выходу генератора опорной частоты, а пятые входы подключены к выходам соответствующих триггеров и управляющим входам реверсивных счетчиков, счетные входы которых соединены с выходами соответствующих элементов 2И-ИЛИ, а выходы - с входами соответствующих дешифраторов нуля, второй выход блока управления подключен к управляющим входам формирователей входных сигналов.