RU1839256C - Устройство дл сопр жени магистрали локальной сети с ЭВМ - Google Patents

Устройство дл сопр жени магистрали локальной сети с ЭВМ

Info

Publication number
RU1839256C
RU1839256C SU4845390A RU1839256C RU 1839256 C RU1839256 C RU 1839256C SU 4845390 A SU4845390 A SU 4845390A RU 1839256 C RU1839256 C RU 1839256C
Authority
RU
Russia
Prior art keywords
input
output
trigger
counter
reset
Prior art date
Application number
Other languages
English (en)
Inventor
Александр Иванович Копылов
Владимир Алексеевич Васекин
Максим Николаевич Григорьев
Юрий Александрович Целовальников
Геннадий Евгеньевич Литвин
Original Assignee
Специальное Конструкторское Бюро Вычислительной Техники Со Ан Ссср
Кооператив внедрени "Пролог" при ИПК "Сигма"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро Вычислительной Техники Со Ан Ссср, Кооператив внедрени "Пролог" при ИПК "Сигма" filed Critical Специальное Конструкторское Бюро Вычислительной Техники Со Ан Ссср
Priority to SU4845390 priority Critical patent/RU1839256C/ru
Application granted granted Critical
Publication of RU1839256C publication Critical patent/RU1839256C/ru

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

Устройство дл  сопр жени  магистральной локальной сети и ЭВМ относитс  к вычислительной технике. Цепь изобретени  - повышени  достоверности приема и расширени  области применени  Устройство содержит блок разв зки, буферный регистр, формирователь импульсов, блок выделени  информации, содержащий четыре триггера и усилитель , первый и второй счетчики и регистр сдвига 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  подключени  ЭВМ к магистрали локальной сети.
Известно устройство дл  сопр жени  абонента с каналом передачи данных 1, содержащее блок усилителей передачи, блок усилителей приема, блок готовности св зи, блок приема знака, блок шифрации сигналов передачи данных, блок передачи знака, регистр приема данных и регистр передачи данных.
Недостатками данного устройства  вл ютс  ограниченность области его применени  (1 канал), а также недостаточность достоверности приема информации ввиду отсутстви  ее контрол .
Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  сопр жени  ЭВМ с магистралью системы 2, содержащее буферный регистр, дешифратор команд, дешифратор адреса, дешифратор состо ни , одновибратор, формирователь импульсов, два шинных формировател , узел выделени  информации, блок управлени , коммутатор, задатчик адреса , регистра адреса и генератор импульсов .
Устройство обеспечивает св зь между ЭВМ по локальной вычислительной сети. Однако оно не контролирует принимаемую информацию, что не обеспечивает достаточной достоверности приема и расширени  области применени .
Целью изобретени   вл етс  повышение достоверности приема и расширение Области применени .
Цель достигаетс  тем, что устройство дл  сопр жени  магистрали локальной сети с ЭВМ, содержащее блок разв зки, буферный регистр, формирователь импульсов, блок выделени  информации и первый счетчик , причем вход-выход блока разв зки соединены с сетевым входом устройств и с первым входом блока выделени  информации , выход которого соединено с входом формировател  импульсов, первый выход которого соединен со счетным входом счетчика , второй выход - с вторым входом блока выделени  информации, выходы буферного регистра  вл ютс  выходами данных устройства , при этом блок выделени  информации содержит первый триггер и элемент И, первый вход которого соединен с выходом первого триггера, дополнительно содержит четыре триггера, регистр сдвига, второй счетчик, и блок выделени  информации содержит второй, третий и четвертый триггеры и усилитель, причем в блоке выделени  информации входы элемента И соединены с
выходами второго и третьего триггеров, син- хровходы которых соединены с выходами усилител , входы которого  вл ютс  первым входом блока выделени  информации,
установочные входы второго и третьего и синхровход первого триггеров соединены с выходом элемента И, первый выход первого триггера соединен с установочным входом четвертого триггера, выход которого соединен с входом сброса первого триггера, вход данных которого соединен с его вторым выходом , который  вл етс  выходом блока выделени  информации, второй вход которого соединен с синхровходом четвертого триг5 гера, при этом в устройстве выход блока выделени  информации соединен с входом данных регистра сдвига, параллельный выход которого соединен с входом данных буферного регистра, синхровход которого
0 соединен с выходом первого счетчика и синхровходом триггера готовности, выход и вход сброса которого  вл ютс  выходом готовности и входом чтени  устройства, второй выход формировател  импульсов
5 соединен с синхровходами второго счетчика регистра сдвига и триггера управлени , установочный вход и вход сброса которого соединены с его первым выходом и выходом второго триггера сброса, синхровход кото0 рого соединен с выходом второго счетчика, вход сброса которого и вход сброса второго триггера сброса соединены с выходом первого триггера сброса, синхровход и вход сброса которого  вл ютс  одноименными
5 входами устройства, а вход данных соединен с выходом одного из разр дов буферного регистра, вход разрешени  второго счетчика и вход данных триггера управлени  соединены с выходами соответствую0 щих разр дов регистра сдвига, а второй выход соединен с входом разрешени  первого счетчика.
Схема предлагаемого устройства приведена на чертеже содержит блок 1 разр д5 ки, усилитель 2, первый 3 и второй 4 триггеры, элемент И 5, третий 6 и четвертый 7 триггеры, формирователь 8 импульсов, усилитель 9, первый счетчик 10, триггер 11 готовности, триггер 12 управлени  и первый
0 триггер 13 сброса, второй счетчик 14, второй триггер 15 сброса, регистр 16 сдвига, буферный регистр 17. усилитель 18, вход 19 магистрали локальной сети, выходна  шина 20 данных, выход 21 готовности, синхровходы
5 22, 23 чтени , вход 24 сброса, блок 25 выделени  информации. Входы и выходы блока 1 соединены с сетевым входом устройства и с первым входом блока 25, выход которого соединен с входом формировател  8, первый выход которого соединен со счетным
входом счетчика 10, второй выход - с вторым входом блока 25. Выходы буферного регистра 17  вл ютс  выходами 20 данных устройства, выход блока 25 соединен с входом данных регистра 16, параллельный вы- ход которого соединен с входом данных буферного регистра 17. Синхровход последнего соединен с выходом счетчика 10 и синхровхрдом триггера 11, выход и вход сброса которого  вл ютс  выходом 21 го- товности и входом 22 чтени  устройства. Второй выход формировател  8 соединен с синхровходами счетчика 14, регистра 16 и триггера 12, установочный вход и вход сброса которого соединены с его первым выхо- дом и выходом триггера 15, Синхровход триггера 15 соединен с выходом счетчика 14, вход сброса которого и вход сброса триггера 15 соединен с выходом триггера 13. Синхровход 23 и вход 24 сброса триггера 13  вл ютс  одноименными входами устройства , а вход данных соединен с выходом одного из разр дов буферного регистра 17, Вход разрешени  счетчика 14 и вход да иных триггера 12 соединены с выходами соответству- ющих раз р дов регистра 16, а второй выход триггера 12 соединен с входом разрешени  счетчика 10. В блоке 25 выделени  информации входы элемента И 5 соединены с выходами триггеров 3 и 4, синхровходы которых соединены с выходами усилител  2, входы которого  вл ютс  первым входом блока 25. Установочные входы триггеров 3, 4 и Синхровход триггеров соединены с выходом элемента И 5, первый выход триггера 6 соединен с установочным входом триггера 7, выход которого соединен с входом сброса триггера 6. Вход данных триггера 6 соединен с его вторым выходом, который  вл етс  выходом блока 25, второй вход которого соединен с синхровходом триггера 7.
Блок 1 разв зки представл ет собой трансформатор. Триггеры 3, 4, 11,12,13, 15 выполнены на микросхемах типа 555ТМ2, элемент И 5 изготовлен на микросхеме 555ЛИ1, а триггеры 6 и 7 - на микросхемах 531ТМ2. Формирователь 8 выполнен на микросхемах 155АГЗ, усилитель 9 - на микросхемах 555ЛИ1. Счетчики 10 и 14 выполнены на микросхемах типа 555ИЕ10, а регистры 16 и 17 - на микросхемах типа 53ИР24 и 555ИР23 соответственно. Усилитель 18 изготовлен на микросхемах 531ЛП5.
Устройство работает следующим образом .
Устройство предназначено дл  приема сигналов из магистрали локальной сети, выделени  из этих сигналов преамбулы, информационных сигналов и импульсов синхронизации, формировани  кода данных требуемого формата и выдачи его в ЭВМ. В магистрали локальной сети данные закодированы с помощью кода DF (двойна  частота). Блок 1 осуществл ет разв зку между магистралью локальной сети и устройством сопр жени  и может быть выполнен в виде трансформатора. Поступившие из локальной сети через блок 1 сигналы усиливаютс  усилителем 2 и поступают на блок 25 выделени  информации, который преобразует код DF в данные. С выхода блока 25 сигналы поступают на формирователь 8, который на своих пр мом и инверсном выходах формирует синхроимпульсы, которые управл ют формированием выходного кода.
Вначале поступает преамбула, состо ща  из восьми нулей, очищающих регистр 16 сдвига, а затем стартова  1, котора  записываетс  в первый разр д регистра 16 сдвига по синхроимпульсу с инверсного выхода формировател  8, при этом устанавливаетс  триггер 12, разрешающий работу счетчика 10, который считает импульсы с пр мого выхода формировател  8, Сосчитав заданное число импульсов, он устанавливает триггер 11, с выхода которого сигнал готовности поступает в ЭВМ. Поступающие затем разр ды данных с выхода блока 25 преобразуютс  в регистре 16 в параллельный код и при этом каждый раз прибавл етс  1 в счетчик 14, который считает до восьми и устанавливает затем триггер 15, который сбрасывает триггер 12. По заполнении регистра 16 сдвига на его выходе формируетс  сигнал, запрещающий работу счетчика 14, а с выхода счетчика 10 поступает сигнал, разрешающий запись содержимого регистра 16 сдвига в буферный регистр 17, с выхода которого данные поступают на шину данных ЭВМ. Сигнал записи, поступающий на вход 23 из ЭВМ, устанавливают триггер 13, с выхода которого сигнал сброса поступает на счетчик 14 и триггер 15, подготавлива  устройство к приему очередной порции данных.
(56) Авторское свидетельство СССР № 1490677,кл. G 06 F13/00, 1989.
Авторское свидетельство СССР Ns 1487052,кл. G 06 F13/00, 1989,

Claims (1)

  1. Формула изобретени 
    УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ МАГИСТРАЛИ ЛОКАЛЬНОЙ СЕТИ С ЭВМ, содержащее блок разв зки, буферный ре- гистр, формирователь импульсов, блок выделени  информации и первый счетчик, причем вход и выход блока разв зки соединены с сетевым входом устройства и с первым входом блока выделени  информа- ции. выход которого соединен с входом формировател  импульсов, первый выход которого соединен со счетным входом счетчика, второй выход формировател  импульсов соединен с вторым входом блока выделени  информации, выходы буферного регистра  вл ютс  выходами данных устройства , при этом блок выделени  информации содержит первый триггер и элемент 14, первый вход которого соединен с выходом первого триггера, отличающеес  тем, что, с целью повышени  достоверности приема и расширени  области применени , оно содержит четыре триггера, регистр сдвига, второй счетчик, а блок выделени  информации содержит второй, третий и четвертый триггеры и усилитель, причем в блоке выделени  информации второй вход элемента И соединен с выхо- дами второго триггера, синхроаходы первого и второго триггеров соединены с выходами усилител , входы которого  вл ютс  первым входом блока выделени  информации, установочные входы первого и второго и синхровход третьего триггеров соединены с выходом элемента И, первый
    15
    5 20 25 30 35
    выход третьего триггера - с установочным входом четвертого триггера, выход которого соединен с входом сброса третьего триггера, вход данных которого соединен с его вторым выходом, который  вл етс  выходом блока выделени  информации, второй вход которого соединен с синхровходом четвертого триггера, при Этом в устройстве выход блока выделени  информации соединен с входом данных регистра сдвига, параллельный выход которого соединен с входом данных буферного регистра, синхровход которого соединен с выходом первого счетчика, и синхровходом триггера готовности, выход и вход сброса которого  вл ютс  выходом готовности и входом чтени  устройства, второй выход формировател  импульсов соединен с синхровходами второго счетчика , регистра сдвига и триггера управлени , установочный вход и вход сброса которого соединены с его первым выходом и выходом второго триггера сброса, синхровход которого соединен с выходом второго счетчика , вход сброса которого и вход сброса второго триггера сброса соединены с выходом первого триггера сброса, синхровход и вход сброса которого  вл ютс  одновременно входами устройства, а вход данных соединен с выходом одного из разр дов буферного регистра, вход разрешени  второго счетчика и вход данных триггера управлени  соединены с выходами соответствующих разр дов регистра сдвига, а второй выход соединен с входом разрешени  первого счетчика.
    5
    EH N
    3
    /4Y
    5
    A
    1
    fcj | OftVj«
SU4845390 1990-06-29 1990-06-29 Устройство дл сопр жени магистрали локальной сети с ЭВМ RU1839256C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4845390 RU1839256C (ru) 1990-06-29 1990-06-29 Устройство дл сопр жени магистрали локальной сети с ЭВМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4845390 RU1839256C (ru) 1990-06-29 1990-06-29 Устройство дл сопр жени магистрали локальной сети с ЭВМ

Publications (1)

Publication Number Publication Date
RU1839256C true RU1839256C (ru) 1993-12-30

Family

ID=21524336

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4845390 RU1839256C (ru) 1990-06-29 1990-06-29 Устройство дл сопр жени магистрали локальной сети с ЭВМ

Country Status (1)

Country Link
RU (1) RU1839256C (ru)

Similar Documents

Publication Publication Date Title
GB1093105A (en) Data processing system
GB1395645A (en) Asynchronous data buffers
RU1839256C (ru) Устройство дл сопр жени магистрали локальной сети с ЭВМ
SU1520530A1 (ru) Устройство дл сопр жени ЭВМ с каналом св зи
SU1176360A1 (ru) Устройство дл передачи и приема информации
RU2042276C1 (ru) Устройство для приема сообщений
RU1798790C (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
JPS5958988A (ja) 文字放送受信機
GB1131150A (en) Communication system
SU1541613A1 (ru) Устройство дл задани тестов
SU1140125A1 (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
SU1334154A1 (ru) Устройство дл сопр жени ЭВМ с абонентом
SU1310829A1 (ru) Устройство дл сопр жени источника информации с каналом св зи
SU454555A1 (ru) Устройство дл сопр жени канала св зи с эвм
SU1736005A1 (ru) Устройство дл преобразовани кода
SU1347083A1 (ru) Устройство дл сопр жени ЭВМ с синхронными каналами передачи данных
SU1365108A1 (ru) Устройство дл приема информации
RU1830627C (ru) Устройство дл ретрансл ции речевых сигналов
SU1661777A1 (ru) Устройство дл сопр жени источника и приемника информации
SU723561A1 (ru) Устройство дл сопр жени
SU1453411A1 (ru) Устройство дл сопр жени абонентов с ЭВМ
SU1647580A1 (ru) Устройство дл сопр жени ЭВМ с каналом передачи данных
SU963056A1 (ru) Устройство дл передачи данных
RU1798775C (ru) Устройство дл ввода-вывода информации
SU1679496A1 (ru) Устройство дл сопр жени ЭВМ с каналами св зи