RU1798922C - Канальный кодек - Google Patents

Abstract

Изобретение относитс  к вычислитель-, ной технике, а именно к кодирующе-декоди . рующим системам устройств цифровой информации: оптических запоминающих устройствах реверсивного типа, системам класса CD ROM- CD INTERACTIVE и. т.д., в качестве пост-процессоров, подготавливающих требуемую информационную среду в режиме кодировани  и- обеспечивающих прием, обработку и дальнейшую передачу информационного потока с требуемыми статическими характеристиками в альтерна: тивном режиме. Целью изобретени   вл етс  повышение б.ыстродейств.и  кодека. Канальный кодек содержит блок ввода/вывода , преобразователь кода, блок буферной пам ти, контроллер, блок делени  на пол- .ином, селектор кодовой комбинации и блок анализа и обработки информации. Перед началом обработки очередного кодового слова промзводитс  установка признака, соответствующего первой фазе работы устройства , в которой осуществл етс  подготовка величин, позвол ющих, независимо от режима работы устройства, перейти к последующей фазе обработки. В режиме декодера во второй фазе производитс  коррекци  прин того слова, в альтернативном режиме генераци  проверочных символов. 2 з.п. ф-лы, 7 ил. М о 00 Ю ю ю

Description

Изобретение относитс  к вычислительной технике, а именно к классу кодирую- ще-декодирующих :систем, устройств, наход щих широкое применение в системах с ИКМ дл  чтени  и записи цифровой ин- .формации: оптических запоминающих устройствах реверсивного типа, системах. класса CD ROM. CD INTERACTIVE и т.д. в

качестве постпроцессоров, подготавливающих требуемую информационную среду в режиме кодировани  и.обеспечивающих прием, обработку и дальнейшую передачу информационного потока с требуемыми, статистическими характеристиками в альтернативном режиме.

Целью изобретени   вл етс  повышение быстродействи  кодека.

На фиг, 1 показана структурна  схема кодекса; на фиг. 2 - структура сектора CD- ROM; на фиг. 3 - формат блока аудиаинфор- м.адии; на фиг, 4 - конфигураци  кода выбо рки P.Q; на. фиг. 5-.Y алгоритм декодирован й , временны е ди а грамм ы; н а ф иг. 6 - алгоритм кодировани , временные диаграммы; на фиг. 7 - функциональна , схема схемь|:ана/1иза и обработки информации.

Кодексрдёржит блок ввода/вывода 4, блрк анализа и обработки информации 8, блок делени  на полином 3, прёобраЗовател ь кода 10, селектор кодоврй комбинации ;9 и буферную пам ть 1 с соответствующим : контроллером 2 (ем , фиг. 1). Блрк анализа и ;0бработк1 сРдержит входной и. вь1х6днрй ; буферные регйстрьг28, 29, два рег.йстр :па;м ти 33, 34, регистр признака 35, два муль т типлексора 30, 31 .сумматор по модул ю два 32, ум н ожител ь на гтоЪтр  н н ы и. коэффици- ент 38 .и элемент совпадени  36, Блок ввр- .да/вы вода включает в себ  .щи иныел формирователи 50, 51 и мультиплексор 49. . Рассмотрим детально структуру информационного потока (см, фиг. 2), оргэнизо- ваннрго согласно; 7, С устройства первичной обработки/ снимаетс  инфор- мационн ыйi си гнал, представленн ы й в виде 8-битногр параллельного кРда и :ррга низо- , ванный в кадры, по 36 символ;ьных:прзиций в каждом (фиг. 4). Первые три позиции содержат выборку специальной формы FS,:no жоторой устройствопервичной обработки осуществл ет подстройку к кадровой струк- : туре; потока информации. Символ DB (O), имеющий название COKITRQL , ис- ; пользуетс  дл  передачи служебной информации : ;и , сип хроим пул ьсрв, с л еду ю Щего . иера рхического у ров н  раздел е н и  информации , В остальных 32 позици х DB(1-32) находитс  полезна  компонента с прове- .рочными символами четырех типов СТ, С2, ЁСС, EDC. Проверочные символы С1 и С2,

используемые первУм.зшелоном коррекций CIRC, располагаютс  с 13 по 16 и с 29 по 32 позицинэ соответственно. На следующем уро.вне иерархии кадры организуютс  в блоки по 97 кадров в каждом. Выделение блока

осуществл етс  с помощью анализа содержимого символа DB(0) на наличие символов специального вида, присутствующих в пер; вых двух кадрах блока., и не встречающихс 

в последующих служебных символах (см; фиг.З). - .; ./ :: .. ;. - :: .. ;.: : - Рзссматриваемый к.одек обрабатывает

. блоки информации, опериру  с массивами Символов, располагаемыми на позици х 1

по 12 и с 17 по 28 и содержащими в себе 12 символов синхропачк и, 4 символа, 2048 символов полезной информации, 4-х Ер.С-сим- врлов, 8 свободных и 276 проверочных ЕСС-симврлов корректирующего кода (см. фиг. 2), располагаемых послёдРваЧельнр другзадругрм; - ; :-.-/.

В качестве корректирующего кода используетс  двумерный код- произведение с вертикальным Р и диагональным Q-способа- . ми выборки и записи символов, Блок инфор- мацйи/ р:азби1ваетс Сна два листа по принципу чёт/нечет, над которыми производ тс  операции кодировани /декодиро- ва н и  , со г л д с н о п р а вил а м выборки, показанным на фиг. 4. Кодовые слова выборок Р и Q представймы в виде столбцов VP и VQ. .- :: :: -:--v.;/, : . :. - ..-.-. :

VP

W(43-;i-f N)

,N 0,

W(43-244-N) W(43v25N)

W(44 0 +43 M) W(44- 1 +43-M)

V Q

W(44-42+43-M) W(43-26 + M W(44-26 + M)

,M 0,26

(1)

Правило кодировани  дл  проверочных матриц формулируетс  в виде

45

HP-VP 0 HQ-VQ 0

(2)

Дл  реализации правила используетс  алгоритм, описанный в 3, в котором первый и второй проверочные символы пред- CQ ставл ютс  в виде

fW 1 Dk a + Bk WO Dka

(3)

B5

где

О Bi..-H -D i -i.a: i 1. .+ Wi .0.

(4)

Компоненты многочлена синдромов S(x) выражаютс  через .элементы из (4) и представл ютс  в виде

k+2

So 2 Wk +2 -i Bk +2 , i 1

s1 kJ2Wk+2 -,«k+2-|

i 1

Bk +2 +(1 + a)Dk +2.

(5)

из чего вытекает алгоритмическа  совместимость процедур кодировани  и вычислени  синдромов. Это означает, что они могут быть выполнены на едином устройстве. Воспользовавшись дл  вычислени  локатора процедурой Чен , построим следующий механизм декодировани  кодового слова (к+2,к) кода Рида-Соломона:

1.Вычисление So и Si согласно (5);

2.Поиск локатора о по проверке на равенство

3.Коррекци  Wncnp.i Wi+S0. Будем осуществл ть разработанную страте- -гию в два приема: в первой фазе производитс  вычисление So, S1, а во второй - поиск локатора и исправление ошибки.

Устройство дл  реализации этого механизма представлено на фиг. 7 и оно работает следующим образом. Перед началом обработки очередного кодового слова производитс  установка признака, соответствующего первой фазе декодировани . Затем по приходу очередного тактового импульса СО на вход 23 производитс  защелкивание входной информации в буферном регистре 28. Каждый шаг алгоритма (4) будем называть элементарной операцией, причем кажда  така  операци  состоит из двух тактов, в которых раздельно вычисл ютс  величины DI и В|. Во втором такте первой операции осуществл етс  загрузка рекурсивной структуры, на которой реализуетс  алгоритм декодировани , дл  чего на выходе мультиплексора 30 устанавливаетс  содержимое буферного регистра 28, а на выходе мультиплексора 31 выставл етс  уровень логического нул . По приходу очередного импульса С1 на вход 24 символ Wk+2 заноситс  в первый динамический регистр пам ти 33. В предыдущем такте по импульсу С2. подаваемому на вход 25, производитс  предустановка второго динамического регистра 34, дл  чего на выходе мультиплексоров 30 и 31 устанавливаетс  сигнал нулевого уровн . В следующей операции по приходу импульса С2 выполн етс 

первый шаг рекурсии (4) относительно Oi. Дл  этого на выходе мультиплексора 30 устанавливаетс  содержимое умножител  на константу 38, а на выходе 31 - содержимое 5 регистра 33. Содержимое выхода сумматора по модулю два 32; представл ющее собой DI, заноситс  в регистр 34. К приходу очередного импульса С1 подготавливаетс  величина В|, дл  чего на выходе мультиплек0 сора 30 устанавливаетс  содержимое входного буферного регистра 28, а на выходе мультиплексора 31-содержимое регистра 33. После (k-И) описанных шагов алгоритма производитс  вычисление коэффициентов

5 синдромного многочлена S(x) согласно (5). Дл  этого в (k+2)-n операции вычисл етс  величина Di(1+o), что осуществл етс  с помощью установки на выходе мультиплексора 21 содержимого регистра 34. а на выходе

0 мультиплексора 30-содержимого выхода умножител  на константу 38. Переход ко второй фазе декодировани  измен ет пор док выборки компонент кодового слова если в первой фазе выборка символов осу5 ществл лась с уменьшением значени  i. то во второй оно наращиваетс . Дл  соединени  фаз между собой вводитс  дополнительна  операци  A-i, позвол юща  произвести подготовку к процедуре Чен  и коррекции.

0 В этой операции по импульсу СЗ, поступающему на вход 26, в регистр признака 35 заноситс  сумма содержимого регистров 33 и 34, представл юща  коэффициент Si синдромного многочлена. Во втором такте этой

5 операции по импульсу С2 содержимое первого регистра 33, равное So. переноситс  в регистр 34, дл  чего на выходе мультиплексора 31 устанавливаетс  содержимое регистра 33, а на выходе мультиплексора

0 30-уровень логического нул . Таким образом , к моменту защелкивани  во входном регистре 28 символа Wo в группе регистров содержатс :

регистр 35 - коэффициент Si синдром5 ного многочлена;

регистры 33 м 34 - коэффициент So синдромного многочлена. При такой конфигурации легко организовать рекурсивную процедуру Чен , дл  чего

0 в каждой последующей операции производитс  умножение содержимого регистра 34

на примитивный элемент пол  GF(28} с сохранением результата в том же регистре. Это осуществл етс  с помощью установки в

5 первом такте операций на выходе мультиплексора 20 содержимого выхода умножител  на константу 38, а на выходе мультиплексора 31 - уровн  логического нул . В другом такте этой группы операций на выходе сумматора 32 устанавливаетс  сумма текущего символа с содержимым регистра 33, котора  по импульсу С4;, подаваемому на вход 27, защелкиваетс  в выходном буферном регистре 29. В случае совпадени  содержимого регистра 34 и регистра признака 35 элемент совпадени  36 вырабатывает на выходе 37 признак WR, который на врем /следующей операции блокирует выборку очередного символа WH-I, что дает возможность провести операцию коррекции , во втором такте которой в очередной разг измен етс  содержимое регистра 34. При: этом признак WR переходит в пассивное состо ниё, и пррцесс продолжаетс  до значени  (k+2). Дл  перехода к следующей в ыбр рке до бэ в л   етс   е ще од на дополни;тель на  рпераци  Ап-и, в которой произво дитс  установка в исходное состо ние регистра 34 и изменение признака, характеризующего «фазу декодировани , Изложен: ный алгоритм, о:формлен ны.й в виде временных диаграмм крдрв операций про- цеесора, представлен на фиг, 5,.; ;

В альтернативном режиме на первых k шагах в первой фазе алгоритм кодировани  точно совпадает, с описанным выше алгоритмом . На (к+1)-й операции в лервом такте в регистре 33 сохран етс  накопленное значение Bk, дл  чего;на выходе мультиплексора 30 устанавливаетс  нулевой уровень, а на выходе мультиплексора 31 - содержимое регистра 33. Во втором такте в регистр 34 заноситс  первое проверочное слово Wi, которое получаетс  на выходе сумматора 38 при установке на выходе мультиплексора 30 содержимого умножител  на константу 38, а на выходе мультиплексора 31-содержимого регистра 33. В последующей операции в первом такте.осуществл ет- с  сохранение величины Bk, а во втором такте в регистр 34 заноситс  символ Wo, дл  чего на выходе мультиплексора 31 уставав. ливаетс  содержимое регистра 34, а на ЁЫходе мультиплексора 30 - содержимое . регистра 33. Так же. как в режиме, декодиро- , ванй , здесь вводитс  дополнительна  опе- рацй . в первом такте которой по импульсу С4 в выходной буферный регистр 29 заноситс  второе проверочное слово Wo из (3). дл  чего на выходе мультиплексора 30 устанавливаетс  сигнал нулевого уровн , а на выходе мультиплексора 31 - содержимое регистра 34. Во втором-такте этой операции по импульсу.С2 в 34 заноситс  первое про- верочное слово Wi, получающеес  на выходе мул ьтиплексбр а 30 содержимого регистра 34, а на выходе 31 - содержимого регистра 33. В последующей операции; в первом тахте содержимое регистра 34 переноситс  в выходкой буфер 29 аналогично с

предыдущей операцией, Алгоритм иллюстрируетс  временными диаграммами на

фИГ. 6. ,. .-. ; , ... .. - -, ..: . ..

Важной функцией рассматриваемого1

процессора  вл етс  обмен по внешним информационным шинам. На это отводитс  специальна  операци , в которой информа-г : ци  заноситс  во входной буфер 28 а затем, по импульсу С4 переноситс  в выходной буферный регистр 29. Дл  этого на выходе мультиплексора 30 устанавливаетс  содержимое 28, а мультиплексор 31 коммутируетс  так, чтобы на его выходе присутствовал логический нрль. Дл  разв зки операций

внутренней обработки с операци ми внешнего интерфейса используетс  бланкирование тактовых импульсов С1, С2 на врем  обмена, так что информаци  в регистрах 33 и 34, хран щих результаты обработки, сохран етс , По окончании обмена протокол обработки восстанавливаетс . Операции съема данных с одной внешней шины и передачи на другую удобно .совместить, дл  . чего в операции, предшествующей обмену.

производитс  запись символа DOUT из внут- ;.; р.ённего буфера по шине 7 во входной регистр 28 с последующей установкой на выходе регистра 29, В самой операции обмена производитс  защелкивание данных

DIN в 28, снимаемых, в зависимости от режима работы системы, либо с шины 5, либо с шины 7. В последующей операции производитс  запись прин той информации во внешнее буферное ЗУ 1, Процесс иллюстрируетс  временными диаметрами (см. фиг. 5, б). Перемещение данных по шинам осуществл етс  с помощью блока ввода /вы вода 4. Управление передачей данных производитс  сигналами SO и SK поступающими на

управл ющие входа 14, 15, и задающими направление переноса информации на фор- мироватёл х 55 и 56 соответственно. Мультиплексор 49 используетс  дл  установки на. входе буферного регистра 28 принимаемых

с внешних шин информационных символов, дл  чего задействованы два его входа. Третий вход мультиплексора используетс  в режиме кодировани  при подготовке информационного блока дл  занесени  в

начало блока синхропачки. а также передачи . символов, сгенерированных схемой делени  на полином 3, на выход системы, представл ющих собой остаток от делени  на. многочлен- генератор.

; G(x)(X16+Xlj+X2+1)(X16+X2+X+l). (6)

5

Управление старшим разр дом мультипле- сора можно осуществл ть с помощью признаков , вырабатываемых в контроллере 2 Поиск, активного на интервале, соответст- вующ.е.м символам синхропачки. и вставка

CRC, активного на требуемом интервале, объединенных в общий сигнал.:

Использование в качестве среды распространени , информационного сигнала отичёского канала приводит к необходимости применени  шумоподобных сигналов, позвол ющих эффективно выдел ть полезную . компоненту на выходе фотоприемника, наличие разделительной емкости которого может приводить к потер м в принимаемом Сигнале. С этой целью используетс  генератор псевдослучайной последовательности, содержимое выхода которого замешиваетс ; в информсигнал. Этот генератор выполн етс  в виде сдвиговой схемы с обратными св з ми, удовлетвор ющими уравнению

ции вырабатываетс  признак Захват /эа- .. прещающий работу схемы сравнени  до V. конца захв:аче.нного блока и перевод щий ; контроллер буферного ЗУ 2.в режим,приема 5 информационных символов, дл  которого характерно листоеание данных :по ч ет/не- .. .-: .нету-: .. /: ,-:-; -::.:.. / ..: ;... .,: .-. :... .; Контроллер буферного ЗУ 2 предстзвл - ёт собой два генератора, работающих в 10 мультиплексном режиме, один из которых предназначен дл  операций вбода/вывода данных из кодека, а второй поддерживает : способ выборки символов согласно описанному ранее алгоритму работы процессора.

. .. -.-..-.- ,. : , :. ..-:,

Claims (3)

1. .Формула и зо б ре т е н и  

   ,Х-5 Х+ 1 .

   (П

   Он  вл етс  составной частью преобразовател  кода 19, представл ющего собой сумматор по модулю два, на один из входов которого поступают информационные символы, а на другой-замещиваёма  псе.в- д ос луча и на   по следо ватель н ост ь с в ыхода .рассмотренного выше генератора. Вход преобразовател  кода подключаетс ; к:ин- -формационному выходу блока анализа и обработки информации, а выход подсоедин етс  к входам шинных формирователей устройства ввода/вывода 4. 8 режиме коди- ровани  преобразованию подвергаютс  данные; устанавливаемые на выходе процессора в интерфейсную операцию: в ос- тальные моменты времени выход: генератора бланкируетс  и не мешает обработке осуществл емой над информационным массивом. В альтернативном режиме .преобразуютс  входные данные прин тые из канала и последующа  обработка производитс  над блоком истинных данных.

   Дл  нормальной реализации поиска и захвата блока информации синхропачка, располагающа  в заголовке преобразованию не подвергаетс , а люба  информационна  выборка, организованна  в блок, начинаетс  с последовательности нулевых символов некоторой длины,  вл ющейс  компонентой межблочного пространства. Поисковые функции в системе выполн ет селе.ктор кодовой комбинации, представл ющий собой многоступенчатую схему-сравнени , вырабатывающую при наличии рассогласовани  флаг ошибки FIND, который поступает на вход 17 контроллера. По-;  вление такого флага устанавливает систему в режим обнаружени  синхропэч- ки, поиск которой осуществл етс  в первой половине каждого очередного приход щего кадра. При успешном завершении опера- 1. Канальный кодек, содержащий блок ; буферной пам ти, контроллер, блок делени  на полином и блок ввода-вывода, перва  шина ввода-вызода которого  вл етс  первой информационной шиной канального кодека, выход контроллера подключен к Адресной, шине блока буферной пам ти, шина ввода-вывода которого объединена с второй шиной ввода-вывода блока ввода- . вывода и  вл етс  второй информационной шиной, канального кодека, от л и ч а ю щи й- с   тем/что, с целью повышени  быстродей-: стви  кодека, в него введены блок анализа и обработки информации, селектора кодовой комбинации и преобразователь кода, выходы которого подключены к перв ым информационным входам блока ввода-вывода, выходы которого подключены к информационным входам блока анализа, и обработки

   информации и входам блока.делени  на полином , выход которого подключён к второму информационному входу блока ввода-выво- да, первый и второй управл ющие входы которого  вл ютс  одноименными входами канального кодека, информационные выходы блока анализа и: обработки информации

   подключены к входам преобразовател  ко- дов и селектора кодовой комбинации/выход которого подключен к управл ющему входу контроллера, управл ющий выход- первый-. четвертый управл ющие входы и первый- п тый тактовые входы блока анализа и обработки информации  вл ютс  соответственно управл ющим выходом, третьим-ше- стым управл ющими входами и первьгм-п тым тактовыми входами канального кодека,
2. 2. Кодек по п. 1, о т л и ч а ю щ и и с  . тем, что блок анализа и обработки информации содержит первый и второй буферные регистры, первый и втором мультиплексоры, сумматор по модулю два, первый и второй регистры пам ти, регистр признака, элемент совпадени , выход которого  вл етс  управл ющим выходом блока, и умножитель на посто нный коэффициент, выход которого подключен к первым информаци- . онным входам первого и второго мультиплексора , выход первого буферного регистра подключен к второму информационному входу первого мультиплексора, выход которого подключен к первому входу сумматора по модулю два, выход которого подключен к информационным входам первого и второго регистров пам ти, регистра признака и второго буферного регистра, выход которого  вл етс  информационным выходом блока, выходы первого регистра пам ти и регистра признака подключены соответственно к второму информационному входу второго мультиплексора и первому входу элемента совпадени , выход второго регистра пам ти подключен к входу умножител  на посто нный коэффициент, третьему информационному входу первого мультиплексора, второму входу элемента совпадени  и третьему информационному входу второго мультиплексора, выход которого подключен к второму входу сумматора по модулю два, четвертые информационные входы первого и второго мультиплексоров подключены к шине логического нул , тактовые , входы первого буферного регистра, первого и второго регистров пам ти, регистра признака и второго буферного регистра  вл ютс  соответственно первым-п тым

   тактовыми входами блока, первые и вторые управл ющие входы первого и второго мультиплексоров  вл ютс  соответственно первым-четвертым управл ющими входами блока, Информационный вход первого буферного регистра  вл етс  информационным входом блока.
3. 3. Кодек по п. 1,отличающейс  тем, что блок ввода-вывода содержит мультиплексор и первый и второй шинные формирователи , шины ввода-вывода которых  вл ютс  соответственно и второй шинами ввода-вывода блока, информационные входы шинных формирователей объединены и  вл ютс  первыми информационными входами блока, выходы шинных формирователей подключены к первым и вторым информационным входам мультиплексора, третий информационный вход и выход которого  вл ютс  соответственно вторым информационным входом и выходом блока, управл ющие входы первого и второго шинных формирователей  вл ютс  соответственно первым и вторым управл ющими входами блока.

   имхроммзоми  : 2 Sai-что Заг. o/iofcoK :4 Байта

   Донные 2048 байт

   CRC симЬоиы:4 .

   Пусто Г8 байт

   Р-симЬоиы: 172

   0-симЬоиы:104 &аита

   Фи г. а

   1. сектор

   Фиг. 3

   I

   fxi

   Чх

   ггб8Ш

   К . i

   I