RU1797139C

RU1797139C - Trainer for operators of control systems

Info

Publication number: RU1797139C
Application number: SU904891309A
Authority: RU
Inventors: Вячеслав Иванович Балабай; Георгий Алексеевич Крыжановский; Сергей Ильич Севастьянов; Юрий Федорович Кривой; Евгений Александрович Михеев
Original assignee: Академия гражданской авиации
Priority date: 1990-12-13
Filing date: 1990-12-13
Publication date: 1993-02-23

Abstract

Изобретение относитс к техническим средствам подготовки операторов систем управлени и может быть использовано дл практического обучени операторов на тренажерах . Целью изобретени вл етс расширение возможностей. Дл этого устройство дополнительно содержит третью, четвертую и п тую группы элементов И, третий , четвертый и п тый блоки сравнени , четвертый элемент задержки, что позвол ет определить момент перевода обучаемого от этапа упражнений к этапу тренировок. 1 ил.The invention relates to technical means for training operators of control systems and can be used for practical training of operators on simulators. An object of the invention is to enhance capabilities. To this end, the device further comprises a third, fourth and fifth group of AND elements, a third, fourth and fifth comparison unit, a fourth delay element, which makes it possible to determine the moment the student is transferred from the exercise phase to the training phase. 1 ill.

Description

Изобретение относитс к техническим средствам подготовки операторов систем управлени и может быть использовано дл практического обучени операторов на тре нажерах,.The invention relates to technical means for training operators of control systems and can be used for practical training of operators on the track.

Известно устройство, содержащее блок пам ти микропрограммы, входы которого соединены с соответствующими выходами регистра адреса, а выходы - с соответствующими входами регистра микрокоманды, выходы первой группы которого подключены к информационным входам первой группы блока индикации, третьи, четвертые, п тые и шестые группы информационных входов которого св заны с соответствующими выходами первой, второй, третьей и четвертой групп блока дешифраторов, четверта группа входов которого соединена с выходами счетчика и входами четвертой , п той и шестой групп входов второго блока сравнени , выходы которого подключены к второй группе информационных входов блока индикации и входами элементаA device is known that contains a microprogram memory block, the inputs of which are connected to the corresponding outputs of the address register, and the outputs are connected to the corresponding inputs of the micro command register, the outputs of the first group of which are connected to the information inputs of the first group of the display unit, the third, fourth, fifth and sixth groups of information the inputs of which are associated with the corresponding outputs of the first, second, third and fourth groups of the decoder unit, the fourth group of inputs of which are connected to the outputs of the counter and the inputs of the four the first, fifth and sixth groups of inputs of the second comparison unit, the outputs of which are connected to the second group of information inputs of the display unit and the inputs of the element

ИЛИ, выход которого установочным входом подключен к блоку индикации, второму устройству сравнени , синхронизирующий вход которого через элемент задержки св зан с последним выходом регистра адреса, а группа первых, вторых и третьих информационных входов второго устройства сравнени соединена с соответствующими выходами блока пам ти результатов обучени и входами блока дешифраторов, вторые выходы регистра микрокоманды св заны с вторыми входами первого блока сравнени , первые входы которого подключены к выхо- ; дам блока органов управлени , генератор, выходом соединенный со счетным входом счетчика, установочный вход которого св зан с входом запуска устройства, а управл ющий . - с выходом третьего элемента задержки, вход которого подключен к входу блока пам ти результатов обучени , входу второго элемента задержки, второму входу генератора и последнему выходу регистра адреса, первый выход которого св зан сOR, the output of which by the installation input is connected to the display unit, the second comparison device, the synchronizing input of which is connected via the delay element to the last output of the address register, and the group of the first, second and third information inputs of the second comparison device is connected to the corresponding outputs of the learning results memory unit and inputs of the decoder unit, the second outputs of the microcommand register are connected to the second inputs of the first comparison unit, the first inputs of which are connected to the outputs; I will give a block of controls, an output connected to the counter input of the counter, the installation input of which is connected to the start input of the device, and the control. - with the output of the third delay element, the input of which is connected to the input of the learning results memory block, the input of the second delay element, the second input of the generator and the last output of the address register, the first output of which is connected to

VJVj

юYu

VIVI

АAND

ыs

sQsQ

первым входом генератора; кроме того, выходы блока органов управлени через пер- вый элемент ИЛИ соединены с управл ющим входом регистра микрокоманды и первым элементом задержки, вход которого подключен к управл ющему входу первого блока сравнени .the first input of the generator; in addition, the outputs of the control unit through the first OR element are connected to the control input of the microcommand register and the first delay element, the input of which is connected to the control input of the first comparison unit.

Данное устройство позвол ет оценить степень своевременности действий оператора при выполнении алгоритма в процессе тренировок, однако оно не позвол ет определить момент перевода обучаемого от этапа упражнений к этапу тренировок.This device allows you to assess the degree of timeliness of the operator’s actions when performing the algorithm in the training process, however, it does not allow to determine the moment the student is transferred from the exercise phase to the training phase.

Известно также устройство дл обучени операторов, содержащее триггер, S- вход которого соединен с установочным входом первого счетчика и первым входом первого элемента ИЛИ, первый вход которого вл етс входом устройства, второй вход соединен с первым выходом первого блока сравнени , а выход соединен со счетным входом первого счетчика и управл ющим входом регистра адреса. микрокоманды, вход сдвига которого соединен с вторым входом первого блока сравнени , а выходы соединены с адресными входами блока пам ти микропрограммы, выходы которого соединены с информационными входами регистра микрокоманды, управл ющий вход которого соединен с выходом второго элемента ИЛИ, выходы первой группы подключены к первой группе информационных входов табло, а выходы второй группы соединены с входами первой группы первого блока сравнени , входы второй группы которого соединены с выходами блока ввода ответных действий и входами второго элемента ИЛИ, выход которого через элемент задержки подключен к управл ющему входу первого блока сравнени , выходы первого счетчика подключены к первым входам элементов И первой группы, выходы которых соединены с информационными входами второй группы табло, первый и второй входы которого соединены с выходами триггера, регистр данных, выходы которого соединены с входами первой группы второго блока сравнени , входы второй группы которого соединены с выходами элементов И второй группы, первые входы которых соединены с выходами второго счетчика, установочный вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с первым входом первого элемента ИЛИ, а третий вход соединен с третьим входом первого элемента ИЛИ и первым выходом второго блока сравнени , второй выход которого соединен с Й-входом триггера и вторыми входами элементов И первой группы, одинIt is also known a device for training operators, containing a trigger, the S-input of which is connected to the installation input of the first counter and the first input of the first OR element, the first input of which is the input of the device, the second input is connected to the first output of the first comparison unit, and the output is connected to the counting the input of the first counter and the control input of the address register. microcommands, the shift input of which is connected to the second input of the first comparison unit, and the outputs are connected to the address inputs of the microprogramme memory block, the outputs of which are connected to the information inputs of the microcommand register, the control input of which is connected to the output of the second OR element, the outputs of the first group are connected to the first group of information inputs of the scoreboard, and the outputs of the second group are connected to the inputs of the first group of the first comparison unit, the inputs of the second group of which are connected to the outputs of the response input unit and the strokes of the second OR element, the output of which through the delay element is connected to the control input of the first comparison unit, the outputs of the first counter are connected to the first inputs of the And elements of the first group, the outputs of which are connected to the information inputs of the second panel group, the first and second inputs of which are connected to the trigger outputs , a data register whose outputs are connected to the inputs of the first group of the second comparison unit, the inputs of the second group of which are connected to the outputs of the AND elements of the second group, the first inputs of which are connected to the outputs of the second counter, the installation input of which is connected to the output of the third OR element, the first input of which is connected to the first input of the first OR element, and the third input is connected to the third input of the first OR element and the first output of the second comparison unit, the second output of which is connected to the Y input trigger and second inputs of elements And the first group, one

выход регистра адреса микрокоманды соединен с входом запуска генератора импульсов , а другой выход подключен к входу останова генератора импульсов и через второй элемент задержки соединен с вторыми входами элементов И второй группы, управл ющим входом регистра данных и входом третьего элемента задержки, выход которого соединен с управл ющим входом второгоthe output of the micro command address register is connected to the start input of the pulse generator, and the other output is connected to the stop input of the pulse generator and, through the second delay element, is connected to the second inputs of the elements of the second group, the control input of the data register and the input of the third delay element, the output of which is connected to the control input of the second

0 блока сравнени , входы регистра данных вл ютс группой входов устройства.0 of the comparison block, the data register inputs are a group of device inputs.

Известное устройство позвол ет определить момент перехода, при отработке скоростных навыков, от этапа упражнений кThe known device allows you to determine the moment of transition, when practicing speed skills, from the stage of exercises to

5 этапу тренировок, но оно не позвол ет оценить степень успешности учебной де тельности . В качестве такого показател предлагаетс использовать номер попытки, на которой произошло данное событие, т.е.5 stage of training, but it does not allow to assess the degree of success of educational activities. It is proposed to use the number of the attempt at which this event occurred, i.e.

0 перевод обучаемого на этап тренировок.0 transfer of the student to the training phase.

Цель изобретени - расширение возможностей устройства.The purpose of the invention is to expand the capabilities of the device.

Поставленна цель достигаетс тем, что устройство дл обучени операторов, содер5 жащее регистр адреса микрокоманды, управл ющим входом подключенный к выходу второго элемента ИЛИ и счетному входу второго счетчика, установочный вход которого соединен через третий элемент ИЛИ сThe goal is achieved in that a device for training operators, containing a register of the microcommand address, the control input connected to the output of the second OR element and the counting input of the second counter, the installation input of which is connected through the third OR element to

0 установочным входом первого счетчика, первым входом второго элемента ИЛИ - входом запуска устройства, счетный вход первого счетчика св зан с выходом генера- . тора тактовых импульсов, вход запуска ко5 торого подключен к выходу первой чейки регистра адреса микрокоманды, которые св заны с адресными входами блока пам ти микропрограммы, выход переполнени регистра адреса микрокоманды подключен к0 by the installation input of the first counter, the first input of the second OR element - the device start-up input, the counting input of the first counter is connected to the general- output. a clock pulse generator, the trigger input of which is connected to the output of the first cell of the micro-command address register, which are connected to the address inputs of the microprogram memory unit, the micro-command address register overflow output is connected to

0 входу останова генератора и через второй элемент задержки св зан с первыми входами элементов И первой группы, через третий элемент задержки- с управл ющим, входом второго блока сравнени и управл 5 ющим входом регистра данных, выходы которого соединены с группой входов второго блока сравнени , втора группа входов которого св зана с выходами элементов И первой группы, вторые входы которых под0 ключены к выходам первого счетчика, первый выход второго блока сравнени соединен с вторыми входами третьего и второго элементов ИЛИ, третий вход которого подключен к втордму выходу первого блока0 to the stop input of the generator and through the second delay element is connected to the first inputs of the AND elements of the first group, through the third delay element, with the control, the input of the second comparison unit and the 5 control input of the data register, the outputs of which are connected to the group of inputs of the second comparison unit, the second group of inputs which is connected with the outputs of the AND elements of the first group, the second inputs of which are connected to the outputs of the first counter, the first output of the second comparison unit is connected to the second inputs of the third and second OR elements, the third whose input is connected to the second output of the first block

5 сравнени , второй выход которого соединен со сдвиговым входом регистра адресов микрокоманды, а управл ющий вход первого блока сравнени через первый элемент задержки св зан с выходом первого элемента ИЛИ и управл ющим входом регистра5 comparison, the second output of which is connected to the shift input of the microcommand address register, and the control input of the first comparison unit through the first delay element is connected to the output of the first OR element and the control input of the register

микрокоманды, информационные входы которого подключены к,выходам блока пам ти микропрограммы, первые выходы регистра микрокоманды св заны с панелью органов индикации информационного табло, вторые выходы регистра микрокоманды соединены с группой входов первого блока сравнени , друга группа входов которого подключена к выходам блока ввода ответных действий и входам первого элемента ИЛИ, выходы вто- рого счетчика соединены с первыми входами элементов И второй группы,, вторые входы которых св заны с вторым выходом второго блока сравнени , а выходы через дешифратор подключены к индикатору ин- формационного табло, дополнительно содержит третью, четвертую и п тую группы элементов И, третий, четвертый и п тый блоки сравнени , четвертый элемент задержки , четыре индикатора на информацией- ном табло и блок пам ти, перва информационна группа выходов которого подключена к группе входов регистра данных , втора - к группе входов третьего блока сравнени , треть - к группе входов четвертого блока сравнени и четверта - к группе входов п того блока сравнени , друга группа входов которого св зана с выходами элементов И п той группы, первые входы которых объединены с первыми вхо- дами элементов И третьей и четвертой групп и выходами элементов И второйmicrocommands, the information inputs of which are connected to the outputs of the microprogramme memory block, the first exits of the microcommand register are connected to the panel of the information display panel, the second exits of the microcommand register are connected to the input group of the first comparison unit, the other input group of which is connected to the outputs of the response input unit and the inputs of the first OR element, the outputs of the second counter are connected to the first inputs of the elements AND of the second group, the second inputs of which are connected to the second output of the second block and, and the outputs through the decoder are connected to the indicator of the information board, additionally contains the third, fourth and fifth groups of elements And, the third, fourth and fifth blocks of comparison, the fourth delay element, four indicators on the information board and the memory unit the first information output group of which is connected to the group of inputs of the data register, the second to the group of inputs of the third comparison unit, the third to the group of inputs of the fourth comparison unit and the fourth to the group of inputs of the fifth comparison unit, another group is the input in which associated with the outputs of AND gates of the fifth group, the first inputs of which are combined with the first vho- rows elements and the third and fourth groups of elements and outputs a second AND

группы,вторые входы элементов И п той группы соединены с вторым выходом чет вертого блока сравнени и четвертым вхо- дом блока пам ти, третий вход которого подключен к второму выходу третьего блока сравнени и соединен с вторыми входами элементов И четвертой группы, выходы которых соединены с входами четвертого бло- ка сравнени , первый выход которого подключен к индикатору хорошей оценки информационного табло, индикатор отличной оценки которого соединен с первым выходом третьего блока .сравнени , перва группа входов которого св зана с выходами элементов И третьей группы, вторые входы которых подключены к второму входу блока пам ти и через четвертый элемент задержки - к второму выходу второго блока срав- нени , первый выход п того блока сравнени соединен с индикатором удовлетворительной , а второй выход - неудов- летворительной оценки, первый управл ющий вход блока пам ти св зан с входом запуска устройства.groups, second inputs of elements of the fifth group are connected to the second output of the fourth comparison block and the fourth input of the memory block, the third input of which is connected to the second output of the third comparison block and connected to the second inputs of the elements of the fourth group, the outputs of which are connected to the inputs of the fourth comparison block, the first output of which is connected to a good rating indicator of the information board, the excellent rating indicator of which is connected to the first output of the third block of the comparison. The first group of inputs of which is connected with the outputs of the And elements of the third group, the second inputs of which are connected to the second input of the memory unit and through the fourth delay element to the second output of the second comparison unit, the first output of the fifth comparison unit is connected to the indicator is satisfactory, and the second output is unsatisfactory estimates, the first control input of the memory unit is connected to the start input of the device.

На чертеже приведена функциональна The drawing shows the functional

схема устройства дл обучени операторов.diagram of a device for training operators.

Устройство содержит регистр 1 адресаThe device contains register 1 addresses

микрокоманды, блок 2 пам ти микропрограммы , регистр 3 микрокоманды, панель 4 индикации, блок 5 ввода ответных действий , первый блок 6 сравнени , элемент 7 ИЛИ, элемент 8 задержки, блок пам ти 9, группу элементов 10 И, первый счетчик 11, дешифратор 12, второй элемент 13 ИЛИ, транспарант 14 отлично, транспарант 15 хорошо, транспарант 16 удовлетворительно , транспарант 17 неудовлетворительно , индикатор 18, табло 19, регистр 20 данных, второй блок 21 сравнени , генератор 22 импульсов, элемент23 задержки, второй счетчик 24, группу элементов 25 И, третий элемент 26 задержки, элемент 27 ИЛИ. четвертый элемент 28 задержки, третью 29, четвертую 30, п тую 31 группы элементов И, третий 32, четвертый 33, п тый 34 блоки сравнени .microcommands, microprogram memory unit 2, microcommand register 3, indication panel 4, response input unit 5, first comparison unit 6, OR element 7, delay element 8, memory unit 9, group of elements 10 AND, first counter 11, decoder 12, the second element 13 OR, the banner 14 is excellent, the banner 15 is good, the banner 16 is satisfactory, the banner 17 is unsatisfactory, the indicator 18, the scoreboard 19, the data register 20, the second comparison unit 21, the pulse generator 22, the delay element 23, the second counter 24, group elements 25 And, the third element 26 LCD element 27 OR. the fourth delay element 28, the third 29, the fourth 30, the fifth 31 of the group of AND elements, the third 32, the fourth 33, the fifth 34 comparison blocks.

Позицией 35 отмечен внешний вход запуска устройства.Position 35 marks the external input start device.

. Регистр 1 адреса предназначен дл задани управл ющей составл ющей алгоритма де тельности по выполнению задачи управлени . Он содержит столько чеек, сколько элементарных операций включает алгоритм де тельности. При по влении сигнала на первом входе регистра 1 производитс выбор адреса микрокоманды в блоке 2 пам ти, соответствующей первой операции алгоритма. С поступлением сигнала на второй вход регистра 1 адреса происходит сдвиг к следующей его чейке м считывание адреса микрокоманды, соответствующей очередной операции алгоритма управлени . Выходы регистра 1 подключены по входам блока 2 пам ти микропрограммы, причем выход первой чейки регистра 1 адреса св зан с входом запуска, а выход последней чейки - с входом останова генератора 22 тактовых импульсов.. The address register 1 is intended for setting a control component of the algorithm of activity for the execution of a control task. It contains as many cells as elementary operations includes an activity algorithm. When a signal appears at the first input of register 1, the address of the micro-command is selected in the memory block 2 corresponding to the first operation of the algorithm. When a signal arrives at the second input of address register 1, there is a shift to its next cell, and the address of the micro command corresponding to the next operation of the control algorithm is read. The outputs of register 1 are connected to the inputs of the microprogram memory block 2, the output of the first cell of address register 1 being connected to the start input, and the output of the last cell to the stop input of the 22 clock pulses generator.

Блок 2 пам ти микропрограммы служит дл хранени данных в виде микрокоманд, по каждой операции алгоритма о задействованных органах индикации панели 4 информационного табло 19 и блока 5.The microprogram memory unit 2 is used to store data in the form of microcommands, for each operation of the algorithm about the involved display organs of the panel 4 of the information panel 19 and block 5.

Регистр 3 микрокоманды содержит данные о текущей операции алгоритма де тельности и состоит из двух зон дл микроопераций: первой - дл хранени кода органа панели 4 индикации, который измен ет свое состо ние в данной операции алгоритма; второй - дл хранени кода органа блока 5, на который оператор об зан воздействовать в той же операции алгоритма управлени , Следует отметить, что панели органов 4 индикации и блока 5 вл ютс физической моделью реального рабочего места оператора, с помощью которых он осваивает выполнение задач управлени объектами, включенными в АСУ.The micro-instruction register 3 contains data on the current operation of the activity algorithm and consists of two zones for micro-operations: the first - for storing the code of the organ of the display panel 4, which changes its state in this operation of the algorithm; the second is for storing the organ code of unit 5, which the operator is required to act in the same operation of the control algorithm. It should be noted that the panels of the display organs 4 and unit 5 are a physical model of the operator’s real workplace, with which he masters the implementation of control tasks objects included in the ACS.

Блок 6 сравнени позвол ет оценить степень безошибочности действий оператора за счет сравнени кодов органов задействованного и требуемого органов блока 5. Данные коды поступают на первые входы блока 6 непосредственно с блока 5, на вторые - из содержимого второй микрооперации регистра 3 микрокоманды. При совпадении поступивших кодов (признание безошибочности выполнени оператором воздействи ) сигнал по вл етс на первом выходе первого блока 6 сравнени . В противном случае, т.е. при несовпадении поступивших кодов, сигнал вырабатываетс на втором выходе блока 6.Comparison unit 6 makes it possible to evaluate the degree of error-free operation of the operator by comparing the codes of the organs of the involved and required organs of unit 5. These codes are sent to the first inputs of unit 6 directly from unit 5, and to the second, from the contents of the second microoperation of micro register 3. If the received codes match (recognition of the correctness of the operator’s performance of the exposure), the signal appears at the first output of the first comparison unit 6. Otherwise, i.e. if the received codes do not match, the signal is generated at the second output of block 6.

Первые элементы 7 ИЛИ и 8 задержки служат дл синхронизации считывани содержимого второй микрооперации из регистра 3 микрокоманды в блок 6 сравнени , а также момента начала сравнени в нем по- ступивших кодов.The first OR elements 7 and 8 of the delay serve to synchronize the reading of the contents of the second microoperation from the micro registers register 3 to the comparison unit 6, as well as the moment the comparison of received codes begins.

Влок пам ти 9 хранит двоичный код временного значени норматива, отведенного на выполнение алгоритма, а также коды чисел попыток, соответствующих переводу обучаемого с этапа упражнени на этап тренировки с оценками отлично, хорошо , удовлетворительно, неудовлетворительно , которые отображаютс на индикаторах 14-17 табло 1.9 соответствен- но.Memory block 9 stores the binary code of the time value of the standard allocated for the algorithm, as well as the codes of the number of attempts corresponding to the transfer of the learner from the exercise phase to the training phase with excellent, good, satisfactory, and unsatisfactory indicators that are displayed on indicators 14-17 of scoreboard 1.9 accordingly.

Перва 10и втора 25 группы элементов И выполн ют функции ключевых элементов при считывании содержимого первого 11 и второго 24 счетчиков. Второй счетчик 24 предназначен дл подсчета числа попыток, потребовавшихс обучающемус оператору на этапе упражнение дл первого своевременного и безошибочного выполнени алгоритма, и перевода его на этап трени- . ровки.The first 10 and second 25 groups of AND elements act as key elements when reading the contents of the first 11 and second 24 counters. The second counter 24 is designed to count the number of attempts required by the learning operator in the exercise phase for the first timely and error-free execution of the algorithm, and transfer it to the training phase. rovki.

Дешифратор 12 преобразовывает двоичный код содержимого второго счетчика 24 в дес тичный дл отображени обучаемому на индикаторе 18 информационного табло 19 номера попытки, на которой он переводитс на этап тренировки. Второй элемент 13 ИЛИ объедин ет внешний вход запуска 35 устройства, второй выход первого 6 блока сравнени и первый выход второ- го 21 блока сравнени дл возвращени обучаемого к новой попытке в случае совершени им ошибки или несвоевременности завершени текущей попытки отработки-алгоритма управлени .The decoder 12 converts the binary code of the contents of the second counter 24 to decimal to display to the learner on the indicator 18 the information board 19 of the attempt at which it is transferred to the training phase. The second OR element 13 combines the external start input of the device 35, the second output of the first 6 comparison unit and the first output of the second 21 comparison unit to return the student to a new attempt if he makes an error or does not complete the current attempt to complete the control algorithm.

Панель 4, индикаторы 14-18 объединены в информационное табло 19, в качестве которого может использоватьс экран диспле при автоматизированной практической подготовке операторов. ГенераторPanel 4, indicators 14-18 are combined into a bulletin board 19, which can be used as a display screen for automated practical training of operators. Generator

тактовых импульсов 22 служит дл преобразовани времени работы оператора в двоичный код, выражаемый числом выработанных генератором импульсов.clock pulses 22 are used to convert the operating time of the operator into a binary code expressed by the number of pulses generated by the generator.

От требуемой точности измерени временных интервалов зависит устанавливаема частота следовани тактовых импульсов. Сигналом на первом входе генератор 22 запускаетс , на втором - останавливаетс . Первый счетчик 11 предназначен дл подсчета выработанных генератором 22 импульсов, т.е. затраченного времени,The required accuracy of measuring time intervals depends on the set repetition rate of clock pulses. By a signal at the first input, the generator 22 is started, at the second - it is stopped. The first counter 11 is for counting the pulses generated by the generator 22, i.e. time spent

Второй элемент 23 задержки синхронизирует пор док считывани содержимого регистра 20 и первого счетчика 11. Третий элемент 26 задержки синхронизирует функционирование второго блока 21 сравнени , где сравниваетс значение требуемого (допустимого ) и реально затраченного времени , т.е. содержимое регистра 20 и первого счетчика 11.The second delay element 23 synchronizes the reading order of the contents of the register 20 and the first counter 11. The third delay element 26 synchronizes the operation of the second comparison unit 21, where the value of the required (allowable) and the actual time, i.e. contents of register 20 and first counter 11.

Третий элемент 27 ИЛ И объедин ет входы дл обнулени первого счетчика 11 в следующих случа х: включени устройства; совершени ошибки обучаемым; превышени допустимого времени выполнени алгоритма управлени .The third element 27 AND AND combines the inputs to zero the first counter 11 in the following cases: turning on the device; making mistakes by the learner; exceeding the allowed execution time of the control algorithm.

Треть 29, четверта 30 и п та 31 группы элементов И выполн ют функции ключевых элементов при считывании информации с второго выхода второго блока сравнени 21. Элемент 28 задержки служит дл синхронизации считывани информации с вто-. рого выхода второго.блока 21 сравнени . Третий блок сравнени 32 служит дл сравнени кода номера попытки, при которой оператором выполнен алгоритм управлени с кодом номера дл оценки отлично, поступающего от вторых выходов блока 9 сравнени . При их совпадении засвечиваетс транспарант 14 информационного табло 19. При несовпадении в работу включаетс четвертый блок сравнени 33, служащий дл сравнени кода номера попытки выполнени оператором алгоритма управлени и кода номера попытки дл оценки хорошо, поступающего с третьих выходов блока пам ти 9. В случае совпадени кодов засвечиваетс транспарант 15 информационного табло 19. При несовпадении кодов дл определени своевременности безошибочности выполнени требуемых операций обучающимс с большего числа попыток служит п тый блок 34 сравнени , подключенный также к четвертым выходам блоки пам ти 9. П тый блок сравнени засвечивает транспарант 16 при правильном выполнении алгоритма управлени либо транспарант 17 при превышении времени выполнени операции на информационном табло 19.The third 29, fourth 30 and fifth 31 of the group of elements AND act as key elements when reading information from the second output of the second block of comparison 21. The delay element 28 serves to synchronize the reading of information from the second. horn output of the second. block 21 comparison. The third comparison unit 32 is used to compare the attempt number code, in which the operator has performed a control algorithm with the number code to evaluate excellently from the second outputs of the comparison unit 9. If they coincide, the banner 14 of the information panel 19 is illuminated. If the mismatch occurs, the fourth comparison unit 33 is turned on, which serves to compare the code of the attempt number by the operator to execute the control algorithm and the code of the try number to evaluate well the output from the third outputs of the memory unit 9. In case of coincidence the code illuminates the banner 15 of the information panel 19. If the codes do not match, the fifth attempt will be made to learners from more attempts to determine the timeliness of the correct execution of the required operations the fourth comparison unit 34, also connected to the fourth outputs of the memory units 9. The fifth comparison unit illuminates the banner 16 when the control algorithm is executed correctly, or the banner 17 when the operation time on the information panel 19 is exceeded.

Устройство функционирует следующим образом..The device operates as follows ..

При включении устройства, т.е. с по влением сигнала на внешнем входе 35, он поступает на установочные входы счетчиков 11, 24, обнул их, а также на первый вход блока пам ти, сигнал с первого выхода которого , содержащий двоичный код значени интервала времени, отведенного на выполнение алгоритма управлени , поступит на регистр 20. Сигнал включени устройства поступает также на.вход второго элемента 13 ИЛИ, с выхода которого он поступает на счетный вход счетчика 24, записыва в него единицу, и на первый вход регистра адреса 1, где выбираетс код адреса микрокоманды , соответствующий первой операции алгоритма управлени , Указанный код поступает в блок 2 пам ти микропрограммы , и выбранна микрокоманда переписы- ваетс в регистр 3 микрокоманды..Помимо этого, сигнал с первого выхода регистра 1 поступает на первый вход генератора 22, запуска его. При этом на счетчик 11 начинает подаватьс последовательность выра- ботанных импульсов дл подсчета. Из регистра 3 по первым выходам на панель 4 органов индикации поступает код органа, который измен ет свое состо ние в данной операции алгоритма. Оператор, восприн в данную информацию, воздействует на соответствующий орган блока 5. Код данного органа поступает на первые входы первого блока б сравнени и через первый элемент 7 ИЛИ - на управл ющий вход регистра 3 микрокоманды, после чего код требуемого Органа управлени из второй зоны регистра 3 микрокоманды подаетс по вторым входам в блок б сравнени . Сигнал с выхода первого элемента 7 ИЛИ через первый эле- мент 8 задержки подаетс на управл ющий вход первого блока 6 сравнени , где производитс оценка безошибочности действий оператора..When you turn on the device, i.e. with the appearance of the signal at the external input 35, it arrives at the installation inputs of the counters 11, 24, nullifies them, and also at the first input of the memory block, the signal from the first output of which contains a binary code of the value of the time interval allotted for the execution of the control algorithm, will go to register 20. The power-on signal of the device also arrives at the input of the second OR element 13, from the output of which it goes to the counting input of the counter 24, writing to it one, and to the first input of address register 1, where the microcommand address code is selected, corresponding For the first operation of the control algorithm, the specified code enters the microprogram memory block 2, and the selected micro-command is written to the micro-command register 3. In addition, the signal from the first output of the register 1 goes to the first input of the generator 22, starting it. In this case, a sequence of generated pulses for counting starts to be supplied to the counter 11. From the register 3, at the first exits to the panel 4 of the display organs, an organ code is received that changes its state in this operation of the algorithm. The operator, perceived in this information, acts on the corresponding organ of block 5. The code of this organ is sent to the first inputs of the first block of comparison and through the first element 7 OR to the control input of register 3 of the micro command, after which the code of the required Control from the second zone of the register 3 microcommands are provided at the second inputs of the comparison unit b. The signal from the output of the first OR element 7 through the first delay element 8 is supplied to the control input of the first comparison unit 6, where the error-free operation of the operator is evaluated.

В случае признани действий операто- ра ошибочными, т.е. при несовпадении кодов в первом блоке 6 сравнени , сигнал с его второго выхода подаетс через третий элемент 27 ИЛИ на установочный вход первого счетчика 11 дл его обнулени , а также на вход второго элемента 13 ИЛИ, с его выхода сигнал поступит на счетный вход второго счетчика 24, увеличива его содержимое на единицу, и, кроме того, на первый вход регистра 1 адреса.If the actions of the operator are recognized as erroneous, i.e. if the codes do not match in the first block 6 comparison, the signal from its second output is supplied through the third element 27 OR to the installation input of the first counter 11 to reset it, as well as to the input of the second element 13 OR, from its output the signal will go to the counting input of the second counter 24 , increasing its contents by one, and, in addition, to the first input of register 1 of the address.

После этого произойдет выборка кода адреса микрокоманды, соответствующей первой операции алгоритма, что означает начало новой попытки дл обучаемого выполнить алгоритм управлени своевремен- After that, the microcode address code corresponding to the first operation of the algorithm will be sampled, which means the beginning of a new attempt for the learner to execute the control algorithm in a timely manner.

но и безошибочно. При совпадении поступивших кодов операци признаетс выполненной безошибочно, и сигнал с первого выхода первого блока 6 сравнени поступает на второй вход регистра 1 адреса, где производитс сдвиг вправо к следующей чейке и выбор адреса микрокоманды, соответствующей очередной операции алгоритма управлени , причем устройство функционирует в описанном пор дке до последней операции алгоритма. После безошибочного завершени алгоритма сигнал с выхода последней чейки регистра 1 адреса микрокоманды подаетс на второй вход генератора 22, останавлива его, и одновременно через второй элемент 23 задержки - на регистр 20, на третий элемент 26 задержки и на вторые входы первой группы элементов 10 И. Элементы 10 И будут открыты, и содержимое первого счетчика 11 поступит с второго блока 21 сравнени , на другие входы которого будет подан сигнал о содержимом регистра 20.but also unmistakably. If the incoming codes match, the operation is recognized to be performed correctly, and the signal from the first output of the first comparison unit 6 goes to the second input of the address register 1, where the shift to the next cell is made to the right and the micro command address corresponding to the next operation of the control algorithm is selected, and the device operates in the described time until the last operation of the algorithm. After the error-free completion of the algorithm, the signal from the output of the last cell of register 1 of the micro-command address is supplied to the second input of the generator 22, stopping it, and simultaneously through the second delay element 23, to the register 20, to the third delay element 26, and to the second inputs of the first group of elements 10 I. Elements 10 And will be opened, and the contents of the first counter 11 will come from the second comparison unit 21, to the other inputs of which a signal will be sent about the contents of the register 20.

На управл ющий вход блока 21 поступит сигнал, задержанный третьим элементом 26 задержки. При этом осуществитс сравнение допустимого времени выполнени алгоритма с реально затраченным. В том случае, если затраченное врем не пре- .высило норматива, отведенного на выполнение алгоритма, сигнал по витс на втором выходе второго блока 21, сравнени , откуда поступит на второй вход блока пам ти 9, на ключевые элементы 25 И, открыва их, и через четвертый 28 элемент задержки - на ключевые элементы 29 И, которые также откроютс , осуществив тем самым подачу указанного сигнала на первые входы третьего блока сравнени 32. На вторые входы третьего блока сравнени 32 будет подан код числа попыток, соответствующий переводу обучаемого оператора с этапа управлени на этап тренировки с оценкой отлично. При совпадении кодов сигнал по витс на первом выходе третьего блока сравнени 32, что приведет к засветке транспаранта 14 отлично информационного табло 19. При несовпадении кодов сигнал по витс на втором выходе третьего блока 32 сравнени , откуда, открыв четвертую группу ключевых элементов 30, на вторые входы которых подаетс сигнал с выходов элементов 25 И, попадает на первый вход четвертого блока 33 сравнени . Этот же сигнал подаетс на третий вход блока пам ти 9, вызыва тем самым по вление информации в виде кода, соответствующего числу попыток дл перевода обучаемого оператора на этап тренировки с оценкой хорошо, на третьих выходах указанного блока. С третьих выходов блока пам ти 9 код поступает на вторые входы чет- вертого блока сравнени 33, в котором происходит сравнение сигналов с его входов , При их совпадении сигнал по вл етс на первом выходе четвертого блока пам ти 33, зажига индикатор 15 хорошо информационного табло 19. В случае несовпадени кодов сигнал по вл етс на втором выходе блока 33 сравнени . Он поступит на четвертый вход блока пам ти 9, вызыва по вление сигнала на четвертых выходах данного блока, содержащего информацию о числе попыток, соответствующем переводу оператора на эти тренировки с оценкой удовлетворительно. Кроме того, сигнал с второго выхода четвертого блока сравнени , открыв п тую группу ключевых элементов И 31, поступит на первые входы п того блока сравнени 34, на вторые входы которого подаетс сигнал с четвертых выходов блока пам ти 9, В п том блоке сравнени 34 происходит сравнение кодов, и в случае их совпадени сигнал по вл етс на первом выходе блока 34 пам ти, что соответствует получению оператором оценки удовлетворительно при переводе его на режим тренировки и засветке индикатора 16 на информационном табло 19. При несовпадении кодов сигнал по витс на втором выходе п того блока 34 сравнени , что приведет к засветке транспаранта 17 информационного табло 19, т.е. получению оператором оценки неудовлетворительно при переводе на этап тренировки.A signal delayed by the third delay element 26 will arrive at the control input of block 21. This compares the allowable execution time of the algorithm with the actual time spent. In the event that the elapsed time does not exceed the standard allotted for the execution of the algorithm, the signal appears on the second output of the second block 21, comparing where it will go to the second input of the memory block 9, to the key elements 25 And, opening them, and through the fourth 28 delay element, to the key elements 29 And, which also open, thereby supplying the specified signal to the first inputs of the third block of comparison 32. The code of the number of attempts corresponding to the translation of the learning operation will be sent to the second inputs of the third block of comparison 32 pa from step control to step workout with the assessment of fine. If the codes match, the signal is circulated at the first output of the third comparison block 32, which will lead to the illumination of the banner 14 with an excellent information board 19. If the codes do not match, the signal is circulated at the second output of the third comparison block 32, where, by opening the fourth group of key elements 30, to the second the inputs of which a signal is supplied from the outputs of the elements 25 AND, falls on the first input of the fourth block 33 comparison. The same signal is supplied to the third input of the memory unit 9, thereby causing the appearance of information in the form of a code corresponding to the number of attempts to transfer the trained operator to the training phase with an assessment well, at the third outputs of the indicated block. From the third outputs of the memory unit 9, the code is supplied to the second inputs of the fourth comparison unit 33, in which the signals from its inputs are compared. When they coincide, the signal appears on the first output of the fourth memory unit 33, lighting the indicator 15 on the information panel 19. If the codes do not match, the signal appears at the second output of the comparison unit 33. It will arrive at the fourth input of memory block 9, causing a signal to appear at the fourth outputs of this block containing information about the number of attempts corresponding to the transfer of the operator to these workouts with a satisfactory rating. In addition, the signal from the second output of the fourth comparison unit, having opened the fifth group of key elements And 31, will be fed to the first inputs of the fifth comparison unit 34, to the second inputs of which a signal from the fourth outputs of the memory unit 9 is supplied. In the fifth comparison unit 34 the codes are compared, and if they match, the signal appears on the first output of the memory block 34, which corresponds to the operator receiving a satisfactory rating when transferring it to training mode and displaying indicator 16 on the information panel 19. If the codes do not match Ignaled on the second output of the fifth block 34 comparison, which will lead to the illumination of the banner 17 of the information panel 19, i.e. the operator’s assessment is unsatisfactory when transferred to the training phase.

Помимо изложенного, при совпадении кодов во втором блоке сравнени 21, т.е.In addition to the above, when the codes match in the second block of comparison 21, i.e.

при наличии сигнала на его втором выходе, информаци , содержаща с во втором счетчике 24, через дешифратор 12 представл етс оператору с помощью индикатора 18 информационного табло 19..Данна информаци отражает число попыток, которые затратил оператор дл выполнени алгоритма управлени .when there is a signal at its second output, the information contained in the second counter 24, through the decoder 12 is presented to the operator using the indicator 18 of the information board 19 .. This information reflects the number of attempts that the operator took to execute the control algorithm.

При условии, что врем , затраченное обучающимс оператором на выполнение алгоритма управлени , превышает установленный норматив, который в виде кода поступает из регистра 20, сигнал по витс наProvided that the time taken by the training operator to execute the control algorithm exceeds the established standard, which in the form of a code comes from register 20, the signal

первом выходе второго блока 22 сравнени ; он поступит через третий элемент 27 ИЛИ на установочный вход первого счетчика 11, обнул его, а также на вход второго элемент 13 ИЛИ. С выхода данного элементуthe first output of the second comparison unit 22; it will go through the third element 27 OR to the installation input of the first counter 11, zeroed it, as well as the input of the second element 13 OR. From the output of this item

сигнал поступит на счетный вход второг счетчика 24, содержимое которого увеличит- с на единицу, и на первый вход регистра | адреса микрокоманды, что приведет к выбоу ру адреса первой операции алгоритма, т.е. the signal will go to the counting input of the second counter 24, the contents of which will increase by one, and to the first input of the register | addresses of the micro command, which will lead to the selection of the address of the first operation of the algorithm, i.e.

новой попытке обучаемого. При этом состо ние органов информационного табло (14- 18) не изменилось, т.е. оператор выполн ет операции в режиме управление..new student attempt. At the same time, the state of the bulletin board organs (14-18) has not changed, i.e. the operator performs operations in control mode ..

Предлагаемое устройство расшир ет дидактические возможности за счет оценки, с которой обучаемый переводитс с этапа упражнени на этап тренировка, повыша тем самым эффективность практической подготовки операторов за счет поддержани высокого уровн мотивации их де тельности.The proposed device expands didactic possibilities by evaluating the student being transferred from the exercise phase to the training phase, thereby increasing the efficiency of practical training of operators by maintaining a high level of motivation for their activities.

Claims

SUMMARY OF THE INVENTION An operator training device comprising an operator console, two comparison units, two groups of AND elements, a pulse generator, two counters, three OR elements, a decoder, information board, data register, three delay elements, a microprogram memory unit, a microcommand register, and micro command address register, the control input of which is connected to the counting input of the first counter1 and the output of the first OR element, the shift input is connected to the first output of the first comparison unit, and the outputs are connected to the address inputs a microprogram memory compartment, the outputs of which are connected to the information inputs of the micro-command register, the outputs of the first and second groups of which are connected respectively to the information inputs of the first groups of the information board and the first comparison unit, the information inputs of the second group of which are connected to the outputs of the operator panel and the inputs of the second OR element, - the output of which is connected to the control input of the microcommand register and through the first delay element with the control input of the first comparison unit, the second output of which connected to the first inputs of first and second OR elements, the second inputs of which are connected to the first output of the second comparator block, and outputs the third device are input and connected to a control input of the first counter, the outputs of which are connected to the first inputs of AND gates of the first group,

the second inputs of which are connected to the second output of the second comparison unit, and the outputs are connected to the inputs of the decoder, the outputs of which are connected to the information inputs of the second group of information boards, one output of the micro command address register is connected to the start input of the pulse generator, and the other output is connected to the stop input of the pulse generator and through the second delay element with the input of the third delay element, controlling the input of the data register and the first inputs of the elements AND of the second group, the second inputs of which are connected to outputs of the second counter, and the outputs are connected to the information inputs of the first group of the second comparison unit, the control input of which is connected to the output of the third delay element, and the information inputs of the second group are connected to the outputs of the data register, the output of the pulse generator is connected to the counting input of the second counter, the input of which is connected to the output of the third OR element, characterized in that, in order to expand the capabilities of the device, a memory unit and a third, fourth and fifth comparison unit are inserted into it the first outputs of which are connected to the first, second and third information inputs of the information board, the fourth input of which is connected to the second output of the third comparison unit, the third, fourth and fifth groups of AND elements, the first inputs of which are connected to the outputs of the AND elements of the first group, and the outputs are connected with information inputs of the first groups of the third, fourth and fifth comparison blocks, respectively, information inputs of the second groups of which are connected to the outputs of the first, second and third groups of the memory block, respectively the outputs of the fourth group of which are connected to the information inputs of the data register, the fourth element, the delay of which is connected to the second output of the second comparison unit, and the output is connected to the second inputs of the elements of the third group and the first read input of the memory unit, the second read input of which is connected to the second output of the fourth comparison unit and the second inputs of the AND elements of the fourth group, the third read input is connected to the second output of the fifth comparison unit and the second inputs of the AND elements of the fifth group, and even the second read input is connected to the input of the device.