PT2421166E

PT2421166E - Aparelho e método de processamento de dados

Info

Publication number: PT2421166E
Application number: PT111898359T
Authority: PT
Inventors: Matthew Paul Athol Taylor; Samuel Asanbeng Atungsiri; John Nicholas Wilson
Original assignee: Sony Corp
Priority date: 2007-10-30
Filing date: 2008-10-17
Publication date: 2013-04-26
Also published as: JP2009112008A; AU2008229928B2; ES2403516T3; EP2056463A3; EA014629B1; EP2056470B9; EP2421166A2; TW200935834A; TWI469537B; US20090110092A1; KR101520965B1; EP2056469B1; EP2056468A2; CN103401830A; ES2382914T3; PL2056463T3; PL2056468T3; EP2469785B1; EP2469785A3; JP5252553B2

Description

1

DESCRIÇÃO "APARELHO E MÉTODO DE PROCESSAMENTO DE DADOS"

Campo da Invenção A presente invenção é destinada a um aparelho de processamento de dados operacional de forma a mapear os simbolos recebidos a partir de um número predeterminado de sinais do sub-transportador de simbolo de Divisão de Frequência Ortogonal Multiplexada (OFDM) para um fluxo de simbolo de saida. A presente invenção também é destinada a um gerador de endereço para utilização na escrita de simbolos/ leitura de simbolos numa memória de intercalação.

As formas de realização da presente invenção podem conferir um recetor OFDM.

Antecedentes da Invenção 0 padrão de Difusão de Vídeo Digital Terrestre (DVB-T) utiliza Multiplexação de Divisão de Frequência Ortogonal (OFDM) de forma a comunicar as imagens de video e o som que representam os dados para recetores através de um sinal de comunicações de difusão de rádio. São conhecidos como havendo dois modos para o padrão DVB-T, que são conhecidos como o modo de 2k e o de 8k. 0 modo de 2k confere 2.04 8 sub-transportadores enquanto o modo de 8k confere 8.192 sub-transportadores. Da mesma forma para o padrão de Difusão de Vídeo Digital-Handheld (DVB-H) é conferido um modo de 4k, no qual o número de sub-transportadores é de 4.096. 2

De forma a melhorar a integridade dos dados transmitidos utilizando DVB-T ou DVB-H é conferido um símbolo intercalar, de modo a intercalar os símbolos de dados de entrada enquanto estes símbolos são mapeados para sub-transportadores dos sinais de um símbolo OFDM. Esse intercalador de símbolo compreende uma memória de intercalação em combinação com um gerador de endereço. 0 gerador de endereço gera um endereço para cada um dos símbolos de entrada, cada endereço indicando um dos sinais do sub-transportador do símbolo OFDM no qual o símbolo de dados deve ser mapeado. Para o modo de 2k e para o modo de 8k foi divulgada uma disposição no padrão DVB-T de modo a gerar os endereços para o mapeamento. Da mesma forma para o modo de 4k do padrão DVB-H, foi conferida uma disposição para a geração de endereços para o mapeamento e um gerador de endereços para implementação desse mapeamento é divulgado no Pedido de Patente Europeia N° 04251667.4. O gerador de endereço compreende um registador de deslocamento de resposta linear que é operável de forma a gerar uma pseudo-sequência de bits aleatórios e um circuito de permutação. O circuito de permutação altera a ordem do conteúdo do registador de deslocamento de resposta linear de forma a gerar um endereço. O endereço confere uma indicação da localização na memória na qual um símbolo de dados recebido a partir de um dos sub-transportadores de OFDM deve ser armazenado na memória de intercalação, a fim de mapear os símbolos recebidos a partir dos sinais do sub-transportador do símbolo OFDM num fluxo de dados de saída.

De acordo com um desenvolvimento adicional do padrão de Difusão de Vídeo Digital Terrestre, conhecido como DVB-T2 foi proposto que fossem fornecidos outros modos de comunicação de dados. 3

Num artigo intitulado "A novel, high-speed, reconfigurable demapper-symbol deinterleaver architecture for DVB-T", de Horvath e outros, publicado no IEEE, Orlando Florida, Vol. 4, 30 de maio de 1999, páginas 382 - 385, é divulgada uma técnica para mapeamento de bits formados em símbolos de dados para símbolos de modulação de acordo com uma transmissão hierárquica de fluxos de bits. O documento EP1463255 divulga um aparelho de processamento de dados que está disposto de modo a mapear os símbolos de entrada de dados para serem comunicados para um número predeterminado de sinais do sub-transportador de um símbolo OFDM. O aparelho de processamento de dados inclui um intercalador que utiliza uma memória de intercalação e um gerador de endereços de forma a intercalar os símbolos de entrada de dados para os sub-transportadores do símbolo OFDM. O gerador de endereço inclui um registador de deslocamento de resposta linear e um circuito de permutação, que são adaptados de modo a gerarem endereços que podem ser utilizados de modo a intercalarem os simbolos de entrada de dados nos sub-transportadores dos simbolos OFDM, quando o número de endereços é de cerca de 4k. O aparelho de processamento de dados é, por isso, adequado para utilização num transmissor de modo de 4k de DVB-T2.

Sumário da Invenção Vários aspetos e características da presente invenção são definidos nas reivindicações anexas.

Formas de realização da presente invenção podem conferir um aparelho de processamento de dados para mapeamento dos símbolos de dados recebidos a partir de um número predeterminado de sinais do sub-transportador de símbolos de Divisão de Frequência Ortogonal Multiplexada (OFDM) num 4 fluxo de símbolo de saída. 0 processador de dados inclui um dispositivo de desintercalação que lê a entrada do número predeterminado de símbolos de dados numa memória para desintercalar os símbolos dos dados recebidos a partir dos sinais do sub-transportador de OFDM. 0 dispositivo de desintercalação lê a saída dos símbolos de dados da memória de intercalação para o fluxo de símbolo de saída para ter efeito na desintercalação, sendo a leitura de saída efetuada numa ordem diferente da leitura de entrada, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem desintercalados desde os sinais do sub-transportador até ao fluxo do símbolo de saída. 0 conjunto de endereços é gerado a partir de um gerador de endereço que compreende um registador de deslocamento da resposta linear e um circuito de permutação. 0 registador de deslocamento da resposta linear tem treze fases de registo com um gerador polinomial para o registador de deslocamento da resposta linear de R'±[ 12] = R'i-1[0] ® R'i-ií 1] @ R' i-i [4] ® R' i-! [5] ® .RVi[9] 0 flViCll], e o circuito de permutação forma, com um bit adicional, um endereço de catorze bits. O aparelho de processamento de dados é adaptado de forma a desintercalar os símbolos de dados de acordo com um processo de intercalação impar.

As formas de realização da presente invenção podem conferir uma melhoria na intercalação dos símbolos de dados para um modo de funcionamento de 16k de um sistema modulada de OFDM tal como um padrão de Difusão de Vídeo Digital (DVB) tal como DVB-Terrestrial2 (DVB-T2). Isto acontece porque há uma baixa probabilidade de os bits de dados sucessivos que estão próximos em termos de ordem num fluxo de dados de entrada serem mapeados para o mesmo sub-transportador de um símbolo OFDM. 5

De acordo com um exemplo, a implementação de um aparelho de processamento de dados operável de modo a mapear os símbolos de entrada a fim de serem comunicados para um número predeterminado de sinais do sub-transportador de um símbolo de Divisão de Frequência Ortogonal Multiplexada (OFDM). 0 aparelho de processamento de dados compreende um dispositivo de intercalação operável para ler a ordem que será determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem intercalados nos sinais do sub-transportador. 0 conjunto de endereços é determinado através de um gerador de endereços, sendo um endereço gerado para cada um dos símbolos de entrada de modo a indicar um dos sinais do sub-transportador no qual o símbolo de dados deve ser mapeado. 0 gerador de endereço compreende um registador de deslocamento de resposta linear incluindo um número predeterminado de etapas de registo e é operável de forma a gerar uma sequência de bits pseudo-aleatória de acordo com um gerador polinomial, e um circuito de permutação e uma unidade de controlo. 0 circuito de permutação é operável de modo a receber o conteúdo das etapas de registo de deslocamento e a permutar os bits presentes na etapa de registo de acordo com uma ordem de permutação a fim de formar um endereço de um dos sub-transportadores de OFDM. A unidade de controlo é operável em combinação com um circuito de confirmação de endereço de modo a regerar um endereço quando um endereço gerado excede um endereço predeterminado máximo válido. 0 aparelho de processamento de dados é caracterizado pelo fato de o endereço predeterminado máximo válido ser de, aproximadamente, dezasseis mil, o registador de deslocamento da resposta linear ter treze etapas de registo com um gerador polinomial para o registador de deslocamento da resposta 6 linear de R'±[12] = R'±-±10] Θ R'±-i [1] Θ R'±-i[ 4] 0 R'±-±15] Θ R'i-1[9] 0 R',.^11], e a ordem de permutação forma, com um bit adicional, um endereço de catorze bits -Ri[n] para o i-ésimo simbolo de dados do bit presente na n-ésima fase de registo R'i[n] de acordo com a tabela:

Posições do bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit R± 8 4 3 2 0 11 1 5 12 10 6 7 9

Embora seja conhecido dentro do padrão de DVB-T como conferir o modo de 2k e o modo de 8k, e o padrão DVB-H conferir um modo de 4k, foi proposto conferir um modo de 16k para DVB-T2. Enquanto o modo de 8k confere uma disposição para o estabelecimento de uma única rede de frequência com períodos de guarda suficientes para acomodarem maiores propagações de atrasos entre os transmissores DVB, o modo de 2k é conhecido por conferir uma vantagem em aplicações móveis. Isto é devido ao facto de o período do símbolo de 2k ser apenas um quarto do período do símbolo de 8k, permitindo que a estimativa do canal seja mais frequentemente atualizada, permitindo que o recetor possa acompanhar a variação do tempo do canal devido ao quarto doppler do período do símbolo de 8k, permitindo que a estimativa do canal seja mais frequentemente atualizada, permitindo que o recetor possa acompanhar a variação do tempo do canal devido ao doppler e outros efeitos com maior precisão. O modo de 2k é, por isso, vantajoso para aplicações móveis.

De forma a conferir uma instalação ainda mais escassa dos transmissores DVB dentro de uma única rede de frequência, tem sido proposto conferir o modo de 16k. Para implementar o modo de 16k, deve ser fornecido um intercalador de 7 símbolo de forma a mapear os símbolos de dados de entrada para os sinais do sub-transportador do símbolo OFDM.

Num exemplo, um aparelho de processamento de dados é operável como um intercalador de símbolo para mapeamento de símbolos de dados para serem comunicados num símbolo OFDM, tendo substancialmente dezasseis mil sinais do sub-transportador. Num exemplo, o número de sinais do sub-transportador pode ser um valor substancialmente entre doze mil e dezasseis mil trezentos e oitenta e quatro. Além disso, o símbolo OFDM pode incluir sub-transportadores piloto que estão dispostos de forma a transportarem os símbolos conhecidos, e o endereço predeterminado máximo válido depende de um número de símbolos de sub-transportadores piloto presentes no símbolo OFDM. Assim sendo, o modo de 16k pode ser fornecido por exemplo para um padrão de DVB, tal como DVB-T2, DVB-T ou DVB-H. 0 mapeamento dos símbolos de dados a serem transmitidos para os sinais do sub-transportador de um símbolo OFDM, onde o número de sinais do sub-transportador é de aproximadamente dezasseis mil, representa um problema técnico que requer análise de simulação e teste de forma a estabelecer um apropriado polinómio gerador para o registador de deslocamento de resposta linear e a ordem de permutação. Isto é devido ao facto de o mapeamento requerer que os símbolos sejam intercalados nos sinais do sub-transportador com o efeito de símbolos sucessivos a partir do fluxo de dados de entrada serem separados em frequência por uma maior quantidade possível, de forma a otimizar o desempenho dos esquemas de codificação da correção dos erros.

Os esquemas de codificação da correção dos erros tais como a codificação LDPC/BCH, que têm sido propostos para DVB-T2 têm melhor desempenho quando o ruído e a degradação dos valores do símbolo resultante da comunicação não estão correlacionados. Os canais de transmissão terrestre podem sofrer de desvanecimento correlacionado tanto no tempo como nos domínios de frequência. Assim sendo, ao se separar os símbolos codificados em diferentes sinais do sub-transportador da combinação do símbolo OFDM com a permutação da ordem do circuito acima indicada, confere-se um bom desempenho. Além disso, ao conferir uma disposição que pode implementar a geração de endereço para cada um dos modos de 2k, do modo de 4k e do modo de 8k através da alteração das tomadas do gerador polinomial para o registo de deslocamento de resposta linear e a ordem de permutação, pode ser fornecida uma implementação de baixo custo do intercalador do símbolo para o modo de 16k. Além disso, um transmissor e um recetor podem ser alterados entre o modo de 2k, o modo de 4k, o modo de 8k e o modo de 16k, através da alteração do gerador polinomial e das ordens de permutação. Isto pode ter efeito no software (ou através da sinalização incorporada) através do qual é fornecida uma implementação flexível. 0 bit adicional, que é utilizado para formar o endereço a partir do conteúdo do registador de deslocamento de resposta linear, pode ser produzido através de um circuito fechado, que pode alterar de 1 para 0 para cada endereço, de forma a reduzir a probabilidade de que se um endereço exceder o endereço predeterminado máximo válido, então o próximo endereço será um endereço válido. Num exemplo o bit adicional é o bit mais significativo.

Num exemplo, o código de permutação anterior é utilizado de forma a gerar os endereços para efetuar a intercalação para símbolos OFDM sucessivos. Em outros exemplos, o código de permutação anterior é um de uma pluralidade de códigos de permutação que são alterados de modo a reduzirem a 9 possibilidade de bits sucessivos ou de dados que estão próximos em ordem num fluxo de dados de entrada serem mapeados para o mesmo sub-transportador de um símbolo OFDM. Num exemplo, um código de permutação diferente é utilizado entre a realização da intercalação para sucessivos símbolos OFDM. A utilização de diferentes códigos de permutação para sucessivos símbolos OFDM pode conferir uma vantagem onde o aparelho de processamento de dados é operável de forma a intercalar os símbolos de dados recebidos a partir dos sinais do sub-transportador de cada um dos símbolos OFDM apenas pela leitura dos símbolos dos dados para a memória numa ordem determinada de acordo com o conjunto de endereços gerados pelo gerador de endereço e leitura de saída dos símbolos de dados a partir da memória em ordem sequencial. Vários aspetos e características da presente invenção são definidos nas reivindicações anexas. Outros aspetos da presente invenção incluem um método de mapeamento de símbolos recebidos a partir de um número predeterminado de sinais do sub-transportador de símbolos de Divisão de Frequência Ortogonal Multiplexada (OFDM) num fluxo de símbolo de saída, bem como um recetor.

Breve Descrição dos Desenhos

As formas de realização da presente invenção serão agora descritas por meio de exemplo, apenas com referência aos desenhos anexos, em que as peças idênticas são fornecidas com números de referência correspondentes, e em que: A Figura 1 é um diagrama de blocos em esquema de um transmissor OFDM, que pode ser utilizado, por exemplo, com o padrão DVB-T2; 10 A Figura 2 é um diagrama de blocos em esquema das peças do transmissor mostrado na Figura 1, no qual um mapeador de símbolo e um construtor de estruturas ilustram o funcionamento de um intercalador; A Figura 3 é um diagrama de blocos em esquema do intercalador de símbolos mostrado na Figura 2; A Figura 4 é um diagrama de blocos em esquema de uma memória de intercalação mostrada na Figura 3 e o correspondente dispositivo de desintercalação de símbolo no recetor; A Figura 5 é um diagrama de blocos em esquema de um gerador de endereço mostrado na Figura 3, para o modo de 16 k; A Figura 6(a) é um diagrama que ilustra os resultados para um intercalador utilizando o gerador de endereço mostrado na Figura 5, para os símbolos OFDM pares e a Figura 6(b) é um diagrama ilustrando os resultados de simulação da projeção para os símbolos OFDM impares, pelo que a figura 6(c) é um diagrama ilustrando os resultados comparativos para um gerador de endereço utilizando um código de permutação diferente para pares e a Figura 6 (d) é um diagrama correspondente para símbolos OFDM ímpares; A Figura 7 é um diagrama de blocos em esquema de um recetor OFDM, que pode ser utilizado, por exemplo, com o padrão DVB-T2; A Figura 8 é um diagrama de blocos em esquema de um dispositivo de desintercalação do símbolo que aparece na Figura 7; 11 A Figura 9 (a) é um diagrama ilustrando os resultados para um dispositivo de intercalação utilizando o gerador de endereço mostrado na Figura 5, para simbolos OFDM impares e a Figura 9 (b) é um diagrama ilustrando os resultados para simbolos OFDM pares. As Figuras 9 (a) e 9 (b) mostram pontos da distância na saida do dispositivo de intercalação dos sub-transportadores que estavam adjacentes na entrada do dispositivo de intercalação; A Figura 10 confere um diagrama de blocos em esquema do dispositivo de intercalação do símbolo mostrado na Figura 3, ilustrando um modo de funcionamento no qual é efetuada a intercalação de acordo com apenas um modo de intercalação ímpar; e A Figura 11 confere um diagrama de blocos em esquema do dispositivo de desintercalação do símbolo mostrado na Figura 8, ilustrando o modo de funcionamento no qual é efetuada a intercalação de acordo com apenas o modo de intercalação ímpar.

Descrição das Formas de Realização Preferidas

Foi proposto que o número de modos que estão disponíveis dentro do padrão DVB-T2 deva ser prolongado de forma a incluir um modo de lk, um modo de 16k e um modo de 32k. A seguinte descrição é fornecida de forma a ilustrar o funcionamento de um dispositivo de intercalação do símbolo de acordo com a presente técnica, apesar de ser apreciado que o dispositivo de intercalação do símbolo possa ser utilizado com outros modos e outros padrões DVB. A Figura 1 confere um diagrama de bloco exemplificativo de um transmissor de Coded OFDM, que pode ser utilizado por exemplo de forma a transmitir imagens de vídeo e sinais de 12 áudio de acordo com a norma DVB-T2. Na Figura 1, uma fonte de programa gera dados para serem transmitidos pelo transmissor COFDM. Um codificador de video 2, e um codificador de áudio 4 e um codificador de dados 6 geram video, áudio e outros dados a serem transmitidos, que são introduzidos através de um programa Multiplexador 10. A sarda do programa Multiplexador 10 forma um fluxo multiplexado com outra informação necessária para se comunicar o video, o áudio e os outros dados. O multiplexador 10 confere um fluxo num canal de ligação 12. Pode haver muitos desses fluxos multiplexados que são alimentados em diferentes ramos A, B etc. Por uma questão de simplificação, apenas será descrito o ramo A.

Conforme mostrado na Figura 1, um transmissor COFDM 20 recebe o fluxo numa adaptação do multiplexador e num bloco de dispersão de energia 22. A adaptação do multiplexador e o bloco de dispersão de energia 22 tornam os dados aleatórios e introduzem os dados apropriados num codificador de correção de erro 24 seguinte que efetua a correção de erros da codificação do fluxo. É fornecido um dispositivo de intercalação de bit 26 de modo a intercalar os bits de dados codificados que para o exemplo de DVB-T2 é a sarda do codificador LDCP/BCH. A saida do dispositivo de intercalação de bit 26 é introduzida para um bit num mapeador de constelação 28, que mapeia grupos de bits num ponto da constelação, que deve ser utilizada de forma a transportar os bits de dados codificados. As saídas a partir do bit para o mapeador da constelação 28 são marcadores do ponto da constelação que representam componentes reais e imaginários. Os marcadores do ponto da constelação representam símbolos de dados formados a partir de dois ou mais bits, dependendo do esquema de modulação utilizado. Estes serão referidos como células de dados. Estas células de dados são passadas através um dispositivo 13 de intercalação de tempo 30, cujo efeito é o de intercalar células de dados resultantes de múltiplas palavras-código LDPC.

As células de dados são recebidas através de um construtor de estrutura 32, com as células de dados produzidas pelo ramo B etc., na Figura 1, através de outros canais 31. O construtor de estrutura 32 forma então muitas células de dados em sequências de modo a serem transportadas em simbolos COFDM, onde um simbolo COFDM compreende uma série de células de dados, sendo cada célula de dados mapeada para um dos sub-transportadores. O número de sub-transportadores irá depender do modo de funcionamento do sistema, que pode incluir um de lk, 2k, 4k, 8k, 16k ou 32k, cada um dos quais confere um número diferente de sub-transportadores de acordo com, por exemplo a seguinte tabela:

Modo Sub-transportadores lk 756 2k 1.5Ϊ2 4k 3.024 8k 6.04 8 16k 12.096 32 k 24.192

Número de Sub-transportadores Adaptados de DVB-T/H

Desse modo, num exemplo, o número de sub-transportadores para o modo de 16 k é doze mil e noventa e seis. Para o sistema DVB-T2, o número de sub-transportadores por simbolo OFDM pode variar dependendo do número de piloto e outros transportadores reservados. Desse modo, no DVB-T2, ao contrário do DVB-T, o número de sub-transportadores para o transporte de dados não é fixo. As emissoras podem selecionar um dos modos de funcionamento desde lk, 2k, 4k, 8k, 16k, 32k, conferindo cada um, uma escala de sub-transportadores para dados por simbolo OFDM, sendo o máximo 14 disponível para cada um desses modos, 1.024, 2.048, 4.096, 8.192, 16.384, 32.768 respetivamente. No DVB-T2, uma estrutura de camada física é composta por muitos símbolos OFDM. Tipicamente a estrutura começa com um ou mais preâmbulos ou símbolos P2 OFDM, que são, posteriormente, seguidos por um número de capacidade transportando símbolos OFDM. O final da estrutura da camada física é marcado por símbolos de fecho de estrutura. Para cada modo de funcionamento, o número de sub-transportadores pode ser diferente para cada tipo de símbolo. Além disso, isto pode variar para cada um, de acordo com o fato de ser selecionada a extensão da largura de banda, de a reserva de tom estar ativa e de acordo com qual foi o sub-transportador piloto padrão selecionado. Assim sendo, é difícil uma generalização para um número específico de sub-transportadores por símbolo OFDM. No entanto, a intercalação de frequência para cada modo pode intercalar qualquer símbolo cujo número de sub-transportadores seja menor do que, ou o mesmo do que, o número máximo disponível de sub-transportadores para o modo dado. Por exemplo, no modo de lk, o dispositivo de intercalação iria trabalhar para símbolos com o número de sub-transportadores sendo menor ou igual a 1.024 e para o modo de 16 k, com o número de sub-transportadores sendo menor ou igual a 16.384. A sequência de células de dados a ser transportado em cada símbolo COFDM é então passada para o dispositivo de intercalação de símbolo 33. O símbolo COFDM é, de seguida, gerado por um bloco construtor de símbolo COFDM 37 que introduz o piloto e os sinais de sincronização introduzidos a partir de um piloto e construtor de sinal incorporado 36. Um modulador OFDM 38 forma, então, o símbolo OFDM no domínio de tempo, que é introduzido num processador de inserção de guarda 40 de modo a gerar um intervalo de guarda entre os símbolos, e depois num conversor de digital 15 para analógico 42 e finalmente num amplificador de RF dentro de um interface de RF 44 para eventual difusão através do transmissor COFDM a partir de uma antena 46.

Fornecimento de um Modo de 16k

De forma a criar um novo modo de 16k, terão de ser definidos vários elementos, um dos quais é o dispositivo de intercalação de simbolo de 16k 33. 0 bit para o mapeador de constelação 28, o dispositivo de intercalação de simbolo 33 e o construtor de estrutura 32 são mostrados em maior detalhe na Figura 2.

Conforme explicado acima, a presente invenção disponibiliza um mecanismo para conferir um mapeamento quase ideal dos simbolos de dados para os sinais do sub-transportador OFDM. De acordo com a técnica do exemplo o dispositivo de intercalação de simbolo é fornecido para o efeito do mapeamento ideal da entrada dos simbolos de dados para sinais do sub-transportador COFDM de acordo com um código de permutação e um gerador polinomial, que se têm verificado por análises de simulação.

Conforme mostrado na Figura 2 é conferida uma ilustração mais detalhada do exemplo do bit para o mapeador de constelação de simbolo 28 e o construtor de estrutura 32 de modo a ilustrar um exemplo de uma forma de realização da presente técnica. Os bits de dados recebidos a partir do dispositivo de intercalação de bit 26 através de um canal 62 são agrupados em conjuntos de bits de forma a serem mapeados para uma célula de dados, de acordo com um número de bits por simbolo fornecido pelo esquema de modulação. Os grupos de bits, que formam uma palavra de dados, são introduzidos em paralelo através de canais de dados 64 para um processador de mapeamento 66. 0 processador de 16 mapeamento 66 seleciona, de seguida, um dos símbolos de dados, de acordo com um mapeamento pré-atribuído. 0 ponto da constelação é representado por um componente real e um imaginário que é conferido para o canal de sarda 29 como um de um conjunto de entrada para o construtor da estrutura 32. 0 construtor de estrutura 32 recebe as células de dados do bit para o mapeador de constelação 28 através do canal 29, juntamente com as células de dados dos outros canais 31. Depois de criar uma estrutura de muitas sequências de célula COFDM, as células de cada simbolo COFDM são então gravadas numa memória de intercalação 100 e lidas a partir da memória de intercalação 100 de acordo com os endereços de escrita e com os endereços de leitura gerados através de um gerador de endereços 102. De acordo com a ordem da escrita de entrada e da leitura de saída, é conseguida a intercalação das células de dados, ao gerar endereços adequados. A operação do gerador de endereço 102 e da memória de intercalação 100 serão brevemente descritas em maior detalhe em referência às figuras 3, 4 e 5. As células de dados intercalados são então combinadas com piloto e símbolos de sincronização recebidos a partir do piloto e do construtor de sinal incorporado 36 para um construtor de símbolo OFDM 37, de modo a formar o símbolo COFDM, que é introduzido no modulador OFDM 38 conforme explicado acima.

Dispositivo de Intercalação A Figura 3 confere um exemplo de partes do dispositivo de intercalação de símbolo 33, que ilustra a presente técnica para intercalação de símbolos. Na Figura 3, as células de entrada de dados a partir do construtor de estrutura 32 são escritas na memória de intercalação 100. As células de dados são escritas na memória de intercalação 100 de acordo com um endereço de escrita introduzido a partir do gerador 17 de endereços 102 no canal 104 e saída de leitura da memória de intercalação 100 de acordo com um endereço de leitura introduzido a partir do gerador de endereços 102 num canal 106. O gerador de endereços 102 gera o endereço de escrita e o endereço de leitura, conforme explicado abaixo, dependendo de se o símbolo COFDM é ímpar ou par, o que é identificado a partir de um sinal introduzido a partir de um canal 108, e dependendo de um modo selecionado, que é identificado a partir de um sinal introduzido a partir de um canal 110. Conforme explicado, o modo pode ser um modo de lk, um modo de 2k, um modo de 4k, um modo de 8k, um modo de 16k ou um modo de 32k. Conforme explicado abaixo, o endereço de escrita e o endereço de leitura são gerados de forma diferente para símbolos ímpares e pares conforme explicado em relação à figura 4, que confere uma implementação de um exemplo da memória de intercalação 100.

No exemplo mostrado na Figura 4, a memória de intercalação é mostrada compreendendo uma parte superior 100 ilustrando a operação da memória de intercalação no transmissor e uma parte inferior 340, que ilustra o funcionamento da memória do dispositivo de desintercalação no recetor. O dispositivo de intercalação 100 e o dispositivo de desintercalação 340

são mostrados juntos na Figura 4, a fim de facilitar a compreensão do seu funcionamento. Conforme mostrado na Figura 4 uma representação da comunicação entre o dispositivo de intercalação 100 e o dispositivo de desintercalação 340 através de outros dispositivos e através de um canal de transmissão foi simplificada e representada como uma secção 140 entre o dispositivo de intercalação 100 e o dispositivo de desintercalação 340. A operação do dispositivo de intercalação 100 é descrita nos parágrafos seguintes: 18

Apesar de a Figura 4 conferir uma ilustração de apenas quatro células de dados de entrada para um exemplo de quatro sinais do sub-transportador de um símbolo COFDM, será apreciado que a técnica ilustrada na Figura 4 pode ser prolongada para um número maior de sub-transportadores tais como 756 para o modo de 1K, 1.512 para o modo de 2k, 3.024 para o modo de 4k e 6.048 para o modo de 8k, 12.096 para o modo de 16k e 24.192 para o modo de 32k. O endereçamento de entrada e de saída da memória de intercalação 100 mostrado na Figura 4 é mostrado para símbolos ímpares e pares. Para um símbolo COFDM para as células de dados são extraídas a partir do canal de entrada 77 e escritas na memória de intercalação 124.1 de acordo com uma sequência de endereços 120 gerada para cada símbolo COFDM por um gerador de endereço 102. Os endereços de escrita são aplicados para o símbolo par de tal forma que, conforme ilustrado, a intercalação é efetuada através da aleatorização dos endereços de escrita de entrada. Assim sendo, para cada símbolo intercalado y(h(q)) = y'(q).

Para símbolos ímpares é utilizada a mesma memória de intercalação 124.2. No entanto, conforme mostrado na Figura 4 para o símbolo impar a ordem de escrita de entrada 132 está na mesma sequência de endereço utilizada para a leitura de saída do símbolo par anterior 126. Esta característica permite que as implementações intercalares dos símbolos impares e pares utilizem apenas uma memória de intercalação 100 conferida, a operação de leitura de saída para um determinado endereço é executada antes da operação de escrita de entrada. As células de dados escritas na memória de intercalação 124 durante os símbolos ímpares são então lidas na saída numa sequência 134 gerada pelo gerador de endereço 102 para o próximo símbolo COFDM par e assim sucessivamente. Desse modo, é gerado apenas um endereço por 19 símbolo, com a leitura de entrada e a escrita de saída para o símbolo COFDM ímpar/ par sendo executadas ao mesmo tempo.

Em resumo, conforme representado na Figura 4, uma vez que o conjunto de endereços H(q) foi calculado para todos os sub-transportadores ativos, o vetor de entrada Y' = (yo y Yi', l-y2' ... YNmax') é processado de forma a produzir o vetor intercalado Y = (yo, yi, Y2: ... yNmax-i) definido por: YH(q) = y'q para símbolos pares para q = 0, ..., Nmax-1 Yq = y'H(q) para símbolos ímpares para q = 0, ..., Nmax-1

Por outras palavras, para símbolos OFDM pares as palavras de entrada são escritas numa forma permutada numa memória e lidas de novo de forma sequencial, pelo que os símbolos ímpares, são escritos sequencialmente e lidos de novo de forma permutada. No caso acima, a permutação H(q) é definida pela seguinte tabela: q 0 12 3 H(q) 1 3 0 2

Tabela 1 : permutação para caso simples onde Nmax = 4

Conforme mostrado na Figura 4, o dispositivo de desintercalação 340 funciona de forma a reverter a intercalação aplicada pelo dispositivo de intercalação 100, através da aplicação do mesmo conjunto de endereços tal como gerado por um gerador de endereço equivalente, mas aplicando os endereços de escrita de entrada e de leitura de saída em sentido contrário. Assim sendo, para símbolos pares, os endereços de escrita de entrada 342 estão em ordem sequencial, pelo que os endereços de leitura de saída 344 são fornecidos pelo gerador de endereço.

Correspondentemente, para os símbolos ímpares, a ordem de 20 escrita de entrada 346 é determinada a partir do conjunto de endereços gerados pelo gerador de endereço, pelo gue a leitura de saida 348 é em ordem sequencial.

Geração de Endereço para o Modo de 16k

Um diagrama de blocos em esquema do algoritmo utilizado para gerar a função de permutação H(q) é representado na Figura 5 para o modo de 16k.

Uma implementação do gerador de endereço 102 para o modo de 16k é mostrada na Figura 5. Na Figura 5, um registador de deslocamento da resposta linear é formado por treze etapas de registo 200 e uma porta Xor 202 que está ligada às fases de registo de deslocamento 200 de acordo com um gerador polinomial. Desse modo, de acordo com o conteúdo do registo de deslocamento 200 é fornecido um bit do registador de deslocamento seguinte a partir da saida da porta Xor 202 através da operação Xor sobre o conteúdo dos registos de deslocamento R[0], R[l], R[4], R[5], R[9], R[11] de acordo com o polinómio gerador: -R'i [ 12 ] = R' í-í [0] 0 RVitl] © R'i-i[ 4] © R'i-i[5] © RVi[9] 0 -R'i-1 [ 11 ]

De acordo com o gerador polinomial é gerada uma pseudo-sequência de bits aleatórios a partir do conteúdo do registador de deslocamento 200. No entanto, a fim de gerar um endereço para o modo de 16k conforme ilustrado, é fornecido um circuito de permutação 210 que efetivamente permuta a ordem dos bits no registador de deslocamento 200.1 desde uma ordem R'± [n] até uma ordem Ri [n] na saida do circuito de permutação 210. São então introduzidos treze bits a partir da saida do circuito de permutação 210 num canal de ligação 212 ao qual é adicionado um bit mais 21 significativo através de um canal 214 que é fornecido por um circuito fechado 218. Um endereço de catorze bits é, por isso, gerado no canal 212. No entanto, de modo a garantir a autenticidade de um endereço, um circuito de confirmação de endereço 216 verifica o endereço gerado de forma a determinar se esse excede um valor predeterminado máximo. 0 valor predeterminado máximo pode corresponder ao número máximo de sinais do sub-transportador, que estão disponiveis para símbolos de dados dentro do símbolo COFDM, disponível para o modo que está a ser utilizado. No entanto, o dispositivo de intercalação para o modo de 16k também pode ser utilizado para outros modos, de forma que o gerador de endereços 102 também possa ser utilizado para o modo de 2k, para o modo de 4k, para o modo de 8k, para o modo de 16k e para o modo de 32k, através do ajustamento de acordo com o número do endereço válido máximo.

Se o endereço gerado exceder o valor predeterminado máximo então um sinal de controlo é gerado pela unidade de confirmação de endereço 216 e introduzido através de um canal de ligação 220 numa unidade de controlo 224. Se o endereço gerado exceder o valor predeterminado máximo, então este endereço é rejeitado e é regenerado um novo endereço para o símbolo particular.

Para o modo de 16 k, é definida uma palavra R'± de bit (Nr - 1), com Nr = log2 Mmax, onde Mmax = 16.384 utilizando um LFSR (registador de deslocamento de resposta linear).

Os polinómios utilizados para gerar esta sequência são:

Modo de 16 k: R'±[ 12] = R'i-^0] Θ R'i-ή 1] Θ R'í-i[ 4] Θ R'i-i[ 5] Θ R'i-i[ 9] © R' i-i [ 11 ] onde i varia de 0 a Mmax - 1 22

Uma vez que foi gerada uma palavra R'±, a palavra R'± passa através de uma permutação de modo a produzir outra palavra de bit (Nr - 1), denominada por Ri. R± é derivada a partir de R'i através das permutações de bit dadas conforme se segue:

Posições do bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit Ri 8 4 3 2 0 11 1 5 12 10 6 7 9

Permutação de Bit para o Moc o de 16k

Por exemplo, isto significa que para o modo de 16 K, o bit número 12 de R'± é enviado na posição de bit número 8 do R±. 0 endereço H(q), é então derivado a partir de Ri através da seguinte equação:

H(q) = (imod2).2N'-'+ £R.(j) V j=0 A parte da equação (imod2) »2Nr 1 acima é representada na Figura 5 pelo bloco de fecho T 218.

Uma confirmação do endereço é, então, realizada em H(q) de modo a verificar se o endereço gerado está dentro do intervalo de endereços aceitáveis: se (H(q) < Nmax) , onde por exemplo, no modo de 16k, Nmax = 12.096, então o endereço é válido. Se o endereço não for válido, a unidade de controlo é informada e irá tentar gerar um novo H(q) por incrementação do índice i. O papel do bloco de fecho é certificar-se de que não geramos um endereço superior a Nmax duas vezes numa fila. 23

Com efeito, se foi gerado um valor superior, isto significa que o MSB (ou seja, o bit de fecho) do endereço H(q) foi um. Assim, o próximo valor gerado terá um MSB definido como zero, assegurando a produção de um endereço válido.

As equações seguintes resumem o comportamento geral e ajudam a compreender a estrutura do ciclo deste algoritmo: q = G; for (i - 0; i < Mmax: i = í + 1) N,-2 { 1¾¾. = (i jnod2) 2Nr''3 + R.j (j) - 2j; po íf (H(q)<Nmax) q - q+l; }

Conforme será, brevemente, explicado num exemplo do gerador de endereço, o código de permutação, acima mencionado, é utilizado para gerar endereços para todos os símbolos OFDM. Noutro exemplo, os códigos de permutação podem ser alterados entre símbolos, com o efeito de um conjunto de códigos de permutação ser cíclico através de sucessivos símbolos OFMD. Para esta finalidade, as linhas de controlo, 108, 110 conferem uma indicação conforme se o símbolo OFDM for par ou ímpar utilizada de modo a selecionar o código de permutação. Este modo de exemplo no qual uma pluralidade de códigos de permutação são cíclicos é particularmente adequado para o exemplo em que apenas é utilizado o dispositivo de intercalação impar, que será explicado posteriormente. Um sinal indicando que deve ser utilizado um código de permutação diferente é fornecido através de um canal de controlo 111. Num exemplo, os códigos de permutação possíveis são pré-armazenados no circuito de código de permutação 210. Em outro exemplo, a unidade de controlo 224 fornece o novo código de permutação para ser utilizado para um símbolo OFDM. 24

Análise de Suporte para o Gerador de Endereços para o Modo de 16k A seleção do gerador do polinómio e do código de permutação acima explicado para o gerador de endereços 102 para o modo de 16k foi identificada depois da análise de simulação do desempenho relativo do dispositivo de intercalação. Foi avaliado o desempenho relativo do dispositivo de intercalação utilizando uma capacidade relativa do dispositivo de intercalação para separar símbolos sucessivos ou uma "qualidade de intercalação". Conforme mencionado acima, efetivamente a intercalação deve ser efetuada tanto para símbolos ímpares como para pares, de forma a utilizar apenas uma memória de intercalação. A medida relativa da qualidade do dispositivo de intercalação é determinada pela definição de uma distância D (em número de sub-transportadores). Um critério C é escolhido para identificar um número de sub-transportadores que estão à distância <D na saída do dispositivo de intercalação que estavam à distância dD na entrada do dispositivo de intercalação, sendo posteriormente, o número de sub-transportadores para cada distância D, ponderado em relação à distância relativa. O critério C é avaliado tanto para símbolos COFDM pares como ímpares. Ao minimizar C produz-se um dispositivo de intercalação de qualidade superior.

onde: Npar(d) e Nimpar(d) são o número de sub-transportadores num símbolo par e ímpar, respetivamente na saída do dispositivo de intercalação que permanecem dentro do sub-transportador espaçados um do outro. 25 A análise do dispositivo de intercalação acima identificado para o modo de 16k para um valor de D = 5 é mostrado na Figura 6 (a) para os símbolos COFDM pares e na Figura 6 (b) para o símbolo COFDM impar. De acordo com a análise acima, o valor de C para o código de permutação acima identificado para o modo de 16k produziu um valor de C = 22,43, pelo que o número ponderado de sub-transportadores com símbolos que estão separados por cinco ou menos à saída de acordo com a equação acima foi de 22,43.

Uma análise correspondente é fornecida para um código de permutação alternativo para símbolos COFDM pares na figura 6(c) para símbolos COFDM ímpares na Figura 6 (d) . Conforme pode ser visto em comparação com os resultados ilustrados nas figuras 6(a) e 6 (b), existem mais componentes presentes que representam símbolos separados por pequenas distâncias tais como D = 1 e D = 2, quando comparados com os resultados mostrados na Figura 6 (a) e 6(b), ilustrando que o código de permutação identificado acima para o dispositivo de intercalação de símbolo do modo de 16k produz um dispositivo de intercalação de qualidade superior. Códigos de Permutação Alternativos

Verificou-se que os seguintes possíveis nove códigos alternativos (Posições de bit Ri [n] , onde η = 1 a 9) conferiam um dispositivo de intercalação de símbolo com uma boa qualidade conforme determinado pelo critério C acima identificado.

Posições do bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit Ri[T] 7 12 5 8 9 1 2 3 4 10 6 11 0 Posições do bit Ri [2] 8 5 4 9 2 3 0 1 6 11 7 12 10 Posições do bit Ri [3] 7 5 6 9 11 2 3 0 8 4 1 12 10 26

Posições do bit Ri [4] 11 5 10 4 2 1 0 7 12 8 9 6 3 Posições do bit Ri [5] 3 9 4 10 0 6 1 5 8 11 7 2 12 Posições do bit Ri [6] 4 6 3 2 0 7 1 5 8 10 12 9 11 Posições do bit Ri [7] 10 4 3 2 1 8 0 6 7 9 11 5 12 Posições do bit Ri [8] 10 4 11 3 7 1 5 0 2 12 8 6 9 Posições do bit Ri [9] 2 4 11 9 0 10 1 7 8 6 12 3 5

Permutação de Bit para o Modo de 16k

Recetor A Figura 7 confere uma ilustração de exemplo de um recetor que pode ser utilizado com a presente técnica. Conforme mostrado na Figura 7, um sinal COFDM é recebido por uma antena 300 e detetado por um sintonizador 302 e convertido num formato digital através de um conversor analógico-digital 304. Um processador de remoção de intervalo de guarda 306 remove o intervalo de guarda de um símbolo COFDM recebido, antes de os dados serem recuperados do símbolo COFDM utilizando um processador de Transformação de Fourier Rápida (FFT) 308 em combinação com um estimador e corretor de canal 310 em cooperação com uma unidade de descodificação da sinalização incorporada 311, de acordo com técnicas conhecidas. Os dados desmodulados são recuperados a partir de um mapeador 312 e introduzidos num dispositivo de desintercalação de símbolo 314, que funciona de modo a efetuar o mapeamento reverso do símbolo de dados recebido de modo a regenerar um fluxo de dados de saída com os dados desintercalados. O dispositivo de intercalação de símbolo 314 é formado a partir de um aparelho de processamento de dados, conforme mostrado na Figura 7, com uma memória de intercalação 540 e um gerador de endereços 542. A memória de intercalação é conforme mostrado na Figura 4 e funciona como já explicado acima de modo a ter efeito na desintercalação, através da 27 utilização de conjuntos de endereços gerados pelo gerador de endereço 542. 0 gerador de endereços 542 é formado conforme mostrado na Figura 8 e é disposto de modo a gerar endereços correspondentes para mapear os simbolos de dados recuperados a partir de cada sinal do sub-transportador COFDM para um fluxo de dados de saida.

As partes restantes do recetor COFDM mostrado na Figura 7 são fornecidas de modo a terem efeito sobre a descodificação da correção de erros 318 para corrigir erros e recuperar uma previsão da fonte de dados.

Uma vantagem conferida pela presente técnica tanto para o recetor como para o transmissor é que um dispositivo de intercalação de simbolo e um dispositivo de desintercalação de simbolo em funcionamento tanto nos recetores como nos transmissores podem ser alternados entre o modo de lk, 2k, 4k, 8k, 16k e 32k alterando os polinómios do gerador e a ordem de permutação. Assim sendo, o gerador de endereços 542 mostrado na Figura 8 inclui uma entrada 544, conferindo uma indicação do modo bem como uma entrada 546 indicando se há simbolos COFDM impares/ pares. Uma implementação flexivel é, desse modo, fornecida uma vez que se pode formar um dispositivo de intercalação de símbolo e de desintercalação conforme mostrado nas figuras 3 e 8, com um gerador de endereço, conforme ilustrado em qualquer uma das Figuras 5. 0 gerador de endereço pode, por isso, ser adaptado para os diferentes modos através da alteração dos polinómios geradores e as ordens de permutação indicados para cada um dos modos. Por exemplo, isso pode ser feito utilizando uma alteração de software. Alternativamente, em outras formas de realização, um sinal incorporado que indica o modo da transmissão DVB-T2 pode ser detetado no recetor na unidade de processamento de sinalização incorporada 311 e utilizado de forma a configurar 28 automaticamente o dispositivo de desintercalação de simbolo de acordo com o modo detetado.

Utilização Ideal dos Dispositivos de Intercalação ímpares

Conforme mostrado na Figura 4, dois processos de intercalação de simbolo, um para simbolos COFDM pares e um para simbolos COFDM impares permite que a quantidade de memória utilizada durante a intercalação seja reduzida. No exemplo mostrado na Figura 4, a ordem da escrita de entrada para o simbolo impar é a mesma que a ordem de leitura de sarda para o simbolo par, pelo que, enquanto um simbolo impar está a ser lido a partir da memória, um simbolo par pode ser escrito na localização do qual foi lido; posteriormente, quando esse simbolo par é lido a partir da memória, o simbolo impar seguinte pode ser escrito na localização a partir da qual foi lido.

Conforme mencionado acima, durante uma análise experimental do desempenho dos dispositivos de intercalação (utilizando o critério C conforme definido acima) e para o exemplo mostrado na Figura 9 (a) e Figura 9 (b), foi descoberto que os esquemas dos dispositivos de intercalação projetados para os dispositivos de intercalação de simbolo de 2k e 8k para DVB-T e o dispositivo de intercalação de simbolo de 4k para DVB-H funcionam melhor para simbolos impares do que para simbolos pares. Desse modo, os resultados da avaliação de desempenho dos dispositivos de intercalação, por exemplo, conforme ilustrado pelas Figuras 9(a) e 9 (b) revelaram que os dispositivos de intercalação impares funcionam melhor do que os dispositivos de intercalação pares. Isto pode ser visto comparando a Figura 9(a), que mostra os resultados para um dispositivo de intercalação para simbolos pares e a Figura 6 (b) ilustrando os resultados para os simbolos impares: pode ser visto que a distância média na saida dos dispositivos de intercalação 29 dos sub-transportadores que estavam adjacentes na entrada do dispositivo de intercalação é maior para um dispositivo de intercalação para simbolos impares do que para um dispositivo de intercalação para simbolos pares.

Conforme será compreendido, a quantidade de memória de intercalação necessária para implementar um dispositivo de intercalação de simbolo é dependente do número de simbolos de dados a serem mapeados para os simbolos do transportador COFDM. Desse modo um dispositivo de intercalação de simbolo de modo de 16k requer metade da memória necessária para implementar um dispositivo de intercalação de simbolo de modo de 32k e da mesma forma, a quantidade de memória necessária para implementar um dispositivo de intercalação de simbolo de 8k é metade da necessária para implementar um dispositivo de intercalação de 16k. Assim sendo, um transmissor ou recetor que é disposto de modo a implementar um dispositivo de intercalação de simbolo de um modo, que define o número máximo de simbolos de dados que pode ser transportado por um simbolo OFDM, então esse recetor ou transmissor irá incluir memória suficiente para implementar dois processos de intercalação pares para qualquer outro modo, que conferem metade ou menos do que metade do número de sub-transportadores por simbolo OFDM nesse modo máximo determinado. Por exemplo, um recetor ou transmissor, incluindo um dispositivo de intercalação de 32k terá memória suficiente para acomodar dois processos de intercalação impares de 16k cada um com a sua própria memória de 16k.

Assim sendo, de forma a explorar o melhor desempenho dos processos de intercalação impares, um dispositivo de intercalação de simbolo capaz de acomodar vários modos de modulação pode ser disposto de modo que apenas um processo de intercalação de simbolo impar seja utilizado em caso de 30 um modo que compreende metade ou menos de metade do número de sub-transportadores num modo máximo, que representa o número máximo de sub-transportadores por símbolo OFDM. Dessa forma, este modo máximo define o tamanho máximo da memória. Por exemplo, num transmissor/ recetor capaz do modo de 32k, quando em funcionamento num modo com menos transportadores (ou seja, 16k, 8k, 4k ou lk), então, em vez de utilizar os processos de intercalação do símbolo par e ímpar, seriam utilizados dois dispositivos de intercalação ímpares.

Uma ilustração de uma adaptação do dispositivo de intercalação de símbolo 33 que é mostrado na Fiqura 3, quando a intercalação introduz os símbolos de dados nos sub-transportadores de símbolos OFDM no modo de intercalação ímpar apenas é mostrada na Fiqura 10. O dispositivo de intercalação de símbolo 33.1 corresponde exatamente ao dispositivo de intercalação de símbolo 33 conforme mostrado na Figura 3, exceto que o gerador de endereços 102.1 está adaptado de modo a executar apenas o processo de intercalação ímpar. Para o exemplo mostrado na Figura 10, o dispositivo de intercalação de símbolo 33,1 está em funcionamento num modo onde o número de símbolos de dados que pode ser transportado por símbolo OFDM é menos do que metade do número máximo que pode ser transportado por um símbolo OFDM num modo de funcionamento com o maior número de sub-transportadores por símbolo OFDM. Assim sendo, o dispositivo de intercalação de símbolo 33,1 foi disposto de modo a dividir a memória de intercalação 100. Para a presente ilustração mostrada na Figura 10 a memória de intercalação anteriormente 100 está dividida em duas partes, 401, 402. Como uma ilustração do dispositivo de intercalação de símbolo 33,1 em funcionamento num modo em que os símbolos de dados são mapeados para os símbolos OFDM através da utilização do 31 processo de intercalação impar, a Figura 10 confere uma visão expandida de cada metade da memória de intercalação 401, 402. A visão expandida confere uma ilustração do modo de intercalação impar conforme representado para o lado do transmissor para quatro simbolos A, B, C, D, reproduzidos a partir da Figura 4. Desse modo, conforme mostrado na Figura 10, para sucessivos conjuntos de primeiros e segundo simbolos de dados, os simbolos de dados são escritos na memória de intercalação 401, 402, numa ordem sequencial e lidos à saída de acordo com os endereços gerados pelo gerador de endereço 102 numa ordem permutada de acordo com os endereços gerados pelo gerador de endereço conforme explicado anteriormente. Desse modo, tal como ilustrado na figura 10, uma vez que está a ser executado um processo de intercalação ímpar por conjuntos sucessivos de primeiro e segundo conjuntos de símbolos de dados, a memória de intercalação deve ser dividida em duas partes. Os símbolos a partir de um primeiro conjunto de símbolos de dados são escritos numa primeira metade da memória de intercalação 401, e os símbolos de um segundo conjunto de símbolos de dados são escritos numa segunda parte da memória de intercalação 402, uma vez que o dispositivo de intercalação de símbolo já não é capaz de reutilizar as mesmas partes da memória de intercalação de símbolo conforme podem ser acomodadas quando em funcionamento num modo de intercalação ímpar e par.

Um exemplo correspondente do dispositivo de intercalação no recetor, que aparece na Figura 8, mas adaptado de forma a funcionar apenas com um processo de intercalação ímpar é mostrado apenas na Figura 11. Conforme mostrado na Figura 11 a memória de intercalação 540 é dividida em duas metades, 410, 412 e o gerador de endereços 542 é adaptado de modo a escrever símbolos de dados na memória 32 de intercalação e ler símbolos de dados a partir da memória de intercalação em diferentes partes da memória 410, 402 para sucessivos conjuntos de simbolos de dados de modo a implementar apenas um processo de intercalação impar. Assim sendo, em correspondência com a representação mostrada na Figura 10, a Figura 11 mostra o mapeamento do processo de intercalação que é efetuado no recetor e ilustrado na Figura 4 como uma visão expandida para ambas as primeiras e segundas metades da memória de intercalação 410, 412. Assim sendo, um primeiro conjunto de simbolos de dados é escrito numa primeira parte da memória de intercalação 410 numa ordem permutada, definida de acordo com os endereços gerados pelo gerador de endereço 542 conforme ilustrado pela ordem de escrita nos simbolos de dados que conferem uma sequência de escrita de 1, 3, 0, 2. Conforme ilustrado os simbolos de dados são então lidos à salda da primeira parte da memória de intercalação 410 numa ordem sequencial recuperando, desse modo, a sequência original A, B, C, D.

Correspondentemente, um segundo conjunto subsequente de simbolos de dados que são recuperados a partir de um simbolo OFDM sucessivo é escrito na segunda metade da memória de intercalação 412 de acordo com os endereços gerados pelo gerador de endereço 542 numa ordem permutada e lidos na salda para o fluxo de dados de saida numa ordem sequencial.

Num exemplo, os endereços gerados para um primeiro conjunto de simbolos de dados para escrita na primeira metade da memória de intercalação 410 podem ser reutilizados de forma a escrever um segundo conjunto subsequente de simbolos de dados na memória de intercalação 412. Correspondentemente, o transmissor 33 também pode reutilizar endereços gerados para uma metade do dispositivo de intercalação para um primeiro conjunto de símbolos de dados para leitura à saída de um segundo conjunto de símbolos de dados que foram escritos para a segunda metade da memória em ordem sequencial.

Dispositivo de Intercalação ímpar com Deslocamento 0 desempenho de um dispositivo de intercalação, que utiliza dois dispositivos de intercalação ímpares poderia ser ainda mais melhorado através da utilização de uma sequência apenas de dispositivos de intercalação ímpares, em vez de apenas um único dispositivo de intercalação ímpar, de forma que qualquer bit de entrada de dados no dispositivo de intercalação não module sempre o mesmo transportador no símbolo OFDM.

Uma sequência apenas de dispositivos de intercalação impares poderia ser realizada tanto por: • adição de um deslocamento para o endereço do dispositivo de intercalação que modula o número de transportadores de dados, ou • utilizando uma sequência de permutações no dispositivo de intercalação

Adicionando um Deslocamento

Adicionar um deslocamento, para o endereço do dispositivo de intercalação que modula o número de transportadores de dados, desloca e envolve efetivamente o símbolo OFDM de forma que qualquer bit de dados de entrada para o dispositivo de intercalação não modula sempre o mesmo transportador no símbolo OFDM. Desse modo, o gerador de endereços, pode opcionalmente incluir um gerador de deslocamento, que gera um deslocamento num endereço gerado pelo gerador de endereço sobre o canal de saída H(q). 34 0 deslocamento iria mudar cada simbolo. Por exemplo, este deslocamento poderia conferir uma sequência cíclica. Esta sequência cíclica poderia ser, por exemplo, de comprimento 4 e poderia ser consistida, por exemplo, por números primos. Por exemplo, essa sequência poderia ser: 0, 41, 97, 157

Além disso, o deslocamento pode ser uma sequência aleatória, que pode ser gerada através de outro gerador de endereço a partir de um dispositivo de intercalação de símbolo OFDM semelhante ou que pode ser gerada através de outros meios.

Utilizando uma Sequência de Permutações

Conforme mostrado nas Figuras 5, uma linha de controlo 111 prolonga-se desde a unidade de controlo do gerador de endereço até ao circuito de permutação. Conforme mencionado acima, num exemplo o gerador de endereços pode aplicar um código de permutação a partir de um conjunto de códigos de permutação para símbolos OFDM sucessivos. A utilização de uma sequência de permutações no gerador de endereço do dispositivo de intercalação reduz a probabilidade de que qualquer bit de dados de entrada no dispositivo de intercalação não module sempre o mesmo sub-transportador no símbolo OFDM.

Por exemplo, isto poderia ser uma sequência cíclica, de modo que seja utilizado um código de permutação diferente num conjunto de códigos de permutação numa sequência para símbolos OFDM sucessivos e depois repetido. Esta sequência cíclica poderia ser, por exemplo, de comprimento de dois ou quatro. Para o exemplo do dispositivo de intercalação de símbolo de 16k uma sequência de dois códigos de permutação 35 que foram circulados através do símbolo OFDM poderia ser por exemplo: 84320 11 15 12 10 679 7953 11 1402 12 10 86 em que uma sequência de quatro códigos de permutação poderia ser: 84320 11 15 12 10 679 7953 11 1402 12 10 86 6 11 752301 10 8 12 94 512903 10 24678 11 1 A troca de um código de permutação para outro poderia ser efetuada em resposta a uma mudança no sinal ímpar/par indicado no canal de controlo 108. Em resposta a unidade de controlo 224 altera o código de permutação do circuito de código de permutação 210 através da linha de controlo 111.

Para o exemplo de um dispositivo de intercalação de símbolo de lk, os dois códigos de permutação poderiam ser: 432105678 325014786 em que quatro códigos de permutação poderiam ser: 432105678 325014786 753826140 168253407

Outras combinações de sequências podem ser possíveis para modos de transportador de 2k, 4k e 8k ou mesmo para o modo de transportador de 0,5 k. Por exemplo, os seguintes códigos de permutação para cada um dos modos de 0,5k, 2k, 4k e 8k conferem boa não correlação de símbolos e podem ser utilizados ciclicamente de forma a gerar o deslocamento 36 para o endereço gerado através de um gerador de endereço para cada um dos respetivos modos:

Modo de 2k: 075182693 4* 4832901567 8390215746 7048369152

Modo de 4k: 7 10 5 8 1 2 4 9 0 3 6** 627 10 8034195 95423 10 10687 141039726508

Modo de 8k: 5 11 30 10 869241 7* 10 8542910673 11 11 69847210 10 53 83 11 79156402 10

Para os códigos de permutação acima indicados, os primeiros dois poderiam ser utilizados num ciclo de duas sequências, atendendo a que todos os quatro poderiam ser utilizados para um ciclo de quatro sequências. Além disso, são conferidas abaixo algumas sequências adicionais dos quatro códigos de permutação, que são repetidas de forma a conferir o deslocamento num gerador de endereço de modo a fornecer uma boa não correlação nos símbolos intercalados (alguns são comuns aos acima):

Modo de 0,5k: 37461205 42573016 53604127 61052743 37

Modo de 2k: 075182693 4* 3270158496 4832901567 7395210648

Modo de 4k: 7 10 5 8 1 2 4 9 0 3 6** 627 10 8034195 10 3412706859 0895 10 463217

Modo de 8k: 5 11 30 10 869241 7* 8 10 7 6 0 52 1 3 9 4 11 11 369274 10 5108 10 817560 11 4293

Estas são as permutações no padrão DVB-T Estas são as permutações no padrão DVB-H

Exemplos de geradores de endereço, e correspondentes dispositivos de intercalação, para os modos de 2k, 4k e 8k são divulgados no pedido de patente europeia número 04251667.4. Um gerador de endereços para o modo de 0,5k é divulgado no nosso pedido de patente co-pendente número 0722553.5.

Podem ser efetuadas várias modificações nas formas de realização acima descritas sem sair do âmbito da presente invenção. Em particular, não se pretende que a representação do exemplo do gerador polinomial e a ordem de permutação, que foram utilizados para representar aspetos da invenção seja limitativa e se estenda para as formas 38 equivalentes do gerador polinomial e a ordem de permutação, conforme definido dentro do âmbito das reivindicações anexas.

Conforme será apreciado o transmissor e o recetor mostrados nas figuras 1 e 7 respetivamente são fornecidos apenas como ilustrações e não se destinam a ser limitativos. Por exemplo, será apreciado que a posição do dispositivo de intercalação do simbolo e do dispositivo de desintercalação relacionado, por exemplo para o dispositivo de intercalação do bit e para o mapeador pode ser alterada. Conforme será apreciado o efeito do dispositivo de intercalação e do dispositivo de desintercalação não é alterado pela sua posição relativa, apesar de o dispositivo de intercalação poder estar a intercalar os simbolos I/Q em vez dos vetores de v-bit. Uma mudança correspondente pode ser feita no recetor. De acordo com isso, o dispositivo de intercalação e o dispositivo de desintercalação podem funcionar em diferentes tipos de dados e podem estar posicionados de forma diferente para a posição descrita nas formas de realização do exemplo.

De acordo com uma implementação de um transmissor do exemplo, é fornecido um aparelho de processamento de dados que funciona de forma a mapear os símbolos de entrada de modo a serem comunicados para um número predeterminado de sinais do sub-transportador de símbolo de Divisão de Frequência Ortogonal Multiplexada (OFDM). 0 aparelho de processamento de dados compreende um dispositivo de intercalação que funciona de modo a ler a entrada para uma memória do número pré-determinado de símbolos de dados para mapeamento para os sinais do sub-transportador OFDM, e para ler a saída da memória dos símbolos de dados para os sub-transportadores OFDM de modo a ter efeito no mapeamento. A leitura de saída é efetuada numa ordem diferente da leitura 39 de entrada, de forma a ser determinado a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem intercalados nos sinais do sub-transportador. 0 conjunto de endereços é determinado através de um gerador de endereços, sendo um endereço gerado para cada um dos símbolos de entrada de modo a indicar um dos sinais do sub-transportador no qual o símbolo de dados deve ser mapeado. 0 gerador de endereço compreende um registador de deslocamento de resposta linear incluindo um número predeterminado de etapas de registo e é operável de forma a gerar uma sequência de bits pseudo-aleatória de acordo com um gerador polinomial, e um circuito de permutação e uma unidade de controlo. 0 circuito de permutação é operável de modo a receber o conteúdo das etapas de registo de deslocamento e a permutar os bits presentes na etapa de registo de acordo com uma ordem de permutação para formar um endereço de um dos sub-transportadores de OFDM. A unidade de controlo é operável em combinação com um circuito de confirmação de endereço de modo a regenerar um endereço quando um endereço gerado excede um endereço predeterminado máximo válido. 0 endereço predeterminado máximo válido é aproximadamente dezasseis mil, o registador de deslocamento da resposta linear tem treze etapas de registo com um gerador polinomial para o registador de deslocamento da resposta linear de R'i[12] = R'i-ií 0] Θ R' ±- 1 [ 1 ] Θ R' i~i [4] Θ R'í-![5] Θ R'i-i[ 9] ® R'i-il 11], e a ordem de permutação forma, com um bit adicional, um endereço de catorze bits R±[n] para o i-ésimo símbolo de dados do bit presente na n-ésima fase de registo R’i[n] de acordo com um código definido pela tabela: 40

Conforme explicado acima, os códigos de permutação e o gerador polinomial do dispositivo de intercalação, que foram descritos em relação a uma implementação de um modo particular, podem ser igualmente aplicados a outros modos, através da alteração do endereço predeterminado máximo permitido de acordo com o número de sub-transportadores para esse modo.

Conforme mencionado acima, as formas de realização da presente invenção encontram aplicação em normas DVB tais como DVB-T, DVB-T2 e DVB-H. Por exemplo, as formas de realização da presente invenção podem ser utilizadas num transmissor ou recetor, que funcionem de acordo com a norma DVB-H, em terminais móveis portáteis. Os terminais móveis podem ser integrados com telefones móveis (se forem de segunda geração, de terceira geração ou de geração superior) ou por exemplo, assistentes digitais pessoais (PDA) ou Computadores do tipo Tablet. Tais terminais móveis podem ser capazes de receber sinais compatíveis DVB-H ou DVB-T no interior de edifícios ou em movimento, por exemplo em automóveis ou em comboios, mesmo a velocidades elevadas. Os terminais móveis podem ser, por exemplo, alimentados por baterias, fontes elétricas ou de baixa tensão DC ou alimentados por uma bateria de automóvel. Os serviços que podem ser fornecidos pelo DVB-H podem incluir voz, mensagens, internet, navegação, rádio, imagens de video fixas e/ou em movimento, serviços de televisão, serviços interativos, vídeo "on demand" ou semelhantes e opção. Os serviços podem funcionar em combinação uns com os outros. Em outros exemplos, as formas de realização da presente invenção encontram aplicação na norma DVB-T2, conforme especificado de acordo com a norma ETSI EN 302 755. Em outros exemplos, as formas de 41 realização da presente invenção encontram aplicação na norma de transmissão de cabo conhecida como DVB-C2. No entanto, será apreciado que a presente invenção não é limitada à aplicação com DVB e pode ser estendida a outras normas para transmissão ou receção, tanto fixas como móveis.

Lisboa, 17 de Abril de 2013

Claims

1 REIVINDICAÇÕES 1. Um aparelho de processamento de dados que funciona de forma a mapear os símbolos de dados recebidos a partir de um número predeterminado de sinais do sub-transportador de símbolo de Divisão de Frequência Ortogonal Multiplexada OFDM para um fluxo de dados de saída, em que o número predeterminado de sinais do sub-transportador é determinado de acordo com um de uma pluralidade de modos de funcionamento e os símbolos de dados são divididos num primeiro conjunto de símbolos de dados para o mapeamento nos primeiros símbolos OFDM, e num segundo conjunto de símbolos de dados para o mapeamento nos segundos símbolos OFDM, em que o aparelho de processamento de dados, compreende um dispositivo de intercalação (314) que funciona de modo a ler para uma memória (540) o número predeterminado de símbolos de dados a partir de sinais do sub-transportador de OFDM, e de modo a ler a partir de uma memória, os símbolos de dados para o fluxo de símbolo de saída para o efeito de mapeamento, sendo a leitura de saída efetuada numa ordem diferente da leitura de entrada, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem desintercalados a partir dos sinais do sub-transportador de OFDM, um gerador de endereços (542) que funciona de modo a gerar o conjunto de endereços, um endereço que está a ser gerado para cada um dos símbolos de dados recebido para mapeamento do símbolo de dados recebido a partir do sinal do sub-transportador de OFDM para o fluxo do símbolo de saída, em que o gerador de endereço, compreende 2 um registo de deslocamento de resposta linear(200) incluindo um número predeterminado de estados de registo e sendo operável de forma a gerar uma sequência de bits pseudo-aleatória de acordo com um gerador polinomial, um circuito de permutação (210) operável de modo a receber o conteúdo das etapas de registo de deslocamento e para permutar os bits presentes na etapa de registo de acordo com uma ordem de permutação para formar um endereço de um dos sub-transportadores de OFDM, e uma unidade de controlo (224) operável em combinação com um circuito de confirmação de endereço de forma a regenerar um endereço quando um endereço gerado excede um endereço válido máximo predeterminado, em que um de uma pluralidade de modos de funcionamento confere símbolos OFDM com aproximadamente dezasseis mil sub-transportadores o que é metade ou menos do que a metade de um número máximo de sub-transportadores nos símbolos OFDM de qualquer um dos modos de funcionamento, o endereço válido máximo predeterminado é aproximadamente dezasseis mil, o registador de deslocamento da resposta linear (200) tem treze estágios de registo com um gerador polinomial para o registador de deslocamento da resposta linear de ^ [12] = -R' r-i [ 0 ] Θ R'i-i[ 1] Θ R'i-2 [ 4 ] Θ -R' i-2 [ 5 ] Θ -R'í-i[9] ® R'i-1[ll]r e as formas de ordem de permutação, com um bit adicional, um endereço de catorze bit e o aparelho de processamento de dados é operável de modo a desintercalar o primeiro e o segundo conjuntos de símbolos de dados para o fluxo de dados de saída de acordo com apenas um processo de intercalação ímpar, 3 o processo de intercalação ímpar incluindo escrita dos primeiros conjuntos dos símbolos de dados recebidos a partir dos sub-transportadores dos primeiros símbolos OFDM numa primeira parte (410) da memória de intercalação (540) de acordo com uma ordem determinada pelo conjunto de endereços, leitura à saída dos primeiros conjuntos de símbolos de dados a partir da primeira parte (410) da memória de intercalação (540) para o fluxo de dados de saída de acordo com a ordem sequencial dos primeiros conjuntos de símbolos de entrada de dados, escrita do segundo conjunto dos símbolos de dados recebidos a partir dos sub-transportadores dos segundos símbolos OFDM numa segunda parte (412) da memória de intercalação (540) de acordo com uma ordem definida pelo conjunto de endereços, e leitura à saída dos segundos conjuntos de símbolos de dados a partir da segunda parte (412) da memória de intercalação (540) para o fluxo de dados de saída de acordo com a ordem sequencial dos segundos conjuntos de símbolos de entrada de dados.

2. Um aparelho de processamento de dados de acordo com a reivindicação 1, em que o gerador de endereços (542) inclui um gerador de deslocamento operável de forma a adicionar um deslocamento para o endereço de catorze bits formado que modula o número predeterminado de símbolos do sub-transportador.

3. Um aparelho de processamento de dados, de acordo com a reivindicação 2 ou 3, em que o deslocamento é um deslocamento aleatório e o gerador de deslocamento gera o deslocamento aleatório utilizando um gerador de endereços (542) para um de uma pluralidade de modos de funcionamento. 4

4. Um aparelho de processamento de dados de acordo com qualquer uma das reivindicações anteriores, em que o código de permutação forma o endereço de catorze bits Ri[n] para o i-ésimo simbolo de dados a partir do bit presentes na n-ésima fase de registo R'±[n] de acordo com um código definido pela tabela: Posições do bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit Ri 8 4 3 2 0 11 1 5 12 10 6 7 9

5. Um aparelho de processamento de dados, de acordo com qualquer uma das reivindicações anteriores, em que o circuito de permutação (210) é operável de forma a percorrer uma sequência de códigos de permutação diferentes, que permuta a ordem dos bits da fase de registo de modo a formar os endereços para os simbolos OFDM sucessivos.

6. Um aparelho de processamento de dados, de acordo com a reivindicação 5, em que a sequência dos códigos de permutação compreende dois códigos de permutação, que são Posições do bitR'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit Ri 8 4 3 2 0 11 1 5 12 10 6 7 9 e Posições do bitR'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit R± 7 9 5 3 11 1 4 0 2 12 10 8 6

7. Um recetor para receber dados a partir do sinal modulado de Divisão de Frequência Ortogonal Multiplexada (OFDM) , em que o recetor inclui um 5 aparelho de processamento de dados de acordo com qualquer uma das reivindicações 1 a 6.

8. Um método para mapeamento de simbolos de dados recebidos a partir de um número predeterminado de sinais do sub-transportador de símbolo de Divisão de Frequência Ortoqonal Multiplexada OFDM para um fluxo de dados de saída, em que o número predeterminado de sinais do sub-transportador é determinado de acordo com um de uma pluralidade de modos de funcionamento e os símbolos de dados incluem primeiros conjuntos de símbolos de dados recebidos a partir dos primeiros símbolos OFDM, e segundos conjuntos de símbolos de dados recebidos a partir dos segundos símbolos OFDM, em que o método compreende leitura para uma memória (540) do número predeterminado de símbolos de dados a partir dos sinais do sub-transportador OFDM, leitura à saída da memória (540) dos símbolos dos dados para o fluxo de símbolo de saída de forma a ter efeito no mapeamento, sendo a leitura de saída efetuada numa ordem diferente da leitura de entrada, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito que os símbolos de dados são desintercalados a partir dos sinais do sub- transportador OFDM, geração do conjunto de endereços, um endereço que está a ser gerado para cada um dos símbolos recebido para mapeamento do símbolo de dados recebido a partir do sinal do sub-transportador de OFDM para o fluxo de símbolo de saída, em que a geração do conjunto de endereço, compreende utilização de um registo de deslocamento de resposta linear(200) incluindo um número predeterminado de estados de registo de forma a gerar 6 uma sequência de bits pseudo-aleatória de acordo com um gerador polinomial, utilização de um circuito de permutação (210) de modo a receber o conteúdo das etapas de registo de deslocamento e a permutar os bits presentes na etapa de registo de acordo com uma ordem de permutação para formar um endereço, e regeneração de um endereço quando um endereço gerado excede um endereço válido predeterminado máximo, em que o endereço válido predeterminado máximo é aproximadamente dezasseis mil, o registador de deslocamento da resposta linear tem treze fases de registo com um gerador polinomial para o registador de deslocamento da resposta linear de J? 'i [12] = R' i-i [0] 0 FVi [1] © -R'í-i [4] Θ R'i-^5] 0 •R'i-i[9] Θ R'i-i[ll] , e a ordem de permuta forma, com um bit adicional, um endereço de catorze bits, e o modo de funcionamento confere aproximadamente dezasseis mil sub-transportadores por simbolo OFDM o que é metade ou menos do que a metade de um número máximo de sub-transportadores nos símbolos OFDM de qualquer um dos modos de funcionamento, e a leitura para a memória do número predeterminado de símbolos de dados a partir dos sinais do sub-transportador de OFDM, e a leitura à saída a partir de memória dos símbolos de dados para o fluxo de símbolo de saída está de acordo com apenas um processo de intercalação ímpar, em que o processo de intercalação ímpar inclui apenas escrita dos primeiros conjuntos dos símbolos de dados recebidos a partir dos sub-transportadores dos primeiros símbolos OFDM numa primeira parte (410) da memória de intercalação (540) de acordo com uma ordem determinada pelo conjunto de endereços, 7 leitura à saída dos primeiros conjuntos de símbolos de dados a partir da primeira parte (410) da memória de intercalação (540) para o fluxo de dados de saída de acordo com a ordem sequencial dos primeiros conjuntos de símbolos de entrada de dados, escrita do segundo conjunto dos símbolos de dados recebidos a partir dos sub-transportadores dos segundos símbolos OFDM numa segunda parte (412) da memória de intercalação (540) de acordo com uma ordem definida pelo conjunto de endereços, e leitura à saída dos segundos conjuntos de símbolos de dados a partir da segunda parte (412) da memória de intercalação (540) para o fluxo de dados de saída de acordo com a ordem sequencial dos segundos conjuntos de símbolos de entrada de dados.

9. Um método de acordo com a reivindicação 8, compreendendo adição de um deslocamento ao endereço de catorze bits formado que modula o número predeterminado de símbolos do sub-transportador.

10. Um método de acordo com a reivindicação 9, compreendendo a geração do deslocamento utilizando um gerador de endereço (542) de um de uma pluralidade de modos de operação, sendo o deslocamento, um deslocamento aleatório.

11. Um método de acordo com qualquer uma das reivindicações 8, 9 ou 10, em que o código de permutação forma o endereço de catorze bits iRi[n] para o i-ésimo símbolo de dados a partir dos bits presentes na n-ésima fase de registo R'i[n] de acordo com um código definido pela tabela: Posições do bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit Ri 8 4 3 2 0 11 1 5 12 10 6 7 9

12. Um método de acordo com qualquer uma das reivindicações 8 a 11, compreendendo a alteração do código de permutação, que permuta a ordem dos bits da fase de registo de modo a formar o conjunto de endereços a partir de um simbolo OFDM para outro.

13. Um método de acordo com a reivindicação 12, em que a alteração do código de permutação, que permuta a ordem dos bits da fase de registo de modo a formar os endereços a partir de um simbolo OFDM para outro inclui a passagem cíclica através de uma sequência de diferentes códigos de permutação para símbolos OFDM sucessivos.

14. Um método de acordo com a reivindicação 13, em que a sequência dos códigos de permutação compreende dois códigos de permutação, que são Posições do bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit Ri 8 4 3 2 0 11 1 5 12 10 6 7 9 e Posições do bit R'i 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições do bit Ri 7 9 5 3 11 1 4 0 2 12 10 8 6

15. Um método de receção de dados a partir de símbolos modulados de Divisão de Frequência Ortogonal Multiplexada OFDM, em que o método inclui receção de um número predeterminado de símbolos de dados a partir de um número predeterminado de 9 sinais do sub-transportador a partir dos simbolos OFDM, e formação de um fluxo de dados de saida utilizando o método de acordo com qualquer uma das reivindicações 8 a 14. Lisboa, 17 de Abril de 2013