ES2441995T3

ES2441995T3 - Aparato y método de procesamiento de datos

Info

Publication number: ES2441995T3
Application number: ES08253335.7T
Authority: ES
Inventors: Matthew Paul Athol Taylor; Samuel Asanbeng Atungsiri; John Nicholas Wilson
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-10-30
Filing date: 2008-10-15
Publication date: 2014-02-07
Anticipated expiration: 2028-10-15
Also published as: PT2421166E; US20090110092A1; TWI440342B; TW200935836A; USRE46550E1; DK2056468T3; EP2056469A1; GB0819086D0; ES2403516T3; EP2056469B1; KR20090045098A; EP2056470A1; US20120106673A1; JP5252552B2; PL2056468T3; PT2056463E; US10020970B2; EP2421166A2; EP2421163A2; ES2427220T3

Abstract

Un aparato de procesamiento de datos utilizable para efectuar el mapeado de correspondencia de símbolos dedatos de entrada a comunicarse en un número predeterminado de señales de sub-portadoras de símbolos Multiplexadospor División de Frecuencias Ortogonales, OFDM, estando el número predeterminado de señales de sub-portadorasdeterminado en función de una pluralidad de modos operativos y los símbolos de datos de entrada incluyendo primerosconjuntos de símbolos de datos de entrada y segundos conjuntos de símbolos de datos de entrada, cuyo aparato deprocesamiento de datos comprende: un intercalador (33) utilizable para realizar un proceso de intercalado impar que intercala los primeros conjuntos desímbolos de datos de entrada en las señales de sub-portadoras de primeros símbolos OFDM y un proceso de intercaladopar que intercala los segundos conjuntos de símbolos de datos de entrada en las señales de sub-portadoras desegundos símbolos OFDM,incluyendo el proceso de intercalado impar: la escritura de los primeros conjuntos de símbolos de datos de entrada en una memoria del intercalador (100) enconformidad con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada yla lectura de los primeros conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en lasseñales de sub-portadoras de los primeros símbolos OFDM en conformidad con un orden definido por un código depermutación,incluyendo el proceso de intercalado par: la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) enconformidad con un orden definido por el código de permutación yla lectura de los segundos conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en lasseñales de sub-portadoras de los segundos símbolos OFDM en conformidad con un orden secuencial, de modo quemientras los símbolos de datos de entrada desde el primer conjunto están siendo objeto de lectura desde posiciones enla memoria del intercalador (100), pueden ser objeto de escritura los símbolos de datos de entrada, desde el segundoconjunto, en las posiciones que acaban de ser objeto de lectura desde y cuando los símbolos de datos de entrada desdeel segundo conjunto son leídos desde las posiciones en la memoria del intercalador (100), con los símbolos de datos deentrada, desde un primer conjunto siguiente, pudiendo ser objeto de escritura en las posiciones desde donde acaban deleerse, en dondecuando el modo operativo es un modo que incluye mitad o menos de la mitad de un número de señales de subportadorasde un número total de sub-portadoras en los símbolos OFDM para transmitir los símbolos de datos deentrada que pueden admitirse por la memoria del intercalador (100), el aparato de procesamiento de datos utilizable paraintercalar los símbolos de datos de entrada desde ambos primero y segundo conjuntos, en conformidad con solamente elproceso de intercalado impar.

Description

Aparato y método de procesamiento de datos

5 CAMPO DE LA INVENCIÓN

La presente invención se refiere a un aparato de procesamiento de datos utilizable para establecer un mapeado de correspondencia de los símbolos de entrada en señales de sub-portadoras de un símbolo multiplexado por división de frecuencias ortogonales (OFDM). Las formas de realización de la presente invención pueden dar a conocer un transmisor de OFDM.

ANTECEDENTES DE LA INVENCIÓN

La norma de difusión de vídeo digital-terrestre (DVB-T) utiliza la multiplexión por división de frecuencias ortogonales

15 (OFDM) para comunicar datos que representan imágenes de vídeo y sonido a receptores a través de una señal de comunicaciones de radiodifusión. Se conocen dos modos operativos para la norma DVB-T que se denominan como el modo de 2k y el modo de 8k. El modo de 2k proporciona 2048 sub-portadoras mientras que el modo de 8k proporciona 8192 sub-portadoras. De forma similar como para la norma de difusión de vídeo digital-portátil (DVB-H) se ha proporcionado un modo de 4k, en donde el número de sub-portadoras es 4096.

Con el fin de mejorar la integridad de los datos comunicados utilizando DVB-T o DVB-H, se proporciona un intercalador de símbolos para poder intercalar los símbolos de datos de entrada cuando estos símbolos son objeto de mapeado de correspondencia en las señales de sub-portadoras de un símbolo de OFDM. Dicho intercalador de símbolos comprende una memoria del intercalador en combinación con un generador de direcciones. El generador de direcciones genera una 25 dirección para cada uno de los símbolos de entrada, indicando cada dirección una de las señales de sub-portadoras del símbolo de OFDM en el que el símbolo de datos ha de mapearse. Para el modo de 2k y para el modo de 8k se ha dado a conocer una disposición en la norma de DVB-T para generar las direcciones para el mapeado de correspondencia. Análogamente, para el modo de 4k de la norma DVB-H, se ha proporcionado una disposición para generar direcciones para el mapeado y un generador de direcciones para poner en práctica este mapeado se da a conocer en la solicitud de patente europea 04251667.4. El generador de direcciones comprende un registro de desplazamiento de realimentación lineal que es utilizable para generar una secuencia de bits pseudo-aleatoria y un circuito de permutación. El circuito de permutación permuta el orden del contenido del registro de desplazamiento de realimentación lineal para poder generar una dirección. La dirección proporciona una indicación de una de las sub-portadoras de OFDM para soportar un símbolo de datos de entrada almacenado en la memoria del intercalador, con el fin de efectuar el mapeado de correspondencia

35 de los símbolos de entrada en las señales de sub-portadoras del símbolo de OFDM. En conformidad con un desarrollo adicional de la norma de difusión de vídeo digital-terrestre, conocida como DVB-T2, se ha propuesto que han de proporcionarse modos para comunicación de datos adicionales. Por lo tanto, un problema técnico se presenta al proporcionar una puesta en práctica eficiente de un intercalador para cada modo, lo que proporcionará un buen rendimiento al mismo tiempo que reduce un coste de puesta en práctica.

En un artículo titulado “Un nuevo demapeador reconfigurable de alta velocidad – arquitectura de de-intercalador de símbolos para DVB-T” por Howarth L et al, ha dado a conocer un transmisor adecuado para DVB-T que está dispuesto para efectuar el mapeado de correspondencia de palabras de bits de datos/desde una fuente de entrada en símbolos de modulación y para intercalar los símbolos de modulación en las sub-portadoras de símbolos de OFDM. El intercalador

45 incluye una memoria del intercalador para escritura de los símbolos de modulación desde el flujo continuo de entrada fuente en la memoria del intercalador antes de que el mapeado de correspondencia de los símbolos de modulación forme la memoria del intercalador en las sub-portadoras de los símbolos de OFDM. Se da a conocer, además, un receptor que incluye un de-intercalador de símbolos para el mapeado de correspondencia de los símbolos de modulación recibidos desde los símbolos de OFDM en un flujo continuo de símbolos de salida, efectuando la lectura de los símbolos de modulación entrantes y salientes de una memoria del intercalador.

SUMARIO DE LA INVENCIÓN

En conformidad con un aspecto de la idea inventiva de la presente invención se da a conocer un aparato de

55 procesamiento de datos que está dispuesto para efectuar el mapeado de correspondencia de los símbolos de datos de entrada a comunicarse en un número de predeterminado de señales de sub-portadoras de símbolos multiplexados por división de frecuencias ortogonales OFDM. El número predeterminado de señales de sub-portadoras se determina en conformidad con uno de entre una pluralidad de modos operativos y los símbolos de datos de entrada se dividen en primeros conjuntos de símbolos de datos de entrada y segundos conjuntos de símbolos de datos de entrada. El aparato de procesamiento de datos comprende: un intercalador utilizable para realizar un proceso de intercalado impar que intercala los primeros conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de los primeros símbolos de OFDM y un proceso de intercalado par que intercala los segundos conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de los segundos símbolos de OFDM. El proceso de intercalado impar incluye la escritura de los primeros conjuntos de símbolos de datos de entrada en una memoria del intercalador en conformidad

65 con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada y la lectura de los primeros conjuntos de símbolos de datos desde la memoria del intercalador en las señales de sub-portadoras de los primeros

símbolos de OFDM, en conformidad con un orden definido por un código de permutación. El proceso de intercalado par incluye la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador en conformidad con un orden definido por el código de permutación y la lectura de los segundos conjuntos de símbolos de datos, desde la memoria del intercalador, en las señales de sub-portadoras de los segundos símbolos de OFDM en conformidad con un orden secuencial. Mientras los símbolos de datos de entrada, desde el primer conjunto, están siendo objeto de lectura desde las posiciones en la memoria del intercalador, los símbolos de datos de entrada, desde el segundo conjunto, pueden ser objeto de escritura en las posiciones que se acaban de leer y cuando se está leyendo los símbolos de datos de entrada desde el segundo conjunto a partir de las posiciones en la memoria del intercalador, pudiendo los símbolos de datos de entrada, desde un primer conjunto siguiente, ser objeto de escritura en las posiciones que se acaban de leer. Además, cuando el modo de modulación es un modo que incluye la mitad o menos de la mitad de un número de señales de sub-portadoras que un número máximo de sub-portadoras en los símbolos de OFDM para soportar los símbolos de datos de entrada en cualquier modo, el aparato de procesamiento de datos es utilizable para intercalar los símbolos de datos de entrada, desde ambos primero y segundo conjuntos, en conformidad con el proceso de intercalado impar.

Los primeros símbolos de OFDM pueden ser símbolos de OFDM impares y los segundos símbolos de OFDM pueden ser símbolos de OFDM pares.

En algunos transmisores y receptores de OFDM convencionales, que operan en conformidad con los modos de 2k y 8k para DVB-T y el modo de 4k para DVB-H, se utilizan dos procesos de intercalado de símbolos en el transmisor y en el receptor, uno para los símbolos de OFDM pares y otro para los símbolos de OFDM impares. Sin embargo, el análisis ha demostrado que los sistemas de intercalado, diseñados para los intercaladores de símbolos de 2k y 8k para DVB-T y el intercalador de símbolos de 4k para DVB-H, funcionan mejor para símbolos impares que para símbolos pares. Formas de realización de la presente invención están dispuestas de modo que solamente el proceso de intercalado de símbolos impares se utilice a no ser que el transmisor/receptor esté en el modo con el número máximo de sub-portadoras. Por lo tanto, cuando el número de símbolos de datos que pueden soportarse por las sub-portadoras de un símbolo de OFDM en uno de la pluralidad de modos operativos es menor que la mitad del número de símbolos de datos que pueden soportarse en un modo operativo que proporcione el mayor número de señales de sub-portadoras que soporten datos por símbolos de OFDM, en tal caso, un intercalador del transmisor del receptor de los símbolos de OFDM está dispuesto para intercalar los símbolos de datos de ambos primero y segundo conjuntos utilizando el proceso de intercalado impar. Puesto que el intercalador está realizando el intercalado de los símbolos de datos de los primero y segundo conjuntos de símbolos de datos en los símbolos de OFDM utilizando el proceso de intercalado impar, el intercalador utiliza diferentes partes de la memoria del intercalador parar realizar la escritura a la entrada y la lectura a la salida de los símbolos de datos. De este modo, en comparación con la realización, a modo de ejemplo, en donde el intercalador está utilizando el proceso de intercalado impar y el proceso de Intercalado par para intercalar los primero y segundo conjunto de símbolos de datos en los primero y segundo símbolos de OFDM sucesivos, que utiliza la memoria disponible, la magnitud de la capacidad de memoria utilizada es dos veces el número de símbolos de datos que pueden soportarse por un símbolo de OFDM para el intercalado solamente impar. Esta situación operativa se compara con un requisito de memoria de, una sola vez, el número de símbolos de datos, que pueden soportarse en un símbolo de OFDM en el modo con el mayor número de símbolos de datos por símbolos de OFDM utilizando los procesos de intercalado impar y par. Sin embargo, el número de sub-portadoras por símbolo de OFDM para este modo operativo máximo es dos veces la capacidad del siguiente mayor número de sub-portadoras por símbolo de OFDM para cualquier otro modo operativo con el siguiente número más grande de sub-portadoras por símbolo de OFDM.

En conformidad con algunas formas de realización a modo de ejemplo, por lo tanto, un tamaño mínimo de la memoria del intercalador puede proporcionarse en función del número máximo de símbolos de datos de entrada que pueden soportarse en las sub-portadoras de los símbolos de OFDM, que están disponibles para soportar los símbolos de datos de entrada en cualquiera de los modos operativos.

En algunas formas de realización, el modo operativo que proporciona el número máximo de sub-portadoras por símbolo de OFDM es un modo de 32K. Los otros modos pueden incluir uno o más modos de 2K, 4K, 8K y 16K. De este modo, como se apreciará a partir de la anterior explicación, en el modo de 32K, se utilizan los procesos de intercalado impar y par para intercalar los símbolos de datos, de modo que el tamaño de la memoria del intercalador pueda ser simplemente suficiente para contabilizar 32K símbolos de datos. Sin embargo, para el modo de 16K y cualquiera de los demás modos, entonces se utiliza solamente el proceso de intercalado impar, de modo que con el modo de 16K se requiere un tamaño de memoria equivalente de 32K símbolos, con el modo de 4K requiriendo un tamaño de memoria equivalente de 8K símbolos y con el modo de 2K se requiere un tamaño de memoria equivalente de 4K.

En algunas formas de realización, a modo de ejemplo, se utiliza un código de permutación diferente para realizar el intercalado para los símbolos de OFDM sucesivos. El uso de diferentes códigos de permutación para símbolos de OFDM sucesivos puede proporcionar una ventaja por cuanto que el aparato de procesamiento de datos es utilizable para intercalar los símbolos de datos de entrada a comunicarse en las señales de sub-portadoras de cada uno de los símbolos de OFDM solamente mediante lectura en los símbolos de datos en la memoria en un orden secuencial y la salida de lectura de los símbolos de datos desde la memoria del intercalador en un orden determinado en conformidad con el conjunto de direcciones generadas por el generador de direcciones.

Varios aspectos y características de la presente invención se definen en las reivindicaciones adjuntas. Otros aspectos de la idea inventiva incluyen un aparato de procesamiento de datos utilizable para realizar un mapeado de correspondencia de los símbolos recibidos desde un número predeterminado de señales de sub-portadoras de un símbolo multiplexado por división de frecuencias ortogonales (OFDM) en un flujo continuo de símbolos de salida así como un transmisor.

5 BREVE DESCRIPCIÓN DE LOS DIBUJOS

Formas de realización de la presente invención se describirán ahora, a modo de ejemplo, solamente con referencia a los dibujos adjuntos, en donde las partes análogas están provistas de referencias numéricas correspondientes y en donde:

10 La Figura 1 es un diagrama de bloques esquemático de un transmisor de OFDM que puede utilizarse, a modo de ejemplo, con la norma de DVB-T2;

La Figura 2 es un diagrama de bloques esquemático de partes del transmisor, ilustrado en la Figura 1, en donde un

15 dispositivo de mapeado de correspondencia de símbolos y un constructor de tramas ilustra el funcionamiento de un intercalador;

La Figura 3 es un diagrama de bloques esquemático del intercalador de símbolos ilustrado en la Figura 2;

20 La Figura 4 es un diagrama de bloques esquemático de una memoria del intercalador que se ilustra en la Figura 3 y el de-intercalador de símbolos correspondientes en el receptor;

La Figura 5 es un diagrama de bloques esquemático de un generador de direcciones ilustrado en la Figura 3 para el modo de 16K;

25 La Figura 6(a) es un diagrama que ilustra los resultados de un intercalador que utiliza el generador de direcciones ilustrado en la Figura 5 para símbolos de OFDM pares y la Figura 6 (b) es un diagrama que ilustra los resultados de simulación de diseño para símbolos de OFDM impares, mientras que la Figura 6(c) es un diagrama que ilustra resultados comparativos para un generador de direcciones que utiliza un código de permutación distinto para los símbolos de

30 OFDM pares y la Figura 6(d) es un diagrama correspondiente para los símbolos de OFDM impares;

La Figura 7 es un diagrama de bloques esquemático de un receptor de OFDM, que se puede utilizar, a modo de ejemplo, con la norma de DVB-T2;

35 La Figura 8 es un diagrama de bloques esquemático de un de-intercalador de símbolos que se ilustra en la Figura 7;

La Figura 9(a) es un diagrama que ilustra los resultados para un intercalador que utiliza el generador de direcciones ilustrado en la Figura 5 para símbolos de OFDM pares y la Figura 9(b) es un diagrama que ilustra los resultados para símbolos de OFDM impares. Las Figuras 9(a) y 9(b) muestran trazados de la distancia a la salida del intercalador de sub

40 portadoras que estaban adyacentes a la entrada del intercalador;

La Figura 10 proporciona un diagrama de bloques esquemático del intercalador de símbolos ilustrado en la Figura 3, que representa un modo operativo en el que se realiza el intercalado en conformidad con un modo de intercalado impar solamente y

45 La Figura 11 proporciona un diagrama de bloques esquemático del de-intercalador de símbolos, ilustrado en la Figura 8, que representa el modo operativo en el que se realiza el intercalado en conformidad con el modo de intercalado impar solamente.

50 DESCRIPCIÓN DE FORMAS DE REALIZACIÓN PREFERIDAS

Se ha propuesto que el número de modos, que están disponibles dentro de la norma de DVB-T2 debería extenderse para incluir un modo de 1k, un modo de 16k y un modo de 32k. La siguiente descripción se proporciona para ilustrar la operación de un intercalador de símbolos, en conformidad con la técnica actual, aunque se apreciará que el intercalador

55 de símbolos se puede utilizar con otros modos y otras normas de DVB.

La Figura 1 proporciona un diagrama de bloques, a modo de ejemplo, de un transmisor de OFDM codificado que puede utilizarse, a modo de ejemplo, para transmitir imágenes de vídeo y señales de audio en conformidad con la norma DVB-T2. La Figura 1, una fuente de programas genera datos a transmitirse por el transmisor de COFDM. Un codificador de

60 vídeo 2, un codificador de audio 4 y un codificador de datos 6 generan señales de vídeo, audio y otros datos a transmitirse, que se aplican a un multiplexor de programas 10. La salida del multiplexor de programas 10 forma un flujo continuo mutliplexado con otra información requerida para comunicar las señales de vídeo, audio y otros datos. El multiplexor 10 proporciona un flujo continuo en un canal de conexión 12. Pueden existir numerosos de dichos flujos continuos multiplexados que se aplican en diferentes derivaciones A, B, etc. Para mayor simplicidad, solamente se

65 describirá la derivación A.

Según se ilustra en la Figura 1, un transmisor de COFDM 20 recibe el flujo continuo en un bloque de dispersión de energía y adaptación de multiplexor 22. El bloque de dispersión de energía y adaptación de multiplexor 22 aleatoriza los datos y alimenta los datos adecuados a un codificador de corrección de errores 24 en sentido directo que realiza la codificación de corrección de errores del flujo continuo. Un intercalador de bits 26 se proporciona para intercalar los bits de datos codificados que para la forma de realización a modo de ejemplo, de DVB-T2 es la salida del codificador de LDCP/BCH. La salida desde el intercalador de bits 26 se alimenta para un bit en el dispositivo de mapeado de constelación 28, que efectúa el mapeado de correspondencia del grupo de bits en un punto de constelación, que ha de utilizarse para transportar los bits de datos codificados. Las salidas desde bits en el dispositivo de mapeado de constelación 28 son etiquetas de puntos de constelación que representan componentes reales e imaginarios. Las etiquetas de puntos de constelación representan símbolos de datos formados a partir de dos o más bits, que dependen del sistema de modulación empleado. Estos últimos se referirán como celdas de datos. Estas celdas de datos se hacen pasar a través de un intercalador de tiempos 30 cuyo efecto es intercalar celdas de datos resultantes de múltiples palabras de códigos de LDPC.

Las celdas de datos se reciben por un dispositivo constructor de tramas 32, con celdas de datos generadas por la derivación B, etc., en la Figura 1, a través de otros canales 31. El dispositivo constructor de tramas 32 forma, entonces, numerosas celdas de datos en secuencias a transmitirse en los símbolos de COFDM, en donde un símbolo de COFDM comprende varias celdas de datos, estando cada celda de datos en correspondencia con una de las sub-portadoras. El número de sub-portadoras dependerá del modo de funcionamiento del sistema, que puede incluir uno de 1k, 2k, 4k, 8k, 16k o 32k, cada uno de los cuales proporciona un diferente número de sub-portadoras en conformidad, a modo de ejemplo, con la tabla siguiente:

Modo: Sub-portadoras

1K: 756

2K: 1512

4K: 3024

8K: 6048

16K: 12096

32K: 24192

Número de sub-portadoras adaptadas desde DVB-T/H

En consecuencia, a modo de ejemplo, el número de sub-portadoras para el modo de 16k es doce mil noventa y seis. Para el sistema DVB-T2, el número de sub-portadoras por símbolo de OFDM puede variar dependiendo del número de portadoras pilotos y otras portadoras reservadas. De este modo, en DVB-T2, a diferencia de DVB-T, el número de subportadoras para transmitir datos no es fijo. Los sistemas de difusión pueden seleccionar uno de los modos operativos de entre 1k, 2, 4k, 8k, 16k, 32k que proporcionan, cada uno de ellos, una gama de sub-portadoras para datos por símbolos de OFDM. El máximo disponible para cada uno de estos modos es 1024, 2048, 4096, 8192, 16384, 32768, respectivamente. En DVB-T2, una trama de capa física está constituida por numerosos símbolos de OFDM. En condiciones normales, la trama se inicia con uno o más símbolos de preámbulo o P2 de OFDM, que se siguen luego por un número de símbolos de OFDM que soportan la carga útil. El final de la trama de capa física está marcado por un símbolo de cierre de trama. Para cada modo operativo, el número de sub-portadoras puede ser diferente para cada tipo de símbolo. Además, esta circunstancia operativa puede variar para cada una en función de si se selecciona, o no, una extensión de ancho de banda, se autoriza, o no, una reserva de tono y en función de qué configuración de subportadoras piloto se ha seleccionado. En consecuencia, resulta difícil dicha generalización para un número específico de sub-portadoras por símbolo de OFDM. Sin embargo, el intercalador de frecuencias, para cada modo, puede intercalar cualquier símbolo cuyo número de sub-portadoras sea menor o el mismo que el número disponible máximo de subportadoras para el modo dado. A modo de ejemplo, en el modo de 1k, el intercalador funcionaría para símbolos con su número de sub-portadoras menor o igual a 1024 y para el modo de 16k con el número de sub-portadoras que sea menor

o igual a 16384.

La secuencia de celdas de datos a soportarse en cada símbolo de COFDM se transmite luego al intercalador de símbolos 33. El símbolo de COFDM se genera luego por un bloque constructor de símbolos de COFDM 37 que introduce señales piloto y de sincronización alimentadas desde un conformador de señales piloto e incorporadas 36. Un modulador de OFDM 38 forma, entonces, el símbolo de OFDM en el dominio del tiempo que se alimenta a un procesador de inserción de guarda 40 para generar un intervalo de guarda entre símbolos y luego, a un convertidor digital a analógico 42 y por último, a un amplificador de RF dentro del extremo frontal de RF 44 para su posible difusión por el transmisor de COFDM desde una antena 46.

Creación de un modo de 16k

Para crear un nuevo modo de 16k, a modo de ejemplo, han de definirse varios elementos, uno de los cuales es el intercalador de símbolos de 16k 33. El dispositivo de mapeado de bits a constelación 28, el intercalador de símbolos 33 y el dispositivo constructor de tramas 32 se ilustran, con más detalle, en la Figura 2,

Según se explicó anteriormente, la presente invención da a conocer un medio para proporcionar un mapeado cuasióptimo de los símbolos de datos en las señales de sub-portadoras OFDM. Según la técnica dada a conocer, a modo de ejemplo, el intercalador de símbolos se proporciona para efectuar el mapeado de correspondencia óptimo de símbolos de datos de entrada en las señales de sub-portadoras de COFDM en conformidad con un código de permutación y

5 polinomio generador, que se ha verificado mediante análisis de simulación.

Según se ilustra en la Figura 2, una ilustración más detallada, a modo de ejemplo, del dispositivo de mapeado de bits a constelación de símbolos 28 y el dispositivo constructor de tramas 32 se proporcionan para ilustrar una forma de realización, a modo de ejemplo, de la técnica actual. Los bits de datos, recibidos desde el intercalador de bits 26 a través de un canal 62, son agrupados en conjuntos de bits a ser objeto de mapeado en una celda de datos, en función del número de bits por símbolo proporcionado por el sistema de modulación. Los grupos de bits, que forman una palabra de datos, se alimentan, en paralelo a través de canales de datos 64, a un procesador de mapeado de correspondencia 66. El procesador de mapeado de correspondencia 66 selecciona, entonces, uno de los símbolos de datos, en conformidad con un mapeado preasignado. El punto de constelación se representa por una componente real y una componente

15 imaginaria que se proporciona al canal de salida 29 como una de un conjunto de entradas al dispositivo constructor de tramas 32.

El dispositivo constructor de tramas 32 recibe las celdas de datos desde el dispositivo de mapeado de bits a constelación 28 a través del canal 29, junto con celdas de datos desde los otros canales 31. Después de construir una trama de numerosas secuencias de celdas de COFDM, las celdas de cada símbolo de COFDM son objeto de posterior escritura en una memoria del intercalador 100 y de escritura de la memoria del intercalador 100 en función de las direcciones escritas y de las direcciones leídas generadas por un generador de direcciones 102. En conformidad con el orden de escritura y lectura, se consigue el intercalado de las celdas de datos, generando las direcciones adecuadas. La operación del generador de direcciones 102 y de la memoria del intercalador 100 se describirá, con más detalle, más adelante

25 haciendo referencia a las Figuras 3, 4 y 5. Las celdas de datos intercaladas se combinan luego con los símbolos pilotos y de sincronización recibidos desde el conformador de señalización piloto e incorporado 36 en un dispositivo constructor de símbolos OFDM 37, para formar el símbolo de COFDM, que se alimenta al modulador de OFDM 38 según se explicó anteriormente.

Intercalador

La Figura 3 proporciona una ilustración, a modo de ejemplo, de partes del intercalador de símbolos 33, que representa la técnica actual para intercalar símbolos. En la Figura 3, las celdas de datos de entrada desde el dispositivo constructor de tramas 32 son objeto de escritura en la memoria del intercalador 100. Las celdas de datos se escriben en la memoria del 35 intercalador 100 en función de una dirección de escritura alimentada desde el generador de direcciones 102 a través del canal 104 y de la lectura desde la memoria del intercalador 100 en función de una dirección de lectura alimentada desde el generador de direcciones 102 a través de un canal 106. El generador de direcciones 102 genera la dirección de escritura y la dirección de lectura según se explica más adelante, dependiendo de si el símbolo de COFDM es impar o par, lo que se identifica a partir de una señal alimentada desde un canal 108 y dependiendo de un modo seleccionado, que se identifica a partir de una señal alimentada desde un canal 110. Según se explica, el modo puede ser uno de entre un modo de 1k, un modo de 2k, un modo de 4k, un modo de 8k, un modo de 16k o un modo de 32k. Según se describe más adelante, la dirección de escritura y la dirección de lectura se generan de forma diferente para los símbolos de OFDM impares y pares, según se explica haciendo referencia a la Figura 4, que proporciona una forma de realización, a modo de ejemplo, de la memoria del intercalador 100. Según se describirá más adelante, la operación de intercalado se

45 realiza, de forma diferente, para símbolos de COFDM impares y pares, que son primero y segundos símbolos de COFDM sucesivos.

En la forma de realización, a modo de ejemplo, ilustrada en la Figura 4, la memoria del intercalador se ilustra incluyendo una parte superior 100 que representa la operación de la memoria del intercalador en el transmisor y una parte inferior 340, que ilustra la operación de la memoria del intercalador en el receptor. El intercalador 100 y el de-intercalador 340 se ilustran juntos en la Figura 4 con el fin de facilitar el entendimiento de su operación. Según se ilustra en la Figura 4, una representación de la comunicación entre el intercalador 100 y el de-intercalador 340, a través de otros dispositivos y a través de un canal de transmisión, se ha simplificado y representado como una sección 140 entre el intercalador 100 y el de-intercalador 340. La operación del intercalador 100 se describe a continuación.

55 Aunque la Figura 4 proporciona una ilustración de solamente cuatro celdas de datos de entrada en una realización, a modo de ejemplo, de cuatro señales de sub-portadoras de un símbolo de COFDM, se apreciará que la técnica ilustrada en la Figura 4 se puede extender a un mayor número de sub-portadoras tales como 756 para el modo de 1k, 1512 para el modo de 2k, 3024 para el modo de 4k y 6048 para el modo de 8k, 12096 para el modo de 16k y 24192 para el modo de 32k.

El direccionamiento de entrada y de salida de la memoria del intercalador 100, ilustrada en la Figura 4, se representa para símbolos impares y pares. Para un símbolo de COFDM par, las celdas de datos se toman desde el canal de entrada 77 y se escriben en la memoria del intercalador 124.1 en función de una secuencia de dirección 120 generadas para 65 cada símbolo de COFDM por el generador de direcciones 102. Las direcciones de escritura se aplican para el símbolo

par, por lo que el intercalado ilustrado se efectúa mediante la disposición aleatoria de las direcciones de escritura. Por lo tanto, para cada símbolo intercalado y(h(q)) = y’(q).

Para símbolos impares, se utiliza la misma memoria del intercalador 124.2. Sin embargo, según se ilustra en la Figura 4

5 para el símbolo impar, el orden de escritura a la entrada 132 está en la misma secuencia de direcciones utilizada para la lectura a la salida del símbolo par anterior 126. Esta característica permite que las puestas en práctica del intercalador de símbolos impares y pares, se utilice solamente con una memoria del intercalador 100 a condición de que la operación de lectura a la salida, para una dirección dada, se realice antes de la operación de escritura a la entrada. Las celdas de datos escritas en la memoria del intercalador 124, durante símbolos impares, son objeto, entonces, de lectura en una secuencia 134 generada por el generador de direcciones 102 para símbolo de COFDM par siguiente y así sucesivamente. De este modo, solamente se genera una dirección por símbolos, con las operaciones de lectura y de escritura para el símbolo de COFDM impar/par realizándose al mismo tiempo.

En resumen, según se representa en la Figura 4, una vez que se ha calculado el conjunto de direcciones H(q) para todas

15 las sub-portadoras activas, el vector de entrada Y’ = (y0’, y1’, y2’,… yNmax-1’) se procesa para obtener el vector intercalado Y = (y0, y1, y2,,,.yNmax-1) definido por:

yH(q) = y’q para símbolos pares para q = 0,…,Nmax-1

yq = y’H(q) para símbolos impares para q = 0,…, Nmax-1

Dicho de otro modo, para símbolos de OFDM pares, las palabras de entrada se escriben en una forma permutada en una memoria y se vuelven a escribir en una forma secuencial, mientras que para los símbolos impares, se escriben secuencialmente y se vuelven a leer de forma permutada. En el caso anterior, la permutación H(q) se define por la tabla

25 siguiente:

q: 0 1 2 3

H(q): 1 3 0 2

Tabla 1: Permutación para un caso simple en donde Nmax = 4

Según se ilustra en la Figura 4, el de-intercalador 340 funciona para invertir el intercalado aplicado por el intercalador 100, aplicando el mismo conjunto de direcciones que fue generado por un generador de direcciones equivalente, pero aplicando las direcciones de escritura a la entrada y de lectura a la salida en sentido inverso. En consecuencia, para los símbolos pares, las direcciones de escritura a la entrada 342 están en un orden secuencial, mientras que las direcciones de lectura a la salida 344 se proporcionan por el generador de direcciones. En correspondencia, para los símbolos

35 impares, el orden de escritura a la entrada 346 se determina a partir del conjunto de direcciones generadas por el generador de direcciones, mientras que la lectura a la salida 348 está en orden secuencial.

Generación de direcciones para el modo de 16k

Un diagrama de bloques esquemático del algoritmo utilizado para generar la función de permutación H(q) se representa en la Figura 5 para el modo de 16k.

Una puesta en práctica del generador de direcciones 102 para el modo de 16k se ilustra en la Figura 5. En la Figura 5, un registro de desplazamiento de realimentación lineal se forma por las trece etapas de registro 200 y una puerta lógica

45 XOR 202 que se conecta a las etapas del registro de desplazamiento 200 en conformidad con un polinomio generador. Por lo tanto, en función del contenido del registro de desplazamiento 200, se proporciona un bit siguiente del registro de desplazamiento desde la salida de la puerta lógica XOR 202 efectuando una operación lógica con el contenido de los registros de desplazamiento R[0], R[1], R[4], R[5], R[9], R[11] en conformidad con el polinomio generador:

Según el polinomio generador, una secuencia de bits pseudo-aleatoria se genera a partir del contenido del registro de desplazamiento 200. Sin embargo, con el fin de generar una dirección para el modo de 16k según se ilustra, se proporciona un circuito de permutación 210 que permuta efectivamente el orden de los bits dentro del registro de 55 desplazamiento 200.1 desde un orden R’i[n] a un orden Ri[n], en la salida del circuito de permutación 210. Trece bits, desde la salida del circuito de permutación 210, se alimentan luego en un canal de conexión 212 al que se añade un bit más significativo a través de un canal 214 que se proporciona por un circuito de permutación 218. Por lo tanto, una dirección de catorce bits se genera en el canal 212. Sin embargo, con el fin de garantizar la autenticidad de una dirección, un circuito de control de direcciones 216 analiza la dirección generada para determinar si excede de un valor máximo predeterminado. El valor máximo predeterminado puede corresponder al número máximo de señales de subportadoras, que están disponibles para símbolos de datos dentro del símbolo de COFDM, disponible para el modo que se está utilizando. Sin embargo, el intercalador para el modo de 16k puede utilizarse también para otros modos, por lo que el generador de direcciones 102 puede utilizarse también para el modo de 2k, el modo de 4k, el modo de 8k y el

modo de 16k ajustando, consecuentemente, el número de la dirección válida máxima. El generador de direcciones del modo de 16k podría utilizarse también para el modo de 32k, generando un primer conjunto de direcciones hasta 16k y luego, generando un segundo conjunto de direcciones con una compensación fija para el mapeado de correspondencia de símbolos de datos en las portadoras restantes desde un espacio de direcciones de 16k a 32k.

5 Si la dirección generada supera el valor máximo predeterminado, en tal caso, se genera una señal de control por la unidad de control de direcciones 216 y se alimenta, a través de un canal de conexión 220, a una unidad de control 224. Si la dirección generada excede el valor máximo predeterminado, entonces, esta dirección se rechaza y una nueva dirección se regenera para ese símbolo particular.

10 Para el modo de 16k, se define una palabra de (Nr-1) bits R’i, con Nr = log2 Mmax, en donde Mmax = 16384 utilizando un registro LFSR (Registro de Desplazamiento de Realimentación Lineal).

Los polinomios utilizados para generar esta secuencia son: 15

en donde i varía desde 0 a Mmax-1

20 Una vez que se ha generado una palabra R’i, la palabra R’i pasa a través de una permutación para generar otra palabra de (Nr -1) bits denominada Rj. Rj se deriva de R’i mediante las permutaciones de bits dadas a continuación.

R’i posiciones de bits: 12 11 10 9 8 7 6 5 4 3 2 1 0

Rj posiciones de bits: 8 4 3 2 0 11 1 5 12 10 6 7 9

25 Permutación de bits para el modo de 16k A modo de ejemplo, esto significa que para el modo de 16k, el número de bits 12 de R’i se envía en el número de posición de bits 8 de Rj. 30 La dirección H(q) se deriva, entonces, de Ri mediante la aplicación de la ecuación siguiente:

La parte de (i mod2) · 2N-1 de la ecuación anterior se representa en la Figura 5 por el bloque basculante T 218.

35 A continuación, se realiza un control de direcciones en H(q) para verificar que la dirección generada está dentro del margen de direcciones aceptables: si (H(q)<Nmax), en donde Nmax = 12096, a modo de ejemplo, en el modo de 16k, entonces, la dirección es válida. Si la dirección no es válida, se informa a la unidad de control e intentará generar una nueva H(q) incrementando el índice i.

40 La función del bloque basculante es cerciorarse de que no generamos una dirección que exceda de Nmax dos veces en una fila. En efecto, si se generó un valor excedente, esto significa que el MSB (esto es, el bit de basculamiento) de la dirección H(q) era uno. Por ello, el siguiente valor generado tendrá un bit MSB puesto a cero, con lo que se asegura la generación de una dirección válida.

45 Las siguientes ecuaciones resumen el comportamiento global y ayudan a entender la estructura de bucles de este algoritmo:

q = 0; 50 para (i = 0; i < Mmax; i = i + 1)

si (H(q)<Nmax) q = q+1; }

Análisis que soporta el generador de direcciones para el modo de 16k

La selección del polinomio generador y del código de permutación, anteriormente escritos, para el generador de direcciones 102 para el modo de 16k se ha identificado después del análisis de simulación del rendimiento relativo del 5 intercalador. El rendimiento relativo del intercalador se ha evaluado utilizando una capacidad relativa del intercalador para separar símbolos sucesivos o una “calidad de intercalado”. Según se explicó anteriormente, efectivamente el intercalado debe realizarse para ambos símbolos impares y pares, con el fin de utilizar una memoria del intercalador única. La medida relativa de la calidad del intercalador se determina definiendo una distancia D (en número de sub-portadoras). Un criterio C se elige para identificar varias sub-portadoras que están a una distancia menor o igual a D, a la salida del

10 intercalador que estaban a una distancia igual o menor que D a la entrada del intercalador, siendo, entonces, el número de sub-portadoras, para cada distancia D, ponderado con respecto a la distancia relativa. El criterio C se evalúa para los símbolos de COFDM impares y pares. Al minimizar C se produce un intercalador de calidad superior.

15 en donde Neven(d) y Nodd(d) son los números de sub-portadoras en un símbolo par e impar, respectivamente, a la salida del intercalador que permanece dentro del espaciamiento d entre las sub-portadoras.

El análisis del intercalador, anteriormente identificado para el modo de 16k, para un valor de D = 5 se ilustra en la Figura

20 6(a) para los símbolos de COFDM pares y en la Figura 6(b) para lo símbolo de COFDM impares. Según el análisis anterior, el valor de C para el código de permutación anteriormente identificado para el modo de 16k generó un valor de C = 22.43, es decir, el número ponderado de sub-portadoras con símbolos que se separan por cinco o menos en la salida, en función de la ecuación anterior, era 22.43.

25 Un análisis correspondiente se proporciona para un código de permutación alternativo para símbolos de COFDM pares en la Figura 6(c) y para símbolos de COFDM impares en la Figura 6(d). Según puede deducirse al comparar los resultados ilustrados en las Figuras 6(a) y 6(b), existen más componentes presentes que representan símbolos separados por pequeñas distancias, tales como D = 1 y D = 2, cuando se comparan con los resultados mostrados en las Figuras 6(a) y 6(b), lo que ilustra que el código de permutación anteriormente identificado, para el intercalador de

30 símbolos de modo de 16k, genera un intercalador de calidad superior.

Códigos de permutación alternativos

Los siguientes nueve códigos posibles alternativos (posiciones de [n]Rj bits, en donde n = 1 a 9) se han encontrado para

35 proporcionar un intercalador de símbolos con una buena calidad según se determina por el criterio C anteriormente identificado.

R’i posiciones de bits: 12 11 10 9 8 7 6 5 4 3 2 1 0

[1] Ri posiciones de bits: 7 12 5 8 9 1 2 3 4 10 6 11 0

[2] Ri posiciones de bits: 8 5 4 9 2 3 0 1 6 11 7 12 10

[3] Ri posiciones de bits: 7 5 6 9 11 2 3 0 8 4 1 12 10

[4] Ri posiciones de bits: 11 5 10 4 2 1 0 7 12 8 9 6 3

[5] Ri posiciones de bits: 3 9 4 10 0 6 1 5 8 11 7 2 12

[6] Ri posiciones de bits: 4 6 3 2 0 7 1 5 8 10 12 9 11

[7] Ri posiciones de bits: 10 4 3 2 1 8 0 6 7 9 11 5 12

[8] Ri posiciones de bits: 10 4 11 3 7 1 5 0 2 12 8 6 9

[9] Ri posiciones de bits: 2 4 11 9 0 10 1 7 8 6 12 3 5

Permutación de bits para el modo de 16k 40

Receptor

La Figura 7 proporciona una ilustración, a modo de ejemplo, de un receptor que puede utilizarse con la técnica presente.

Según se indica en la Figura 7, una señal de COFDM se recibe por una antena 300 y se detecta por un sintonizador 302 45 y se convierte en una forma digital por un convertidor analógico a digital 304. Un procesador de eliminación de intervalos

de guarda 306 elimina el intervalo de guarda desde un símbolo de COFDM recibido, antes que se recuperen datos desde

el símbolo de COFDM utilizando un procesador de Transformada de Fourier Rápida (FFT) 308 en combinación con un

estimador de canales y un procesador de corrección 310 en cooperación con una unidad de decodificación de señalización incorporada 311, en conformidad con técnicas conocidas. Los datos demodulados se recuperan desde un dispositivo demapeado de correspondencia 312 y se alimentan a un de-intercalador de símbolos 314 que funciona para efectuar el mapeado inverso del símbolo de datos recibidos para regenerar un flujo continuo de datos de salida con los datos de-intercalados.

El de-intercalador de símbolos 314 se forma a partir de un aparato de procesamiento de datos, según se ilustra en la Figura 7, con una memoria del intercalador 540 y un generador de direcciones 542. La memoria del intercalador es según se ilustra en la Figura 4 y funciona como ya se explicó anteriormente para efectuar el de-intercalado utilizando conjuntos de direcciones generados por el generador de direcciones 542. El generador de direcciones 542 se conforma según se indica en la Figura 8 y está dispuesto para generar direcciones correspondientes para el mapeado de correspondencia de los símbolos de datos recuperados desde cada una de las señales de sub-portadoras de COFDM en un flujo continuo de datos de salida.

Las partes restantes del receptor de COFDM, ilustrado en la Figura 7, se proporcionan para efectuar la decodificación de corrección de errores 318 para corregir errores y recuperar una estimación de los datos fuente.

Una ventaja proporcionada por la técnica actual, para el receptor y el transmisor, a la vez, es que un intercalador de símbolos y un de-intercalador de símbolos, que funcionan en los receptores y transmisores, se pueden conmutar entre los modos de 1k, 2k, 4k, 8k, 16k y 32k cambiando los polinomios generadores y el orden de permutación. En consecuencia, el generador de direcciones 542, ilustrado en la Figura 8, incluye una entrada 544, que proporciona una indicación del modo así como una entrada 546 que indica si existen, o no, símbolos de COFDM impares/pares. Una puesta en práctica flexible se proporciona, en consecuencia, porque un intercalador de símbolos y un de-intercalador se pueden formar según se ilustra en las Figuras 3 y 8 con un generador de direcciones según se representa en la Figura 5. Por lo tanto, el generador de direcciones se puede adaptar a los diferentes modos cambiando a los polinomios generadores y los órdenes de permutación indicados para cada uno de los modos. A modo de ejemplo, esta operación se puede efectuar utilizando un cambio de software. Como alternativa, en otras formas de realización, una señal incorporada que indica el modo de la transmisión de DVB-T2 se puede detectar en el receptor en la unidad de procesamiento de señalización incorporada 311 y se utiliza para configurar automáticamente el de-intercalador de símbolos en conformidad con el modo detectado.

Como alternativa, según se indicó anteriormente, se pueden utilizar diferentes intercaladores con diferentes modos, simplemente adaptando la dirección válida máxima en conformidad con el modo que se está empleando.

Uso óptimo de intercaladores impares

Según se ilustra en la Figura 4, dos procesos de intercalado de símbolos, uno para símbolos de COFDM pares y otro para símbolos de COFDM impares permite la reducción de la cantidad de memoria utilizada durante el intercalado. En la forma de realización, a modo de ejemplo, ilustrada en la Figura 4, el orden de escritura para el símbolo impar es el mismo que el orden de lectura para el símbolo par y por lo tanto, mientras un símbolo impar está siendo objeto de lectura desde la memoria, un símbolo par puede escribirse en la posición que acaba de leerse; posteriormente, cuando el símbolo par se lee desde la memoria, el siguiente símbolo impar puede ser objeto de escritura en la posición que se acaba de leer.

Según se indicó anteriormente, durante un análisis experimental del rendimiento de los intercaladores (utilizando el criterio C según se definió anteriormente) y que se representa, a modo de ejemplo, en la Figura 9(a) y la Figura 9(b) se ha descubierto que los sistemas de intercalado diseñados para los intercaladores de símbolos de 2k y de 8k para el DVB-T y el intercalador de símbolos de 4k para DVB-H funcionan mejor para los símbolos impares que para los símbolos pares. En consecuencia, a partir de los resultados de evaluación del rendimiento de los intercaladores, a modo de ejemplo, según se ilustra en las Figuras 9(a) y 9(b), han dado a conocer que los intercaladores impares funcionan mejor que los intercaladores pares. Esta circunstancia puede deducirse al comparar la Figura 9(a) que muestra resultados para un intercalador para símbolos pares y la Figura 6(b) que ilustra resultados para símbolos impares: puede observarse que la distancia media a la salida del intercalador de sub-portadoras que eran adyacentes a la entrada del intercalador es mayor para un intercalador para símbolos impares que para un intercalador para símbolos pares.

Se entenderá entonces que la cantidad de memoria de intercalador requerida para poner en práctica un intercalador de símbolos depende del número de símbolo de datos objeto de mapeado de correspondencia en los símbolos de portadoras de COFDM. De este modo, un intercalador de símbolos, en el modo de 16k, requiere la mitad de memoria necesaria para poner en práctica un intercalador de símbolos del modo 32k y de forma similar, la cantidad de memoria necesaria para poner en práctica un intercalador de símbolos de 8k es la mitad de la requerida para poner en práctica un intercalador de 16k. Por lo tanto, un transmisor o receptor que esté dispuesto para poner en práctica un intercalador de símbolos de un modo, que establece el número máximo de símbolos de datos que se pueden soportar por símbolos de OFDM, entonces, ese receptor o transmisor incluirá memoria suficiente para poner en práctica dos procesos de intercalado impares para cualquier otro modo, que proporcionan la mitad o menos de la mitad del número de subportadoras por símbolos de OFDM en ese modo máximo dado. A modo de ejemplo, un receptor o un transmisor que incluye un intercalador de 32k tendrán suficiente memoria para admitir dos procesos de intercalado impares de 16k, cada uno con su propia memoria de 16k.

Por lo tanto, con el fin de obtener el mejor rendimiento de los procesos de intercalado impares, un intercalador de símbolos, capaz de admitir múltiples modos de modulación, puede disponerse de modo que solamente se utilice un proceso de intercalado de símbolos impar si en un modo que comprende la mitad o menos de la mitad del número de sub-portadoras en un modo máximo, que representa el número máximo de sub-portadoras por símbolo de OFDM. Por lo tanto, este modo máximo establece la magnitud de memoria máxima. A modo de ejemplo, en un transmisor/receptor capaz del modo de 32k, cuando funciona en un modo con menos portadoras (p.e., 16k, 8k, 4k o 1k), entonces en lugar de emplear procesos de intercalado de símbolos impares y pares separados, utilizaría dos intercaladores impares.

Una ilustración de una adaptación del intercalador de símbolos 33, que se representa en la Figura 3, cuando se intercalan símbolos de datos de entrada en las sub-portadoras de símbolos de OFDM, en el modo de intercalado impar, solamente se ilustra en la Figura 10. El intercalador de símbolos 33.1 corresponde exactamente al intercalador de símbolos 33 según se ilustra en la Figura 3, con la excepción de que el generador de direcciones 102.1 está adaptado para realizar solamente el proceso de intercalado impar. Para la forma de realización, a modo de ejemplo, ilustrada en la Figura 10, el intercalador de símbolos 33.1 está funcionando en un modo en donde el número de símbolos de datos, que pueden soportarse por el símbolo de OFDM, es menor que la mitad del número máximo que puede soportarse por un símbolo de OFDM en un modo operativo con el mayor número de sub-portadoras por símbolo de OFDM. En consecuencia, el intercalador de símbolos 33.1 se ha dispuesto para la partición en la memoria del intercalador 100. Para la ilustración actual, representada en la Figura 10, la memoria del intercalador 100 se divide, entonces, en dos partes, 401, 402. A modo de ilustración del intercalador de símbolos 33.1 que funciona en un modo en el que los símbolos de datos son objeto de mapeado en los símbolos de OFDM que utilizan el proceso de intercalado impar, la Figura 10 proporciona una vista ampliada de cada mitad de la memoria del intercalador 401,402. La vista ampliada proporciona una ilustración del modo de intercalado impar según se representa para el lado del transmisor para cuatro símbolos A, B, C, D reproducidos a partir de la Figura 4. En consecuencia, según se ilustra en la Figura 10, para conjuntos sucesivos de primero y segundo símbolos de datos, los símbolos de datos son objeto de escritura en la memoria del intercalador 401, 402 en un orden secuencial y objeto de lectura en función de las direcciones generadas por el generador de direcciones 102 en un orden permutado en función de las direcciones generadas por el generador de direcciones según se explicó anteriormente. En consecuencia, según se ilustra en la Figura 10, puesto que se está realizando un proceso de intercalado impar para conjuntos sucesivos de primero y segundo conjuntos de símbolos de datos, la memoria del intercalador debe ser objeto de partición en dos partes. Los símbolos desde un primer conjunto de símbolos de datos son objeto de escritura en una primera mitad de la memoria del intercalador 401 y los símbolos desde un segundo conjunto de símbolos de datos son objeto de escritura una segunda parte de la memoria del intercalador 402, porque el intercalador de símbolos ya no es capaz de reutilizar las mismas partes de la memoria del intercalador de símbolos que las que se pueden admitir cuando se funciona en un modo de intercalado impar y par.

Una forma de realización, a modo de ejemplo, correspondiente del intercalado en el receptor, que aparece en la Figura 8, pero adaptada para funcionar con un proceso de intercalado impar solamente, se ilustra en la Figura 11. Según se representa en la Figura 11, la memoria del intercalador 540 se divide en dos mitades 410, 412 y el generador de direcciones 542 está adaptado para escritura de símbolos de datos en la memoria del intercalador y para leer símbolos de datos desde la memoria del intercalador en respectivas partes de la memoria 410, 402, para conjuntos sucesivos de símbolos de datos para poner en práctica solamente un proceso de intercalado impar. Por lo tanto, en correspondencia con la representación ilustrada en la Figura 10, la Figura 11 ilustra el mapeado de correspondencia del proceso de intercalado que se realiza en el receptor y se ilustra en la Figura 4 como una vista ampliada que se utiliza para las primera y segunda mitades de la memoria de intercalado 410, 412. Por lo tanto, un primer conjunto de símbolos de datos son objeto de escritura en una primera parte de la memoria del intercalador 410 en un orden permutado definido en función de las direcciones generadas por el generador de direcciones 342 según se ilustra por el orden de escritura de los símbolos de datos que proporcionan una secuencia de escritura de 1, 3, 0, 2. Según se ilustra, los símbolos de datos son objeto de posterior lectura de la primera parte de la memoria del intercalador 410 en un orden secuencial, con lo que se recupera la secuencia original A, B, C, D.

En correspondencia, un segundo conjunto posterior de símbolos de datos, que se recuperan a partir de un símbolo de OFDM sucesivo, son objeto de escritura en la segunda mitad en la memoria del intercalador 412 en función de las direcciones generadas por el generador de direcciones 542 en un orden permutado y objeto de lectura en el flujo continuo de datos de salida en un orden secuencial.

En una forma de realización, a modo de ejemplo, las direcciones generadas para un primer conjunto de símbolos de datos para escritura en la primera mitad de la memoria del intercalador 410 se pueden reutilizar para la escritura de un segundo conjunto posterior de símbolos de datos en la memoria del intercalador 412. En correspondencia, el transmisor puede reutilizar también direcciones generadas para una mitad del intercalador para un primer conjunto de datos para lectura de un segundo conjunto de símbolos de datos que han sido objeto de escritura en la segunda mitad de la memoria en orden secuencial.

Utilización de una secuencia de permutaciones

En una forma de realización, a modo de ejemplo, el generador de direcciones puede aplicar un código de permutación diferente a partir de un conjunto de códigos de permutación para símbolos de OFDM sucesivos. Utilizando una secuencia de permutaciones en el generador de direcciones del intercalador se reduce la probabilidad de que cualquier bit de entrada de datos al intercalador no module siempre la misma sub-portadora en el símbolo de OFDM. A modo de otro ejemplo, se podrían utilizar dos generadores de direcciones, uno de ellos para generar direcciones para el primer conjunto de símbolos de datos y la primera mitad de la memoria y el otro para generar una secuencia diferente de

5 direcciones para el segundo conjunto de símbolos de datos y la segunda mitad de la memoria. Los dos generadores de direcciones podrían diferir en su elección de código de permutación desde la tabla de permutaciones correctas anteriores, a modo de ejemplo.

A modo de otro ejemplo, se podría utilizar una secuencia cíclica, de modo que un código de permutación diferente, en un

10 conjunto de códigos de permutación en una secuencia, se utilice para símbolos de OFDM sucesivos y luego, se repita. Esta secuencia cíclica podría ser, a modo de ejemplo, de una longitud de dos o cuatro. Para las formas de realización, a modo de ejemplo, del intercalador de símbolos de 16k, una secuencia de dos códigos de permutación que sean objeto de ciclo a través de un símbolo de OFDM podría ser, a modo de ejemplo:

15 8 4 3 2 0 11 1 5 12 10 6 7 9

7 9 5 3 11 1 4 0 2 12 10 8 6

mientras que una secuencia de cuatro códigos de permutación podría ser: 20 8 4 3 2 0 11 1 5 12 10 6 7 9

7 9 5 3 11 1 4 0 2 12 10 8 6

25 6 11 7 5 2 3 0 1 10 8 12 9 4

5 12 9 0 3 10 2 4 6 7 8 11 1

El conmutador de un código de permutación a otro podría efectuarse en respuesta a un cambio en la señal de impar/par 30 indicada en el canal de control 108. En respuesta, la unidad de control 224, cambia el código de permutación en el circuito de código de permutación 210 mediante la línea de control 111.

Para la realización, a modo de ejemplo, de un intercalador de símbolos de 1k, dos códigos de permutación podrían ser:

35 4 3 2 1 0 5 6 7 8

3 2 5 0 1 4 7 8 6

mientras que cuatro códigos de permutación podrían ser: 40 4 3 2 1 0 5 6 7 8

3 2 5 0 1 4 7 8 6

45 7 5 3 8 2 6 1 4 0

1 6 8 2 5 3 4 0 7

Otras combinaciones de secuencias pueden ser posibles para modos de portadoras de 2k, 4k y 8k o en realidad, un

50 modo de portadora de 0.5k. A modo de ejemplo, los siguientes códigos de permutación para cada uno de los modos de 0.5k, 2k, 4k y 8k proporcionan una de-correlación adecuada de símbolos y se pueden utilizar, de forma cíclica, para generar la compensación a la dirección generada por un generador de direcciones para cada uno de los modos respectivos:

55 Modo de 2k: 0 7 5 1 8 2 6 9 3 4 * 4 8 3 2 9 0 1 5 6 7 8 3 9 0 2 1 5 7 4 6 7 0 4 8 3 6 9 1 5 2

60 Modo de 4k: 7 10 5 8 1 2 4 9 0 3 6 ** 6 2 7 10 8 0 3 4 1 9 5 9 5 4 2 3 10 1 0 6 8 7

65 1 4 10 3 9 7 2 6 5 0 8

Modo de 8k: 5 11 3 0 10 8 6 9 2 4 1 7 * 10 8 5 4 2 9 1 0 6 7 3 11 11 6 9 8 4 7 2 1 0 10 5 3

5 8 3 11 7 9 1 5 6 4 0 2 10

Para los códigos de permutación indicados anteriormente, los dos primeros podrían utilizarse en un ciclo de dos secuencias, mientras que los cuatro podrían usarse para un ciclo de cuatro secuencias. Además, algunas secuencias adicionales de cuatro códigos de permutación, que son objeto de ciclo para proporcionar la compensación en un generador de direcciones para obtener una de-correlación correcta en los símbolos intercalados (algunos son comunes a los anteriores) se proporciona a continuación:

Modo 0.5k: 3 7 4 6 1 2 0 5

15 4 2 5 7 3 0 1 6 5 3 6 0 4 1 2 7 6 1 0 5 2 7 4 3

Modo 2k: 0 7 5 1 8 2 6 9 3 4 * 3 2 7 0 1 5 8 4 9 6 4 8 3 2 9 0 1 5 6 7 7 3 9 5 2 1 0 6 4 8

25 Modo 4k: 7 10 5 8 1 2 4 9 0 3 6 ** 6 2 7 10 8 0 3 4 1 9 5 10 3 4 1 2 7 0 6 8 5 9 0 8 9 5 10 4 6 3 2 1 7

Modo 8k: 5 11 3 0 10 8 6 9 2 4 1 7 * 8 10 7 6 0 5 2 1 3 9 4 11 11 3 6 9 2 7 4 10 5 1 0 8

35 10 8 1 7 5 6 0 11 4 2 9 3

* éstas son las permutaciones en la norma de DVB-T

** éstas son las permutaciones en la norma de DVB-H.

Formas de realización, a modo de ejemplo, de generadores de direcciones y de los intercaladores correspondientes, para los modos de 2k, 4k y 8k se dan a conocer en la solicitud de patente europea número 04251667.4. Un generador de direcciones para el modo de 0.5k se da a conocer en nuestra solicitud de patente en el Reino Unido co-pendiente número 0722553.5.

45 Otros aspectos varios en las características de la presente invención se definen en las reivindicaciones independientes. Varias modificaciones se pueden realizar a las formas de realización anteriormente descritas sin desviarse por ello del alcance de protección de la presente invención. En particular, la representación, a modo de ejemplo, del polinomio generador y el orden de permutación, que se haya utilizado para representar aspectos de la idea inventiva no están previstos para ser limitadores y se extienden a formas equivalentes del polinomio generador y del orden de permutación.

Según se apreciará, el transmisor y el receptor ilustrados en la Figuras 1 y 7, respectivamente, se proporcionan a modo de ilustración solamente y no están previstos para ser limitadores en modo alguno. A modo de ejemplo, se apreciará que la posición del intercalador de símbolos y del de-intercalador con respecto, a modo de ejemplo, al intercalador de bits y al

55 dispositivo de mapeado de correspondencia y al de-mapeador se pueden cambiar. Como se apreciará, el efecto del intercalador y del de-intercalador es invariable por su posición relativa, aunque el intercalador puede realizarse en el receptor. En consecuencia, el intercalador y el de-intercalador pueden funcionar con diferentes tipos de datos y pueden situarse, en forma distinta, a la posición descrita en las formas de realización a modo de ejemplo.

Según se explicó anteriormente, los códigos de permutación y el polinomio generador del intercalador, que se han descrito con referencia a una forma de realización de un modo particular, pueden aplicarse igualmente a otros modos, cambiando la dirección permitida máxima predeterminada, en función del número de portadoras para ese modo operativo.

65 En conformidad con una puesta en práctica de un receptor, se incluye un aparato de procesamiento de datos utilizable para realizar un mapeado de correspondencia de símbolos datos recibidos desde un número predeterminado de señales

de sub-portadoras de símbolos multiplexados por división de frecuencias ortogonales OFDM en un flujo continuo de datos de salida, siendo el número predeterminado de señales de sub-portadoras determinado en función de una pluralidad de modos operativos y siendo los símbolos de datos divididos en primeros conjuntos de símbolos de datos y segundos conjuntos de símbolos de datos. El aparato de procesamiento de datos comprende un intercalador utilizable para realizar un proceso de intercalado impar, que intercala los primeros conjuntos de símbolos de datos desde las señales de sub-portadoras de los primeros símbolos de OFDM en un flujo continuo de datos de salida y un proceso de intercalado par que realiza el intercalado de los segundos conjuntos de símbolos de datos desde las señales de subportadoras de segundos símbolos de OFDM en los flujos continuos de datos de salida. El proceso de intercalado impar incluye la escritura de los primeros conjuntos de símbolos de datos recuperados desde las señales de sub-portadoras de los primeros símbolos de OFDM en una memoria del intercalador en conformidad con un orden definido por un código de permutación y la lectura de los primeros conjuntos de símbolos de datos desde la memoria del intercalador, en conformidad con un orden secuencial en el flujo continuo de datos de salida. El proceso de intercalado par incluye la escritura de los segundos conjuntos de símbolos de datos recuperados desde las señales de sub-portadoras de los segundos símbolos de OFDM en la memoria del intercalador en conformidad con un orden secuencial y la lectura, a la salida, de los segundos conjuntos de símbolos de datos desde la memoria del intercalador en conformidad con un orden definido por el código de permutación en el flujo continuo de datos de salida, de modo que mientras los símbolos de datos desde el primer conjunto son objeto de lectura desde las posiciones en la memoria del intercalador, los símbolos de datos desde el segundo conjunto pueden ser objeto de escritura en las posiciones que se acaban de leer y cuando los símbolos de datos del segundo conjunto son objeto de lectura desde las posiciones en la memoria del intercalador, los símbolos de datos desde un siguiente primer conjunto pueden ser objeto de escritura en las posiciones que se acaban de leer. Cuando el modo de modulación es un modo que incluye la mitad o menos de la mitad de un número de señales sub-portadoras que un número total de sub-portadoras en los símbolos de OFDM para transmitir los símbolos de datos que pueden admitirse por la memoria del intercalador, el aparato de procesamiento de datos es utilizable para intercalar símbolos de datos desde los primero y segundo conjuntos en conformidad con el proceso de intercalado impar desde los primero y segundo símbolos de OFDM.

Según se indicó anteriormente, las formas de realización de la presente invención encuentran aplicación con normas DVB tales como DVB-T, DVB-T2 y DVB-H. A modo de ejemplo, formas de realización de la presente invención se pueden utilizar en un transmisor o un receptor que funcionen en conformidad con la norma DVB-T2, según se especifica en conformidad con la norma de ETSI, EN 302 755, aunque se apreciará que la presente invención no está limitada a la aplicación con DVB y puede extenderse a otras normas para transmisión o recepción, de tipo fijo y móvil. En otras formas de realización, a modo de ejemplo, la presente invención encuentra aplicación con la norma de transmisión por cable conocida como DVB-C2.

Además de las formas de realización, a modo de ejemplo, anteriormente descritas y los aspectos y características de la idea inventiva que se definen en las reivindicaciones adjuntas, otras formas de realización pueden dar a conocer un aparato de procesamiento de datos utilizable para efectuar el mapeado de correspondencia de símbolos de entrada a comunicarse en un número predeterminado de señales de sub-portadoras de un símbolo multiplexado por división de frecuencias ortogonales (OFDM). El número predeterminado de señales de sub-portadoras corresponde a un modo de modulación y los símbolos de entrada incluyen símbolos de datos impares y símbolos de datos pares. El aparato de procesamiento de datos comprende un intercalador utilizable para realizar un primer proceso de intercalado, que intercala símbolos de datos de entrada impares en las señales de sub-portadoras y un proceso de intercalado par que intercala símbolos de datos de entrada pares en las señales de sub-portadoras, siendo el primero proceso de intercalado impar y el proceso de intercalado par los que realizan las operaciones de lectura y escritura, respectivamente, de los símbolos de datos para el mapeado de correspondencia en las señales de sub-portadoras de OFDM para una memoria del intercalador, siendo la lectura realizada en un orden diferente que la operación de lectura a la entrada, de modo que mientras un símbolo impar es objeto de lectura desde una posición en la memoria, un símbolo par puede ser objeto de escritura en la posición que acaba de leerse y cuando un símbolo par es objeto de lectura desde la posición en la memoria, un siguiente símbolo impar puede ser objeto de escritura en la posición que se acaba de leer, con el proceso de intercalado impar realizando la lectura a la entrada y la lectura a la salida de los símbolos de datos impares desde la memoria del intercalador en conformidad con un sistema de intercalado impar y el proceso de intercalado par realizando las operaciones de lectura a la entrada y de le lectura a salida de símbolos de datos desde la memoria del intercalador en conformidad con un sistema de intercalado par. Cuando el modo de modulación es un modo que incluye la mitad o menos de la mitad de las señales de sub-portadoras que un número total de sub-portadoras que pueden admitirse por la memoria del intercalador, el aparato de datos es utilizable para asignar una parte de la memoria del intercalador al primer proceso de intercalado impar y asignar una segunda parte de la memoria del intercalador a un segundo proceso de intercalado impar que opera en conformidad con el primero, intercalando el segundo proceso de intercalado impar los símbolos de entrada pares.

Según otra forma de realización, a modo de ejemplo, un aparato de procesamiento de datos es utilizable para efectuar el mapeado de correspondencia de símbolos de entrada a comunicarse en un número predeterminado de señales de subportadoras de un símbolo multiplexado por división de frecuencias ortogonales (OFDM). El número predeterminado de señales de sub-portadoras corresponde a un modo de modulación y los símbolos de entrada incluyen primeros símbolos de datos para el mapeado de correspondencia en un primer símbolo de OFDM y segundos símbolos de datos para el mapeado de correspondencia en un segundo símbolo de OFDM. El aparato de procesamiento de datos comprende un intercalador utilizable para realizar un proceso de intercalado impar que intercala los primeros símbolos de datos de

entrada en las señales de sub-portadoras y un proceso de intercalado par que intercala segundos símbolos de datos de entrada en las señales de sub-portadoras, realizando el proceso de intercalado impar la escritura de los primeros símbolos de datos de entrada en una memoria del intercalador en conformidad con un orden secuencial de los primeros símbolos de datos de entrada y la lectura, a la salida, de los primeros símbolos de datos desde la memoria del 5 intercalador en las señales de sub-portadoras en conformidad con un orden definido por un código de permutación y la lectura a la salida de los segundos símbolos de datos desde la memoria del intercalador en las señales de subportadoras en conformidad con un orden secuencial de modo que mientras un primer símbolos de datos de entrada está siendo objeto de lectura desde una posición en la memoria del intercalador, un segundo símbolo puede ser objeto de escritura en la posición que se acaba de leer y cuando un segundo símbolo es objeto de lectura desde la posición en la

10 memoria del intercalador, un siguiente primer símbolo puede ser objeto de escritura en la posición que se acaba de leer. Cuando el modo de modulación es un modo que incluye la mitad o menos de la mitad de un número de señales de subportadoras que un número total de sub-portadoras que pueden admitirse por la memoria del intercalador, el aparato de procesamiento de datos es utilizable para intercalar primeros y segundos símbolos de entrada en conformidad con el proceso de intercalado impar.

15 Otra forma de realización, a modo de ejemplo, puede proporcionar un método de establecimiento de un mapeado de correspondencia de los símbolos de entrada a comunicarse en un número predeterminado de señales de sub-portadoras de un símbolo multiplexado por división de frecuencias ortogonales (OFDM). El método comprende el mapeado de correspondencia de los primeros símbolos de datos en un primer símbolo de OFDM y el mapeado de correspondencia

20 de los segundos símbolos de datos en un segundo símbolo de OFDM. El mapeado de correspondencia se realiza en conformidad con un proceso de intercalado impar, que intercala primeros símbolos de datos de entrada en las señales de sub-portadoras y un proceso de intercalado par que intercala segundos símbolos de datos de entrada en las señales de sub-portadoras, con el proceso de intercalado impar realizando la escritura de los primeros símbolos de datos de entrada en una memoria del intercalador, en conformidad con un orden secuencial de los primeros símbolos de datos de entrada

25 y efectuando la lectura a la salida de los primeros símbolos de datos desde la memoria del intercalador en las señales de sub-portadoras, en conformidad con un orden definido por un código de permutación, realizando el proceso de intercalado par la escritura de los segundos símbolos de datos de entrada en una memoria del intercalador en conformidad con un orden definido por el código de permutación y la lectura a la salida de los segundos símbolos de datos desde la memoria del intercalador en las señales de sub-portadoras en conformidad con un orden secuencial, de

30 modo que mientras está siendo objeto de lectura un primer símbolo de datos de entrada desde una posición en la memoria del intercalador, puede realizarse la escritura de un segundo símbolo en la posición que se acaba de leer y cuando un segundo símbolo es objeto de lectura desde la posición en la memoria del intercalador, un siguiente primer símbolo puede ser objeto de escritura en la posición que se acaba de leer y cuando el modo de modulación es un modo que incluye la mitad o menos de la mitad de un número de señales de sub-portadoras de un número total de sub

35 portadoras que pueden admitirse por la memoria del intercalador, los primero y segundos símbolos de entrada se intercalan en conformidad con el proceso de intercalado impar.

Claims

REIVINDICACIONES

1. Un aparato de procesamiento de datos utilizable para efectuar el mapeado de correspondencia de símbolos de datos de entrada a comunicarse en un número predeterminado de señales de sub-portadoras de símbolos Multiplexados por División de Frecuencias Ortogonales, OFDM, estando el número predeterminado de señales de sub-portadoras determinado en función de una pluralidad de modos operativos y los símbolos de datos de entrada incluyendo primeros conjuntos de símbolos de datos de entrada y segundos conjuntos de símbolos de datos de entrada, cuyo aparato de procesamiento de datos comprende:

un intercalador (33) utilizable para realizar un proceso de intercalado impar que intercala los primeros conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de primeros símbolos OFDM y un proceso de intercalado par que intercala los segundos conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de segundos símbolos OFDM,

incluyendo el proceso de intercalado impar:

la escritura de los primeros conjuntos de símbolos de datos de entrada en una memoria del intercalador (100) en conformidad con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada y

la lectura de los primeros conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras de los primeros símbolos OFDM en conformidad con un orden definido por un código de permutación,

incluyendo el proceso de intercalado par:

la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) en conformidad con un orden definido por el código de permutación y

la lectura de los segundos conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras de los segundos símbolos OFDM en conformidad con un orden secuencial, de modo que mientras los símbolos de datos de entrada desde el primer conjunto están siendo objeto de lectura desde posiciones en la memoria del intercalador (100), pueden ser objeto de escritura los símbolos de datos de entrada, desde el segundo conjunto, en las posiciones que acaban de ser objeto de lectura desde y cuando los símbolos de datos de entrada desde el segundo conjunto son leídos desde las posiciones en la memoria del intercalador (100), con los símbolos de datos de entrada, desde un primer conjunto siguiente, pudiendo ser objeto de escritura en las posiciones desde donde acaban de leerse, en donde

cuando el modo operativo es un modo que incluye mitad o menos de la mitad de un número de señales de subportadoras de un número total de sub-portadoras en los símbolos OFDM para transmitir los símbolos de datos de entrada que pueden admitirse por la memoria del intercalador (100), el aparato de procesamiento de datos utilizable para intercalar los símbolos de datos de entrada desde ambos primero y segundo conjuntos, en conformidad con solamente el proceso de intercalado impar.
2.

Un aparato de procesamiento de datos según la reivindicación 1, en donde el intercalador (100) incluye un controlador (108, 110), un generador de direcciones (102) y la memoria del intercalador (100), siendo el controlador utilizable para controlar el generador de direcciones (102) para generar las direcciones, durante el proceso de intercalado impar para la lectura de los primeros conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras del primero o de los primero y segundo símbolos OFDM en conformidad con un orden definido por el código de permutación y, durante el proceso de intercalado par, para la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) en conformidad con el orden definido por el código de permutación.
3.

Un aparato de procesamiento de datos según la reivindicación 1 o 2, en donde el generador de direcciones (102) incluye:

un registro de desplazamiento de realimentación lineal (200) que comprende un número predeterminado de etapas de registro y siendo utilizable para generar una secuencia de bits pseudo-aleatoria en conformidad con un polinomio generador,

un circuito de permutación (210) utilizable para recibir el contenido de las etapas del registro de desplazamiento (200) y para permutar los bits presentes en las etapas de registro en conformidad con el código de permutación para formar las direcciones de una de las sub-portadoras de OFDM y

una unidad de control (224) utilizable en combinación con un circuito de comprobación de direcciones (216) para regenerar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, siendo la dirección válida máxima predeterminada establecida en conformidad con el modo operativo.
4.

Un aparato de procesamiento de datos, según la reivindicación 1, 2 o 3, en donde un tamaño mínimo de la memoria del intercalador (100) puede proporcionarse en conformidad con el número máximo de símbolos de datos de entrada que pueden transmitirse en las sub-portadoras de los símbolos OFDM, que están disponibles para soportar los símbolos de datos de entrada en cualquiera de los modos operativos.
5.

Un aparato de procesamiento de datos según cualquier reivindicación precedente, en donde cuando se opera en el modo operativo que proporciona el número máximo de sub-portadoras por símbolo OFDM, el intercalador (33) es utilizable para usar la memoria del intercalador (100) disponible en conformidad con el proceso de intercalado impar y el proceso de intercalado par al efecto de la lectura de los símbolos de datos de entrada desde posiciones en la memoria del intercalador y la escritura de símbolos de datos de entrada en las posiciones que acaban de leerse y cuando se opera en cualquier otro modo en el que el número de sub-portadoras es la mitad o menos de la mitad del número de subportadoras para soportar los símbolos de datos de entrada por símbolos OFDM, el intercalador (33) es utilizable en el proceso de intercalado impar para la lectura de los símbolos de datos de entrada desde las primeras posiciones en la memoria del intercalador (100) y la escritura de los símbolos de datos de entrada en la memoria del intercalador (100) en segundas posiciones, siendo estas segundas posiciones diferentes de las primeras posiciones.
6.

Un aparato de procesamiento de datos según la reivindicación 5, en donde el modo operativo que proporciona el número máximo de sub-portadoras por símbolo OFDM es un modo de 32 K.
7.

Un aparato de procesamiento de datos según la reivindicación 6, en donde los otros modos incluyen uno o más de modos de 2K, 4K, 8K y 16K.
8.

Un aparato de procesamiento de datos según cualquiera de las reivindicaciones precedentes, en donde el aparato de procesamiento de datos es utilizable para cambiar el código de permutación que se usa para formar las direcciones desde un símbolo OFDM a otro.
9.

Un método para mapeado de correspondencia de símbolos de datos de entrada a comunicarse en un número predeterminado de señales de sub-portadoras de símbolos Multiplexados por División de Frecuencias Ortogonales, OFDM, siendo el número predeterminado de señales de sub-portadoras determinado en conformidad con uno de una pluralidad de modos operativos y los símbolos de datos de entrada incluyendo primeros conjuntos de símbolos de datos de entrada y segundos conjuntos de símbolos de datos de entrada, cuyo método comprende:

intercalar, en conformidad con un proceso de intercalado impar que intercala los primeros conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de los primeros símbolos OFDM y en conformidad con un proceso de intercalado par que intercala los segundos conjuntos de símbolos de datos de entrada en las señales de sub-portadoras de segundos símbolos OFDM,

incluyendo el proceso de intercalado impar:

la escritura de los primeros conjuntos de símbolos de datos de entrada en una memoria del intercalador (100) en conformidad con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada y

la lectura de los primeros conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras de los primeros símbolos OFDM en conformidad con un orden definido por un código de permutación y

el proceso de intercalado par que incluye

la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) en conformidad con un orden definido por el código de permutación y

la lectura de los segundos conjuntos de símbolos de datos de entrada desde la memoria del intercalador (100) en las señales de sub-portadoras de los segundos símbolos OFDM en conformidad con un orden secuencial, en donde el intercalado está dispuesto de modo que mientras los símbolos de datos de entrada, desde el primer conjunto, son objeto de lectura desde las posiciones en la memoria del intercalador (100), los símbolos de datos de entrada, desde el segundo conjunto, pueden ser objeto de escritura en las posiciones desde las que se acaba de leer y cuando los símbolos de datos de entrada, desde el segundo conjunto, son objeto de lectura desde las posiciones en la memoria del intercalador, los símbolos de datos de entrada, procedentes de un primer conjunto siguiente, pueden ser objeto de escritura en las posiciones que se acaban de leer y

cuando el modo operativo es un modo que incluye la mitad o menos de la mitad de un número de señales de subportadoras de un número total de sub-portadoras en los símbolos OFDM para soportar los símbolos de datos de entrada que pueden admitirse por la memoria del intercalador (100), el método comprende el intercalado de los símbolos de datos de entrada desde los primero y segundo conjuntos en conformidad con solamente el proceso de intercalado impar.
10. Un método según la reivindicación 9, en donde el proceso de intercalado comprende

generar direcciones utilizando un generador de direcciones (102) durante el proceso de intercalado impar para efectuar la lectura del primero o de los primero y segundo conjuntos de símbolos de datos de entrada, desde la memoria del 5 intercalador en las señales de sub-portadoras de los primeros símbolos OFDM, en conformidad con el orden definido por el código de permutación y

utilizar las direcciones generadas durante el proceso de intercalado par para realizar la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del intercalador (100) en conformidad con el orden definido por el código de permutación.
11. Un método según la reivindicación 9 o 10, en donde la generación de direcciones utilizando un generador de direcciones (102) comprende:

15 generar una secuencia de bits pseudo-aleatoria utilizando un registro de desplazamiento de realimentación lineal (200) que incluye un número predeterminado de etapas de registro y un polinomio generador,

recibir el contenido de las etapas del registro de desplazamiento (200),

permutar los bits presentes en las etapas del registro de desplazamiento en conformidad con el código de permutación para formar las direcciones de una de las sub-portadoras de OFDM y

regenerar una dirección cuando una dirección generada supera una dirección válida máxima predeterminada, siendo establecida la dirección válida máxima predeterminada en conformidad con el modo operativo.
12.

Un método según la reivindicación 9, 10 o 11, en donde un tamaño mínimo de la memoria del intercalador (100) puede proporcionarse en función del número máximo de símbolos de datos de entrada que pueden transmitirse en las sub-portadoras de los símbolos OFDM, que están disponibles para soportar los símbolos de datos de entrada en cualquiera de los modos operativos.
13.

Un método según cualquiera de las reivindicaciones 9 a 12, en donde

cuando funciona en el modo operativo que proporciona el número máximo de sub-portadoras por símbolo OFDM, el intercalado comprende la utilización de la memoria del intercalador (100) disponible en conformidad con el proceso de

35 intercalado impar y el proceso de intercalado par al efecto de la lectura de los símbolos de datos de entrada desde posiciones en la memoria del intercalador (100) y la escritura de símbolos de datos de entrada en las posiciones que acaban de leerse y

cuando se opera en cualquier otro modo en el que el número de sub-portadoras es mitad o menos de la mitad del número de sub-portadoras para soportar los símbolos de datos de entrada por símbolo de OFDM, el intercalado impar comprende:

la lectura de los primeros conjuntos de símbolos de datos de entrada desde las primeras posiciones en la memoria del intercalador (100) y la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria del

45 intercalador (100) en segundas posiciones, siendo las segundas posiciones diferentes de las primeras posiciones.
14.

Un método según la reivindicación 13, en donde el modo operativo que proporciona el número máximo de subportadoras por símbolo de OFDM es un modo de 32 K.
15.

Un método según la reivindicación 14, en donde los otros modos incluyen uno o más de los modos de 2K, 4K, 8K y 16K.
16.

Un método según cualquiera de las reivindicaciones 9 a 15, que comprende el cambio del código de permutación

para formar las direcciones desde un símbolo de OFDM a otro. 55
17.

Un transmisor para transmitir datos utilizando la multiplexión por división de frecuencias ortogonales (OFDM), incluyendo dicho transmisor un aparato de procesamiento de datos en conformidad con cualquiera de las reivindicaciones 1 a 8.
18.

Un transmisor según la reivindicación 17, en donde el transmisor es utilizable para transmitir datos en conformidad con una norma de difusión de vídeo digital, tal como la norma de difusión de vídeo digital-terrestre, la norma de difusión de vídeo digital-portátil o la norma de difusión de vídeo digital-terrestre 2.
19. Un método para transmitir datos utilizando la multiplexión por división de frecuencias ortogonales (OFDM), cuyo 65 método incluye la transmisión de los símbolos de OFDM,

establecer el mapeado de correspondencia de los símbolos de datos de entrada en el número predeterminado de señales de sub-portadoras de los símbolos de OFDM según cualquiera de las reivindicaciones 9 a 16 y

la transmisión de los símbolos OFDM.
20. Un método de transmisión, según la reivindicación 19, en donde la transmisión de los símbolos de datos de entrada objeto de lectura de la memoria utilizando las sub-portadoras de OFDM está en conformidad con una norma de difusión de vídeo digital, tal como la norma de difusión de vídeo digital- terrestre, la norma de difusión de vídeo digital–portátil o la norma de difusión de vídeo–terrestre 2.

Codificador vídeoBit para

AdaptaciónCodificadorIntercaladormapeador

dispersiónde bits

Codificador audioBCH LDPC constela

energía ciónCodificador datos

Codificación fuente y multiplexión Bit para

AdaptaciónCodificadoIntercaladormapeador

dispersiónr BCH de bits constela

energía LDPC

ción

Cons-

Constructor

tructor

Intercaladorsímbolos

tramas

símbolos OFDM

Pilotos +señalizaciónincorporada

Intercaladortiempos

Intercaladortiempos

Extremo frontal

Inserción

Modulador

intervalo OFDM guarda

Secuencia

direcciones

escritura:

Dirección RAM:

Secuencia

direcciones

lectura:

0,1,2,3

Secuencia transmitida

Secuencia

direcciones

escritura:

0,1,2,3

Dirección RAM:

Secuencia

direcciones

lectura:

Símbolos pares

Secuencia direcciones escritura:0,1,2,3

Dirección RAM:Secuencia direcciones lectura:

Intercalador en transmisor

Secuencia transmitida

Secuencia direcciones escritura:0,1,2,3

Dirección RAM:

Secuencia direcciones lectura:0,1,2,3

De-Intercalador en receptor

Símbolos impares

MODOIMPAR/PAR

Número de símbolos

Número de símbolos Número de símbolos

Número de símbolos

Desde antena Elimina-

Sintonición

zador guarda

Estimación canal y corrección Extracción señalincorporada

Demapeador

De

DecodificadorDe

corrección IntercaladorIntercaladorerrores de bits de símbolos

Símbolo entrada: Y’Símbolos pares/impares Generación Dirección H(q) Intercaladordirecciones RAM

Símbolo intercalado: Y

Modo

Número de portadoras

Símbolos pares Símbolos impares Secuencia

Secuencia

direcciones direcciones

escritura:escritura:

0,1,2,3

0,1,2,3 Dirección RAM:

Dirección RAM: Secuencia

Secuencia direcciones

direcciones lectura:

lectura: Intercalador en transmisor Intercalador en transmisor

Secuencia transmitida

Secuencia transmitida

Memoriaintercalador

Dirección escritura Dirección lectura

Impar/par Generadordirecciones Secuencia transmitida

Secuencia transmitida

Secuencia Secuencia

direcciones direcciones

escritura:escritura:

0,1,2,3

0,1,2,3 Dirección RAM:

Dirección RAM: Secuencia Secuencia

direcciones direcciones

lectura: lectura:

Símbolo entrada: Y’ Símbolos

Dirección H(q)

pares/impares Generación RAM direccionesintercalador

Símbolo intercalado: Y Modo