CN115765918A - 一种数据交织方法及数据交织装置 - Google Patents

一种数据交织方法及数据交织装置 Download PDF

Info

Publication number
CN115765918A
CN115765918A CN202210290884.3A CN202210290884A CN115765918A CN 115765918 A CN115765918 A CN 115765918A CN 202210290884 A CN202210290884 A CN 202210290884A CN 115765918 A CN115765918 A CN 115765918A
Authority
CN
China
Prior art keywords
symbols
subset
symbol
delay
delay line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210290884.3A
Other languages
English (en)
Inventor
黄科超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to PCT/CN2022/110483 priority Critical patent/WO2023029880A1/zh
Publication of CN115765918A publication Critical patent/CN115765918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本申请实施例公开了一种数据交织方法及数据交织装置。本申请实施例方法包括如下步骤。根据n条延迟线分别对n路数据流进行延迟。n为能被p整除的正整数，p为大于1的整数。每条延迟线的延迟取值为延迟取值集合中的任一种延迟取值，延迟取值集合包括p个延迟取值，延迟取值集合中最小的延迟取值为0，且延迟取值集合的p个延迟取值按从小到大的顺序每相邻两个延迟取值的差值为V个符号。延迟取值集合中每个延迟取值对应的延迟线的数量为n/p，V为大于或等于34的整数。从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合。对L个第一符号集合分别进行交织得到L个第二符号集合，第二符号集合与第一符号集合中的符号数量相同。

Description

一种数据交织方法及数据交织装置
本申请要求于2021年09月03日提交中国专利局、申请号为202111034610.X、发明名称为“一种数据交织方法及数据交织装置”的中国专利申请的优先权，其全部内容通过应用结合在本申请中。
技术领域
本申请涉及通信领域，尤其涉及一种数据交织方法及数据交织装置。
背景技术
在5G、云计算、大数据和人工智能等持续推动下，光通信系统及光传输网(opticaltransport network，OTN)正朝着大容量和超高速方向发展。采用前向纠错编码(forwarderror correction，FEC)对传输的数据进行纠错，能够解决传输误码，从接收数据中恢复出发送端发送的原始数据。
当前提出有一种级联FEC的传输方案，发端设备和发端处理模块通过连接单元接口(attachment unit interface，AUI)连接。发端设备对待传输数据进行第一FEC编码，并将第一FEC编码后的数据发送至发端处理模块。发端处理模块对第一FEC编码后的数据再进行第二FEC编码，并将第二FEC编码后的数据通过信道传输至数据接收端。具体地，发端处理模块会收到多路数据流，要分别先对多路数据流先进行卷积交织，再对卷积交织后的每一路数据流进行第二FEC编码。应理解，为了提升性能应当使得参与第二FEC编码的一路数据流来自于第一FEC编码后的多个码字，不过这需要采用时延较长的卷积交织来实现，在要求低时延的场景下应用效果不理想。
发明内容
本申请实施例提供了一种数据交织方法及数据交织装置。可以在采用较低时延的场景下获得较好的级联FEC方案性能。
第一方面，本申请提供了一种数据交织方法，该方法包括如下步骤。根据n条延迟线分别对n路数据流进行延迟，n为能被p整除的正整数，p为大于1的整数。每条延迟线的延迟取值为延迟取值集合中的任一种延迟取值，延迟取值集合包括p个延迟取值，延迟取值集合中最小的延迟取值为0，且延迟取值集合的p个延迟取值按从小到大的顺序每相邻两个延迟取值的差值为V个符号，V为大于或等于34的整数，延迟取值集合中每个延迟取值对应的延迟线的数量为n/p。之后，从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合，每个第一符号集合包括n×m个符号,L为大于或等于1的整数，m为大于或等于1的整数。进而，对L个第一符号集合分别进行交织得到L个第二符号集合，每个第二符号集合中的符号数量与每个第一符号集合中的符号数量相同。
在该实施方式中，n路数据流都为经过外码编码后的码字，在对n路数据流分别进行延迟之后，还将对延迟后的n路数据流进行数据交织。采用本申请提供的延迟处理方案，通过较短的时延就能实现延迟后的n路数据流在同一时刻输出的n个符号来自多个不同的外码码字，在保证较好性能的基础上也有助于降低数据交织的时延。也就是说，本申请中延迟处理与数据交织相结合的方案所采用的整体时延较低，更适用于要求低时延的应用场景。
在一些可能的实施方式中，p＝4，n能被16整除，n条延迟线包括至少一组延迟线，每一组延迟线包括16条相邻的延迟线，n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第一条件，其中，0≤k<n/16，a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14、a15为小于16的非负整数且互不相等，第一条件为：
第a0条延迟线的延迟取值和第a1条延迟线的延迟取值相差2V个符号，
第a2条延迟线的延迟取值和第a3条延迟线的延迟取值相差2V个符号，
第a4条延迟线的延迟取值和第a5条延迟线的延迟取值相差2V个符号，
第a6条延迟线的延迟取值和第a7条延迟线的延迟取值相差2V个符号，
第a8条延迟线的延迟取值和第a9条延迟线的延迟取值相差2V个符号，
第a10条延迟线的延迟取值和第a11条延迟线的延迟取值相差2V个符号，
第a12条延迟线的延迟取值和第a13条延迟线的延迟取值相差2V个符号，
第a14条延迟线的延迟取值和第a15条延迟线的延迟取值相差2V个符号。
在该实施方式中，对于客户侧为每个通道100Gb/s的8×100G接口且采用“100GRS-FEC”模式。若满足上述第一条件且V≥68时，32条数据流中的数据流0-15(或数据流16-31)经过延迟处理后每一次分别输出的16个符号中第a0个符号和第a1个符号来自2个不同的RS码字符号，第a2个符号和第a3个符号来自2个不同的RS码字符号，…，第a14个符号和第a15个符号来自2个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
在一些可能的实施方式中，n条延迟线的每一组16条延迟线中，延迟取值为0个符号、V个符号、2V个符号和3V个符号的延迟线数量均为4。
在一些可能的实施方式中，n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第二条件，第二条件为：
第a0条延迟线的延迟取值、第a4条延迟线的延迟取值、第a8条延迟线的延迟取值和第a12条延迟线的延迟取值互不相等，第a1条延迟线的延迟取值、第a5条延迟线的延迟取值、第a9条延迟线的延迟取值和第a13条延迟线的延迟取值互不相等，第a2条延迟线的延迟取值、第a6条延迟线的延迟取值、第a10条延迟线的延迟取值和第a14条延迟线的延迟取值互不相等，第a3条延迟线的延迟取值、第a7条延迟线的延迟取值、第a11条延迟线的延迟取值和第a15条延迟线的延迟取值互不相等。
在该实施方式中，对于客户侧为每个通道100Gb/s的1×800G接口或2×400G接口。若满足上述第二条件且V≥68时，32条数据流中的数据流0-15(或数据流16-31)经过延迟处理后每一次分别输出的16个符号中第a0个符号、第a4个符号、第a8个符号、第a12个符号来自4个不同的RS码字符号，第a1个符号、第a5个符号、第a9个符号、第a13个符号来自4个不同的RS码字符号，第a2个符号、第a6个符号、第a10个符号、第a14个符号来自4个不同的RS码字符号，第a3个符号、第a7个符号、第a11个符号、第a15个符号来自4个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
在一些可能的实施方式中，n条延迟线的第k组延迟线中第a0条延迟线、第a2条延迟线、第a4条延迟线、第a6条延迟线、第a8条延迟线、第a10条延迟线、第a12条延迟线和第a14条延迟线的延迟取值满足第三条件，第三条件为：
第a0条延迟线的延迟取值和第a4条延迟线的延迟取值相差2V个符号，第a2条延迟线的延迟取值和第a6条延迟线的延迟取值相差2V个符号，第a8条延迟线的延迟取值和第a12条延迟线的延迟取值相差2V个符号，第a10条延迟线的延迟取值和第a14条延迟线的延迟取值相差2V个符号。
在该实施方式中，对于客户侧为每个通道100Gb/s的4×200G接口。若满足上述第一和第三条件且V≥68时，32条数据流中的数据流0-15(或数据流16-31)经过延迟处理后每一次分别输出的16个符号中第a0个符号、第a1个符号、第a4个符号、第a5个符号来自4个不同的RS码字符号，且第a2个符号、第a3个符号、第a6个符号、第a7个符号来自4个不同的RS码字符号。第a8个符号、第a9个符号、第a12个符号、第a13个符号来自4个不同的RS码字符号，且第a10个符号、第a11个符号、第a14个符号、第a15个符号来自4个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
在一些可能的实施方式中，第一延迟取值集合{A}依次包括n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，第一延迟取值集合{A}包括下述项中的其中一项：
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,V,3V,2V,0,3V,V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,V,3V,2V,0,3V,V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,3V,V,2V,0,V,3V,0,2V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{0,2V,3V,V,2V,0,V,3V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,3V,V,2V,0,V,3V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,3V,V,2V,0,V,3V,0,2V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,V,3V,0,2V,3V,V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,V,3V,0,2V,3V,V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,3V,V,2V,0,V,3V,0,2V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{2V,0,3V,V,0,2V,V,3V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,3V,V,0,2V,V,3V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,3V,V,2V,0,V,3V,0,2V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
在该实施方式中，对于客户侧为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G(包含“100G RS-FEC-Int”和“100G RS-FEC”两种模式)接口。若满足上述第一延迟取值集合{A}且V≥68时，32条数据流中的数据流0-15(或数据流16-31)经过延迟处理后每一次分别输出的16个符号中第a0个符号、第a1个符号、第a4个符号、第a5个符号、第a8个符号、第a9个符号、第a12个符号、第a13个符号来自8个不同的RS码字符号，第a2个符号、第a3个符号、第a6个符号、第a7个符号、第a10个符号、第a11个符号、第a14个符号、第a15个符号来自8个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
在一些可能的实施方式中，n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第四条件，第四条件为：
第a0条延迟线的延迟取值和第a2条延迟线的延迟取值相等或相差2V个符号，
第a1条延迟线的延迟取值和第a3条延迟线的延迟取值相等或相差2V个符号，
第a2条延迟线的延迟取值和第a4条延迟线的延迟取值相等或相差2V个符号，
第a3条延迟线的延迟取值和第a5条延迟线的延迟取值相等或相差2V个符号，
第a4条延迟线的延迟取值和第a6条延迟线的延迟取值相等或相差2V个符号，
第a5条延迟线的延迟取值和第a7条延迟线的延迟取值相等或相差2V个符号，
第a8条延迟线的延迟取值和第a10条延迟线的延迟取值相等或相差2V个符号，
第a9条延迟线的延迟取值和第a11条延迟线的延迟取值相等或相差2V个符号，
第a10条延迟线的延迟取值和第a12条延迟线的延迟取值相等或相差2V个符号，
第a11条延迟线的延迟取值和第a13条延迟线的延迟取值相等或相差2V个符号，
第a12条延迟线的延迟取值和第a14条延迟线的延迟取值相等或相差2V个符号，
第a13条延迟线的延迟取值和第a15条延迟线的延迟取值相等或相差2V个符号。
在一些可能的实施方式中，第二延迟取值集合{B}依次包括n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，第二延迟取值集合{B}包括下述项中的其中一项：
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
在一些可能的实施方式中，编号取值集合{C}依次包括a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15的取值，取值集合{C}包括下述项中的其中一项：
{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}，
{0,1,2,3,4,5,6,7,8,9,10,11,14,15,12,13}，
{0,1,2,3,4,5,6,7,10,11,8,9,12,13,14,15}，
{0,1,2,3,4,5,6,7,10,11,8,9,14,15,12,13}，
{0,1,2,3,6,7,4,5,8,9,10,11,12,13,14,15}，
{0,1,2,3,6,7,4,5,8,9,10,11,14,15,12,13}，
{0,1,2,3,6,7,4,5,10,11,8,9,12,13,14,15}，
{0,1,2,3,6,7,4,5,10,11,8,9,14,15,12,13}，
{2,3,0,1,4,5,6,7,8,9,10,11,12,13,14,15}，
{2,3,0,1,4,5,6,7,8,9,10,11,14,15,12,13}，
{2,3,0,1,4,5,6,7,10,11,8,9,12,13,14,15}，
{2,3,0,1,4,5,6,7,10,11,8,9,14,15,12,13}，
{2,3,0,1,6,7,4,5,8,9,10,11,12,13,14,15}，
{2,3,0,1,6,7,4,5,8,9,10,11,14,15,12,13}，
{2,3,0,1,6,7,4,5,10,11,8,9,12,13,14,15}，
{2,3,0,1,6,7,4,5,10,11,8,9,14,15,12,13}，
{0,3,1,2,4,7,5,6,8,11,9,10,12,15,13,14}，
{0,3,1,2,4,7,5,6,8,11,9,10,13,14,12,15}，
{0,3,1,2,4,7,5,6,9,10,8,11,12,15,13,14}，
{0,3,1,2,4,7,5,6,9,10,8,11,13,14,12,15}，
{0,3,1,2,5,6,4,7,8,11,9,10,12,15,13,14}，
{0,3,1,2,5,6,4,7,8,11,9,10,13,14,12,15}，
{0,3,1,2,5,6,4,7,9,10,8,11,12,15,13,14}，
{0,3,1,2,5,6,4,7,9,10,8,11,13,14,12,15}，
{1,2,0,3,4,7,5,6,8,11,9,10,12,15,13,14}，
{1,2,0,3,4,7,5,6,8,11,9,10,13,14,12,15}，
{1,2,0,3,4,7,5,6,9,10,8,11,12,15,13,14}，
{1,2,0,3,4,7,5,6,9,10,8,11,13,14,12,15}，
{1,2,0,3,5,6,4,7,8,11,9,10,12,15,13,14}，
{1,2,0,3,5,6,4,7,8,11,9,10,13,14,12,15}，
{1,2,0,3,5,6,4,7,9,10,8,11,12,15,13,14}，
{1,2,0,3,5,6,4,7,9,10,8,11,13,14,12,15}。
在一些可能的实施方式中，每个第一符号集合包括n个第一符号子集，每个第一符号子集包括依次排列的m个符号，每个第二符号集合包括r个第二符号子集，每个第二符号子集包括c个符号，其中，r为大于1的整数，c为大于1的整数，n×m＝r×c，每个第二符号子集中的c个符号对应第一符号集合中分布在c个第一符号子集的c个符号。
在一些可能的实施方式中，n＝32，32个第一符号子集的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31，其中，b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15按顺序分别等于第0组延迟线的延迟线编号取值中a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15，b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31按顺序分别等于第1组延迟线的延迟线编号取值中a0+16、a1+16、a2+16、a3+16、a4+16、a5+16、a6+16、a7+16、a8+16、a9+16、a10+16、a11+16、a12+16、a13+16、a14+16和a15+16。
在一些可能的实施方式中，n＝32，m＝1，c＝8，r＝4，每个第二符号子集中的8个符号满足第五条件，第五条件包括下述条件中的任一种：
每个第二符号子集中的8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集。
每个第二符号子集中的8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集。
每个第二符号子集中的8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集、第b29个第一符号子集。
每个第二符号子集中的8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，x＝i+j*4，0≤i<4,0≤j<8。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000091
0≤i<4,0≤j<8，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000092
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝1，c＝16，r＝2，每个第二符号子集中的16个符号满足第六条件，第六条件包括下述条件中的任一种：
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000101
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000102
表示Y除以Z后的商。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000103
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000104
表示Y除以Z后的商。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000105
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000106
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝3，c＝12，r＝8，每个第二符号子集中的12个符号满足第七条件，第七条件包括下述条件中的任一种：
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中某4个第一符号子集。
每个第二符号子集中的其中6个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个第二符号子集中的另外6个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集。
每个第二符号子集中的其中6个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个第二符号子集中的另外6个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中4个第一符号子集。
每个第二符号子集中的其中6个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个第二符号子集中的另外6个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集。
每个第二符号子集中的其中6个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个第二符号子集中的另外6个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000121
个符号，
Figure BDA0003561787710000122
4+(j％2)，0≤i<8,0≤j<12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000123
表示Y除以Z后的商。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000124
个符号，
Figure BDA0003561787710000125
Figure BDA0003561787710000126
0≤i<8,0≤j<12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000127
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝3，c＝12，r＝8，每个第二符号子集中的12个符号满足第八条件，第八条件包括：
每个第二符号子集中的其中4个符号分别来自第一符号集合中第k1个第一符号子集中第0个符号、第k1+8个第一符号子集中第0个符号、第k1+16个第一符号子集中第0个符号和第k1+24个第一符号子集中第0个符号，每个第二符号子集中的另外4个符号分别来自第一符号集合中第k2个第一符号子集中第1个符号、第k2+8个第一符号子集中第1个符号、第k2+16个第一符号子集中第1个符号和第k2+24个第一符号子集中第1个符号，每个第二符号子集中的其他4个符号分别来自第一符号集合中第k3个第一符号子集中第2个符号、第k3+8个第一符号子集中第2个符号、第k3+16个第一符号子集中第2个符号和第k3+24个第一符号子集中第2个符号，其中，k1、k2和k3互不相等，0≤k1＜8，0≤k2＜8，0≤k3＜8。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000131
个符号，
Figure BDA0003561787710000132
Figure BDA0003561787710000133
Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000134
表示Y除以Z后的商，G为2、6、10、14、18、22、26或30。
在一些可能的实施方式中，第一符号集合中第h个第一符号子集的m个符号来自延迟后的第h路数据流，0≤h≤n-1。且V为大于或等于68的整数。
在一些可能的实施方式中，V＝Q×d，Q表示延迟线中存储单元的数量，d表示每个存储单元中存储的符号数量，Q为大于或等于1的整数，d为大于或等于1的整数。
在一些可能的实施方式中，每个第一符号集合为第一符号矩阵，每个第一符号矩阵包括n行m列个符号，每个第二符号集合为第二符号矩阵，每个第二符号矩阵包括r行c列个符号，第二符号矩阵中每一行的c个符号对应第一符号矩阵中分布在c行的c个符号。
在一些可能的实施方式中，n条延迟线包括g组延迟线，每一组延迟线包括p条延迟线，每一组延迟线中p条延迟线的延迟取值分别为延迟取值集合中的p个延迟取值，每个第一符号集合为第一符号矩阵，每个第一符号矩阵包括n行m列个符号，每个第二符号集合为第二符号矩阵，每个第二符号矩阵包括r行c列个符号，第二符号矩阵中每一行的c个符号对应第一符号矩阵中分布在c行的c个符号，g为大于1的整数。
在一些可能的实施方式中，第一符号矩阵中每一列的n个符号包括g个组，g个组中每一组包括p个符号，g为大于1的整数，第二符号矩阵中每一行的c个符号包括s个组，s个组中每一组包括p个符号，s为大于1的整数，第二符号矩阵的其中一组p个符号来自第一符号矩阵的其中一组p个符号，第二符号矩阵的每行中任意两组共2p个符号来自第一符号矩阵中的不同行。
在一些可能的实施方式中，n＝32，m＝1，r＝4，c＝8，p＝4，g＝8，s＝2。第二符号矩阵的其中一行8个符号分别对应第一符号矩阵的第a组的4个符号和第b组的4个符号，0≤a＜4，4≤b＜8。
在一些可能的实施方式中，第二符号矩阵中第i行第j列的符号对应第一符号矩阵中第x％32行第0列的符号，0≤i＜4，0≤j＜8。
Figure BDA0003561787710000135
其中，G为0、4、8或12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000136
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝2，r＝4，c＝16，p＝4，g＝8，s＝4。第二符号矩阵的其中一行16个符号分别对应第一符号矩阵的第0列中第a组的4个符号、第一符号矩阵的第0列中第b组的4个符号、第一符号矩阵的第1列中第e组的4个符号和第一符号矩阵的第1列中第f组的4个符号，a、b、e和f互不相等。0≤a＜4，0≤e＜4，4≤b＜8，4≤f＜8。
在一些可能的实施方式中，第二符号矩阵中第i行第j列的符号对应第一符号矩阵中第x％32行第
Figure BDA0003561787710000137
列的符号，0≤i＜4，0≤j＜16。
Figure BDA0003561787710000138
Figure BDA0003561787710000139
其中，Y％Z表示Y除以Z后的余数，
Figure BDA00035617877100001310
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝3，r＝8，c＝12，p＝4，g＝8，s＝3。第二符号矩阵的其中一行12个符号分别对应第一符号矩阵的第0列中第a组的4个符号、第一符号矩阵的第1列中第b组的4个符号和第一符号矩阵的第2列中第e组的4个符号，a、b和e互不相等。0≤a＜4且4≤e＜8，或者，0≤e＜4且4≤a＜8。
在一些可能的实施方式中，第二符号矩阵中第i行第j列的符号对应第一符号矩阵中第x％32行第
Figure BDA0003561787710000141
列的符号，0≤i＜8，0≤j＜12。
Figure BDA0003561787710000142
Figure BDA0003561787710000143
其中，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000144
表示Y除以Z后的商。
在一些可能的实施方式中，所述n路数据流都经过第一前向纠错FEC编码，所述第一FEC编码后的每A个码字分布在所述n路数据流中，每路所述数据流中连续的A个符号来自A个不同的第一FEC码字，所述A为大于或等于1的整数，所述n条延迟线包括所述g组延迟线，每一组延迟线包括p条延迟线，每一组延迟线中p条延迟线的延迟取值分别为所述延迟取值集合中的p个延迟取值，所述g为大于或等于1的整数，n＝p×g，延迟后的每组p路数据流中A×p个符号来自A×p个不同的第一FEC码字，所述A×p个符号包括所述p路数据流中每路数据流的连续A个符号。
在一些可能的实施方式中，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括n行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第一符号矩阵包括g个第一符号子矩阵，每个所述第一符号子矩阵包括p行m列个符号，所述第二符号矩阵包括g个第二符号子矩阵，每个所述第二符号子矩阵包括r0行c列个符号，所述r0为大于或等于1的整数，所述c为大于或等于1的整数，r＝r0×g，p×m＝r0×c，第t个第一符号子矩阵通过交织得到第t个第二符号子矩阵，0≤t＜g，每个所述第二符号矩阵中每行c个符号来自c个不同的码字。
在一些可能的实施方式中，所述第t个第二符号子矩阵中每行c个符号来自所述第t个第一符号子矩阵中的c个符号，且所述第t个第二符号子矩阵中的c个符号分布在所述第t个第一符号子矩阵的不多于A列中。
在一些可能的实施方式中，所述第t个第一符号子矩阵中的符号按顺序排列，所述第t个第一符号子矩阵中每列的第0行到第p-1行为按所述顺序排列的p个符号，所述第t个第一符号子矩阵的相邻两列中前一列的第p-1行到后一列的第1行为按所述顺序排列的2个符号，所述第t个第二符号子矩阵中第0行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第t个第二符号子矩阵中第r0-1行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的最后一组c个符号。
在一些可能的实施方式中，A＝2，n＝8，p＝8，g＝1；或，A＝2，n＝16，p＝8，g＝2。
在一些可能的实施方式中，m＝9,r＝8*g,c＝9；或，m＝5,r＝4*g,c＝10；或，m＝11,r＝8*g,c＝11；或，m＝3,r＝2*g,c＝12；或，m＝13,r＝8*g,c＝13；或，m＝7,r＝4*g,c＝14；或，m＝15,r＝8*g,c＝15；或，m＝2,r＝g,c＝16。
在一些可能的实施方式中，每一组延迟线中p条延迟线的延迟取值依次递增V个符号或依次递减V个符号。
在一些可能的实施方式中，所述n＝32，32条数据流经过所述延迟处理后每一次分别输出的32个符号的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31，其中，所述32条数据流经过所述延迟处理后每一次分别输出的32个符号中第0组16个符号来自16个不同的码字，所述32条数据流经过所述延迟处理后每一次分别输出的32个符号中第1组16个符号来自16个不同的码字；
所述第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号；所述第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号；
或者，
所述第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号；所述第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号。
在一些可能的实施方式中，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括32行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第一符号矩阵中第0组16行符号依次包括第0行符号、第1行符号、第4行符号、第5行符号、第8行符号、第9行符号、第12行符号、第13行符号、第16行符号、第17行符号、第20行符号、第21行符号、第24行符号、第25行符号、第28行符号、第29行符号，所述第一符号矩阵中第1组16行符号依次包括第2行符号、第3行符号、第6行符号、第7行符号、第10行符号、第11行符号、第14行符号、第15行符号、第18行符号、第19行符号、第22行符号、第23行符号、第26行符号、第27行符号、第30行符号、第31行符号；
所述第0组16行符号按顺序排列，所述第0组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第0组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第0组r/2行符号中第0行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第0组r/2行符号中第r/2-1行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号；
所述第1组16行符号按顺序排列，所述第1组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第1组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第1组r/2行符号中第0行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第1组r/2行符号中第r/2-1行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号。
在一些可能的实施方式中，根据n条延迟线分别对n路数据流进行延迟之前，方法还包括：对n路数据流进行通道重排序，以使得n路数据流按照预设顺序排列。或者，根据n条延迟线分别对n路数据流进行延迟之后，从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合之前，所述方法还包括：对所述n路数据流进行通道重排序，以使得所述n路数据流按照预设顺序排列。
在一些可能的实施方式中，根据n条延迟线分别对n路数据流进行延迟之前，所述方法还包括：对所述n路数据流进行通道纠偏处理，以得到n路对齐的通道数据流。
在一些可能的实施方式中，n路数据流都为进行第一FEC编码后的数据流，对L个第一符号集合分别进行交织得到L个第二符号集合之后，方法还包括：分别对每个第二符合集合中r个第二符号子集进行第二FEC编码得到L×r个码字。
第二方面，本申请提供了一种数据交织装置。该数据交织装置包括延迟器和交织器。延迟器用于：根据n条延迟线分别对n路数据流进行延迟，n为能被p整除的正整数，p为大于1的整数。每条延迟线的延迟取值为延迟取值集合中的任一种延迟取值，延迟取值集合包括p个延迟取值。延迟取值集合中最小的延迟取值为0，且延迟取值集合的p个延迟取值按从小到大的顺序每相邻两个延迟取值的差值为V个符号，V为大于或等于34的整数，延迟取值集合中每个延迟取值对应的延迟线的数量为n/p。交织器用于：从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合，每个第一符号集合包括n×m个符号,L为大于或等于1的整数，m为大于或等于1的整数。对L个第一符号集合分别进行交织得到L个第二符号集合，每个第二符号集合中的符号数量与每个第一符号集合中的符号数量相同。
在一些可能的实施方式中，p＝4，n能被16整除，n条延迟线包括至少一组延迟线，每一组延迟线包括16条相邻的延迟线，n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第一条件，其中，0≤k<n/16，a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14、a15为小于16的非负整数且互不相等，第一条件为：
第a0条延迟线的延迟取值和第a1条延迟线的延迟取值相差2V个符号，
第a2条延迟线的延迟取值和第a3条延迟线的延迟取值相差2V个符号，
第a4条延迟线的延迟取值和第a5条延迟线的延迟取值相差2V个符号，
第a6条延迟线的延迟取值和第a7条延迟线的延迟取值相差2V个符号，
第a8条延迟线的延迟取值和第a9条延迟线的延迟取值相差2V个符号，
第a10条延迟线的延迟取值和第a11条延迟线的延迟取值相差2V个符号，
第a12条延迟线的延迟取值和第a13条延迟线的延迟取值相差2V个符号，
第a14条延迟线的延迟取值和第a15条延迟线的延迟取值相差2V个符号。
在一些可能的实施方式中，n条延迟线的每一组16条延迟线中，延迟取值为0个符号、V个符号、2V个符号和3V个符号的延迟线数量均为4。
在一些可能的实施方式中，n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第二条件，第二条件为：
第a0条延迟线的延迟取值、第a4条延迟线的延迟取值、第a8条延迟线的延迟取值和第a12条延迟线的延迟取值互不相等，第a1条延迟线的延迟取值、第a5条延迟线的延迟取值、第a9条延迟线的延迟取值和第a13条延迟线的延迟取值互不相等，第a2条延迟线的延迟取值、第a6条延迟线的延迟取值、第a10条延迟线的延迟取值和第a14条延迟线的延迟取值互不相等，第a3条延迟线的延迟取值、第a7条延迟线的延迟取值、第a11条延迟线的延迟取值和第a15条延迟线的延迟取值互不相等。
在一些可能的实施方式中，n条延迟线的第k组延迟线中第a0条延迟线、第a2条延迟线、第a4条延迟线、第a6条延迟线、第a8条延迟线、第a10条延迟线、第a12条延迟线和第a14条延迟线的延迟取值满足第三条件，第三条件为：
第a0条延迟线的延迟取值和第a4条延迟线的延迟取值相差2V个符号，第a2条延迟线的延迟取值和第a6条延迟线的延迟取值相差2V个符号，第a8条延迟线的延迟取值和第a12条延迟线的延迟取值相差2V个符号，第a10条延迟线的延迟取值和第a14条延迟线的延迟取值相差2V个符号。
在一些可能的实施方式中，第一延迟取值集合{A}依次包括n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，第一延迟取值集合{A}包括下述项中的其中一项：
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,V,3V,2V,0,3V,V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,V,3V,2V,0,3V,V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,3V,V,2V,0,V,3V,0,2V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{0,2V,3V,V,2V,0,V,3V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,3V,V,2V,0,V,3V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,3V,V,2V,0,V,3V,0,2V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,V,3V,0,2V,3V,V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,V,3V,0,2V,3V,V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,3V,V,2V,0,V,3V,0,2V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{2V,0,3V,V,0,2V,V,3V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,3V,V,0,2V,V,3V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,3V,V,2V,0,V,3V,0,2V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
在一些可能的实施方式中，n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第四条件，第四条件为：
第a0条延迟线的延迟取值和第a2条延迟线的延迟取值相等或相差2V个符号，
第a1条延迟线的延迟取值和第a3条延迟线的延迟取值相等或相差2V个符号，
第a2条延迟线的延迟取值和第a4条延迟线的延迟取值相等或相差2V个符号，
第a3条延迟线的延迟取值和第a5条延迟线的延迟取值相等或相差2V个符号，
第a4条延迟线的延迟取值和第a6条延迟线的延迟取值相等或相差2V个符号，
第a5条延迟线的延迟取值和第a7条延迟线的延迟取值相等或相差2V个符号，
第a8条延迟线的延迟取值和第a10条延迟线的延迟取值相等或相差2V个符号，
第a9条延迟线的延迟取值和第a11条延迟线的延迟取值相等或相差2V个符号，
第a10条延迟线的延迟取值和第a12条延迟线的延迟取值相等或相差2V个符号，
第a11条延迟线的延迟取值和第a13条延迟线的延迟取值相等或相差2V个符号，
第a12条延迟线的延迟取值和第a14条延迟线的延迟取值相等或相差2V个符号，
第a13条延迟线的延迟取值和第a15条延迟线的延迟取值相等或相差2V个符号。
在一些可能的实施方式中，第二延迟取值集合{B}依次包括n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，第二延迟取值集合{B}包括下述项中的其中一项：
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
在一些可能的实施方式中，编号取值集合{C}依次包括a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15的取值，取值集合{C}包括下述项中的其中一项：
{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}，
{0,1,2,3,4,5,6,7,8,9,10,11,14,15,12,13}，
{0,1,2,3,4,5,6,7,10,11,8,9,12,13,14,15}，
{0,1,2,3,4,5,6,7,10,11,8,9,14,15,12,13}，
{0,1,2,3,6,7,4,5,8,9,10,11,12,13,14,15}，
{0,1,2,3,6,7,4,5,8,9,10,11,14,15,12,13}，
{0,1,2,3,6,7,4,5,10,11,8,9,12,13,14,15}，
{0,1,2,3,6,7,4,5,10,11,8,9,14,15,12,13}，
{2,3,0,1,4,5,6,7,8,9,10,11,12,13,14,15}，
{2,3,0,1,4,5,6,7,8,9,10,11,14,15,12,13}，
{2,3,0,1,4,5,6,7,10,11,8,9,12,13,14,15}，
{2,3,0,1,4,5,6,7,10,11,8,9,14,15,12,13}，
{2,3,0,1,6,7,4,5,8,9,10,11,12,13,14,15}，
{2,3,0,1,6,7,4,5,8,9,10,11,14,15,12,13}，
{2,3,0,1,6,7,4,5,10,11,8,9,12,13,14,15}，
{2,3,0,1,6,7,4,5,10,11,8,9,14,15,12,13}，
{0,3,1,2,4,7,5,6,8,11,9,10,12,15,13,14}，
{0,3,1,2,4,7,5,6,8,11,9,10,13,14,12,15}，
{0,3,1,2,4,7,5,6,9,10,8,11,12,15,13,14}，
{0,3,1,2,4,7,5,6,9,10,8,11,13,14,12,15}，
{0,3,1,2,5,6,4,7,8,11,9,10,12,15,13,14}，
{0,3,1,2,5,6,4,7,8,11,9,10,13,14,12,15}，
{0,3,1,2,5,6,4,7,9,10,8,11,12,15,13,14}，
{0,3,1,2,5,6,4,7,9,10,8,11,13,14,12,15}，
{1,2,0,3,4,7,5,6,8,11,9,10,12,15,13,14}，
{1,2,0,3,4,7,5,6,8,11,9,10,13,14,12,15}，
{1,2,0,3,4,7,5,6,9,10,8,11,12,15,13,14}，
{1,2,0,3,4,7,5,6,9,10,8,11,13,14,12,15}，
{1,2,0,3,5,6,4,7,8,11,9,10,12,15,13,14}，
{1,2,0,3,5,6,4,7,8,11,9,10,13,14,12,15}，
{1,2,0,3,5,6,4,7,9,10,8,11,12,15,13,14}，
{1,2,0,3,5,6,4,7,9,10,8,11,13,14,12,15}。
在一些可能的实施方式中，每个第一符号集合包括n个第一符号子集，每个第一符号子集包括依次排列的m个符号，每个第二符号集合包括r个第二符号子集，每个第二符号子集包括c个符号，其中，r为大于1的整数，c为大于1的整数，n×m＝r×c，每个第二符号子集中的c个符号对应第一符号集合中分布在c个第一符号子集的c个符号。
在一些可能的实施方式中，n＝32，32个第一符号子集的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31，其中，b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15按顺序分别等于第0组延迟线的延迟线编号取值中a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15，b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31按顺序分别等于第1组延迟线的延迟线编号取值中a0+16、a1+16、a2+16、a3+16、a4+16、a5+16、a6+16、a7+16、a8+16、a9+16、a10+16、a11+16、a12+16、a13+16、a14+16和a15+16。
在一些可能的实施方式中，n＝32，m＝1，c＝8，r＝4，每个第二符号子集中的8个符号满足第五条件，第五条件包括下述条件中的任一种：
每个第二符号子集中的8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集；
每个第二符号子集中的8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集；
每个第二符号子集中的8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集、第b29个第一符号子集；
每个第二符号子集中的8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集；
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集；
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集；
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集；
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，x＝i+j*4，0≤i<4,0≤j<8。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000231
0≤i<4,0≤j<8，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000232
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝1，c＝16，r＝2，每个第二符号子集中的16个符号满足第六条件，第六条件包括下述条件中的任一种：
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000233
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000234
表示Y除以Z后的商。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000235
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000236
表示Y除以Z后的商。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000237
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000241
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝3，c＝12，r＝8，每个第二符号子集中的12个符号满足第七条件，第七条件包括下述条件中的任一种：
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中某4个第一符号子集。
每个第二符号子集中的其中6个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个第二符号子集中的另外6个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集。
每个第二符号子集中的其中6个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个第二符号子集中的另外6个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中4个第一符号子集。
每个第二符号子集中的其中6个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个第二符号子集中的另外6个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个第二符号子集中的其中8个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个第二符号子集中的另外4个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集。
每个第二符号子集中的其中6个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个第二符号子集中的另外6个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集。
每个第二符号子集中的其中4个符号分别来自第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个第二符号子集中的另外8个符号分别来自第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000261
个符号，
Figure BDA0003561787710000262
Figure BDA0003561787710000263
0≤i<8,0≤j<12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000264
表示Y除以Z后的商。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000265
个符号，
Figure BDA0003561787710000266
Figure BDA0003561787710000267
0≤i<8,0≤j<12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000268
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝3，c＝12，r＝8，每个第二符号子集中的12个符号满足第八条件，第八条件包括：
每个第二符号子集中的其中4个符号分别来自第一符号集合中第k1个第一符号子集中第0个符号、第k1+8个第一符号子集中第0个符号、第k1+16个第一符号子集中第0个符号和第k1+24个第一符号子集中第0个符号，每个第二符号子集中的另外4个符号分别来自第一符号集合中第k2个第一符号子集中第1个符号、第k2+8个第一符号子集中第1个符号、第k2+16个第一符号子集中第1个符号和第k2+24个第一符号子集中第1个符号，每个第二符号子集中的其他4个符号分别来自第一符号集合中第k3个第一符号子集中第2个符号、第k3+8个第一符号子集中第2个符号、第k3+16个第一符号子集中第2个符号和第k3+24个第一符号子集中第2个符号，其中，k1、k2和k3互不相等，0≤k1＜8，0≤k2＜8，0≤k3＜8。
在一些可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000269
个符号，
Figure BDA00035617877100002610
Figure BDA00035617877100002611
0≤i<8,0≤j<12，Y％Z表示Y除以Z后的余数，
Figure BDA00035617877100002612
表示Y除以Z后的商，G为2、6、10、14、18、22、26或30。
在一些可能的实施方式中，第一符号集合中第h个第一符号子集的m个符号来自延迟后的第h路数据流，0≤h≤n-1。且V为大于或等于68的整数。
在一些可能的实施方式中，V＝Q×d，Q表示延迟线中存储单元的数量，d表示每个存储单元中存储的符号数量，Q为大于或等于1的整数，d为大于或等于1的整数。
在一些可能的实施方式中，每个第一符号集合为第一符号矩阵，每个第一符号矩阵包括n行m列个符号，每个第二符号集合为第二符号矩阵，每个第二符号矩阵包括r行c列个符号，第二符号矩阵中每一行的c个符号对应第一符号矩阵中分布在c行的c个符号。
在一些可能的实施方式中，n条延迟线包括g组延迟线，每一组延迟线包括p条延迟线，每一组延迟线中p条延迟线的延迟取值分别为延迟取值集合中的p个延迟取值，每个第一符号集合为第一符号矩阵，每个第一符号矩阵包括n行m列个符号，每个第二符号集合为第二符号矩阵，每个第二符号矩阵包括r行c列个符号，第二符号矩阵中每一行的c个符号对应第一符号矩阵中分布在c行的c个符号，g为大于1的整数。
在一些可能的实施方式中，第一符号矩阵中每一列的n个符号包括g个组，g个组中每一组包括p个符号，g为大于1的整数，第二符号矩阵中每一行的c个符号包括s个组，s个组中每一组包括p个符号，s为大于1的整数，第二符号矩阵的其中一组p个符号来自第一符号矩阵的其中一组p个符号，第二符号矩阵的每行中任意两组共2p个符号来自第一符号矩阵中的不同行。
在一些可能的实施方式中，n＝32，m＝1，r＝4，c＝8，p＝4，g＝8，s＝2。第二符号矩阵的其中一行8个符号分别对应第一符号矩阵的第a组的4个符号和第b组的4个符号，0≤a＜4，4≤b＜8。
在一些可能的实施方式中，第二符号矩阵中第i行第j列的符号对应第一符号矩阵中第x％32行第0列的符号，0≤i＜4，0≤j＜8。
Figure BDA0003561787710000271
其中，G为0、4、8或12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000272
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝2，r＝4，c＝16，p＝4，g＝8，s＝4。第二符号矩阵的其中一行16个符号分别对应第一符号矩阵的第0列中第a组的4个符号、第一符号矩阵的第0列中第b组的4个符号、第一符号矩阵的第1列中第e组的4个符号和第一符号矩阵的第1列中第f组的4个符号，a、b、e和f互不相等。0≤a＜4，0≤e＜4，4≤b＜8，4≤f＜8。
在一些可能的实施方式中，第二符号矩阵中第i行第j列的符号对应第一符号矩阵中第x％32行第
Figure BDA0003561787710000273
列的符号，0≤i＜4，0≤j＜16。
Figure BDA0003561787710000274
Figure BDA0003561787710000275
其中，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000276
表示Y除以Z后的商。
在一些可能的实施方式中，n＝32，m＝3，r＝8，c＝12，p＝4，g＝8，s＝3。第二符号矩阵的其中一行12个符号分别对应第一符号矩阵的第0列中第a组的4个符号、第一符号矩阵的第1列中第b组的4个符号和第一符号矩阵的第2列中第e组的4个符号，a、b和e互不相等。0≤a＜4且4≤e＜8，或者，0≤e＜4且4≤a＜8。
在一些可能的实施方式中，第二符号矩阵中第i行第j列的符号对应第一符号矩阵中第x％32行第
Figure BDA0003561787710000277
列的符号，0≤i＜8，0≤j＜12。
Figure BDA0003561787710000278
Figure BDA0003561787710000279
其中，Y％Z表示Y除以Z后的余数，
Figure BDA00035617877100002710
表示Y除以Z后的商。
在一些可能的实施方式中，所述n路数据流都经过第一前向纠错FEC编码，所述第一FEC编码后的每A个码字分布在所述n路数据流中，每路所述数据流中连续的A个符号来自A个不同的第一FEC码字，所述A为大于或等于1的整数，所述n条延迟线包括所述g组延迟线，每一组延迟线包括p条延迟线，每一组延迟线中p条延迟线的延迟取值分别为所述延迟取值集合中的p个延迟取值，所述g为大于或等于1的整数，n＝p×g，延迟后的每组p路数据流中A×p个符号来自A×p个不同的第一FEC码字，所述A×p个符号包括所述p路数据流中每路数据流的连续A个符号。
在一些可能的实施方式中，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括n行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第一符号矩阵包括g个第一符号子矩阵，每个所述第一符号子矩阵包括p行m列个符号，所述第二符号矩阵包括g个第二符号子矩阵，每个所述第二符号子矩阵包括r0行c列个符号，所述r0为大于或等于1的整数，所述c为大于或等于1的整数，r＝r0×g，p×m＝r0×c，第t个第一符号子矩阵通过交织得到第t个第二符号子矩阵，0≤t＜g，每个所述第二符号矩阵中每行c个符号来自c个不同的码字。
在一些可能的实施方式中，所述第t个第二符号子矩阵中每行c个符号来自所述第t个第一符号子矩阵中的c个符号，且所述第t个第二符号子矩阵中的c个符号分布在所述第t个第一符号子矩阵的不多于A列中。
在一些可能的实施方式中，所述第t个第一符号子矩阵中的符号按顺序排列，所述第t个第一符号子矩阵中每列的第0行到第p-1行为按所述顺序排列的p个符号，所述第t个第一符号子矩阵的相邻两列中前一列的第p-1行到后一列的第1行为按所述顺序排列的2个符号，所述第t个第二符号子矩阵中第0行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第t个第二符号子矩阵中第r0-1行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的最后一组c个符号。
在一些可能的实施方式中，A＝2，n＝8，p＝8，g＝1；或，A＝2，n＝16，p＝8，g＝2。
在一些可能的实施方式中，m＝9,r＝8*g,c＝9；或，m＝5,r＝4*g,c＝10；或，m＝11,r＝8*g,c＝11；或，m＝3,r＝2*g,c＝12；或，m＝13,r＝8*g,c＝13；或，m＝7,r＝4*g,c＝14；或，m＝15,r＝8*g,c＝15；或，m＝2,r＝g,c＝16。
在一些可能的实施方式中，每一组延迟线中p条延迟线的延迟取值依次递增V个符号或依次递减V个符号。
在一些可能的实施方式中，所述n＝32，32条数据流经过所述延迟处理后每一次分别输出的32个符号的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31，其中，所述32条数据流经过所述延迟处理后每一次分别输出的32个符号中第0组16个符号来自16个不同的码字，所述32条数据流经过所述延迟处理后每一次分别输出的32个符号中第1组16个符号来自16个不同的码字；
所述第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号；所述第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号；
或者，
所述第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号；所述第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号。
在一些可能的实施方式中，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括32行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第一符号矩阵中第0组16行符号依次包括第0行符号、第1行符号、第4行符号、第5行符号、第8行符号、第9行符号、第12行符号、第13行符号、第16行符号、第17行符号、第20行符号、第21行符号、第24行符号、第25行符号、第28行符号、第29行符号，所述第一符号矩阵中第1组16行符号依次包括第2行符号、第3行符号、第6行符号、第7行符号、第10行符号、第11行符号、第14行符号、第15行符号、第18行符号、第19行符号、第22行符号、第23行符号、第26行符号、第27行符号、第30行符号、第31行符号；
所述第0组16行符号按顺序排列，所述第0组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第0组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第0组r/2行符号中第0行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第0组r/2行符号中第r/2-1行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号；
所述第1组16行符号按顺序排列，所述第1组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第1组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第1组r/2行符号中第0行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第1组r/2行符号中第r/2-1行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号。
在一些可能的实施方式中，数据交织装置还包括通道重排序单元，根据n条延迟线分别对n路数据流进行延迟之前，通道重排序单元用于：对n路数据流进行通道重排序，以使得n路数据流按照预设顺序排列。或者，根据n条延迟线分别对n路数据流进行延迟之后，从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合之前，所述通道重排序单元用于：对所述n路数据流进行通道重排序，以使得所述n路数据流按照预设顺序排列。
在一些可能的实施方式中，所述数据交织装置还包括通道纠偏单元，根据n条延迟线分别对n路数据流进行延迟之前，所述通道纠偏单元用于：对所述n路数据流进行通道纠偏处理，以得到n路对齐的通道数据流。
在一些可能的实施方式中，数据交织装置还包括编码器，n路数据流都为进行第一FEC编码后的数据流，对L个第一符号集合分别进行交织得到L个第二符号集合之后，编码器用于：分别对每个第二符合集合中r个第二符号子集进行第二FEC编码得到L×r个码字。
本申请实施例中，n路数据流都为经过外码编码后的码字，在对n路数据流分别进行延迟之后，还将对延迟后的n路数据流进行数据交织。采用本申请提供的延迟处理方案，通过较短的时延就能实现延迟后的n路数据流在同一时刻输出的n个符号来自多个不同的外码码字，在保证较好性能的基础上也有助于降低数据交织的时延。也就是说，本申请中延迟处理与数据交织相结合的方案所采用的整体时延较低，更适用于要求低时延的应用场景。
附图说明
图1为本申请实施例应用的一种通信系统示意图；
图2为图1所示通信系统中一种数据传输的过程示意图；
图3(a)为本申请实施例中发端处理模块的数据处理示意图；
图3(b)为本申请实施例中发端处理模块的另一种数据处理示意图；
图3(c)为本申请实施例中发端处理模块的又一种数据处理示意图；
图3(d)为本申请实施例中发端处理模块的再一种数据处理示意图；
图4(a)为本申请实施例中针对收端处理模块的数据处理示意图；
图4(b)为本申请实施例中针对收端处理模块的另一种数据处理示意图；
图5为发端设备采用1×800G接口的32条PCS通道数据流的示意图；
图6为发端设备采用2×400G接口的32条PCS通道数据流的示意图；
图7为发端设备采用4×200G接口的32条PCS通道数据流的示意图；
图8为发端设备采用8×100G接口的32条PCS通道数据流的一种示意图；
图9为发端设备采用8×100G接口的32条PCS通道数据流的另一种示意图；
图10为本申请实施例提供的数据交织方法的一种流程示意图；
图11为本申请实施例中采用延迟器对n条数据流进行延迟的一种结构示意图；
图12为本申请实施例中延迟线的一种结构示意图；
图13为本申请实施例中32条延迟线的一种分布示意图；
图14为本申请实施例中对L个第一符号矩阵进行交织的示意图；
图15为本申请实施例中在L＝5场景下的数据交织示意图；
图16为本申请实施例中32条延迟线的另一种分布示意图；
图17为本申请实施例中32条延迟线的另一种分布示意图；
图18为本申请实施例中一种对数据流进行分组的示意图；
图19为本申请实施例中一组延迟线的其中一种结构示意图；
图20为本申请实施例中一组延迟线的另一种结构示意图；
图21(a)为本申请实施例中对第一符号矩阵和第二符号矩阵进行分组的示意图；
图21(b)为本申请实施例中另一种对第一符号矩阵和第二符号矩阵进行分组的示意图；
图22为本申请实施例中数据交织的一种应用场景示意图；
图23为本申请实施例中数据交织的另一种应用场景示意图；
图24为本申请实施例中数据交织的另一种应用场景示意图；
图25为本申请实施例中数据交织的另一种应用场景示意图；
图26为本申请实施例中数据交织的另一种应用场景示意图；
图27为本申请实施例中数据交织的再一种应用场景示意图；
图28为本申请实施例中数据交织的又一种应用场景示意图；
图29为本申请实施例中数据交织的再一种应用场景示意图；
图30为本申请实施例中数据交织的又一种应用场景示意图；
图31为本申请实施例中数据交织装置的一种结构示意图；
图32为本申请实施例中数据交织装置的另一种结构示意图。
具体实施方式
本申请实施例提供了一种数据交织方法及数据交织装置。需要说明的是，本申请说明书和权利要求书及上述附图中的术语“第一”、“第二”等用于区别类似的对象，而非限定特定的顺序或先后次序。应该理解，上述术语在适当情况下可以互换，以便在本申请描述的实施例能够以除了在本申请描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为本申请实施例应用的一种通信系统示意图。如图1所示，该通信系统包括发端设备01、发端处理模块02、信道传输媒介03、收端处理模块04和收端设备05。以该通信系统是数据中心网络为例，发端设备01和收端设备05可以为交换机或路由器等设备，且发端设备01也称为位于发端的客户侧芯片(host chip)，收端设备05也称为位于收端的客户侧芯片，信道传输媒介03可以为光纤。其中，发端设备01与发端处理模块02之间可以通过连接单元接口(attachment unit interface，AUI)连接，收端设备05与收端处理模块04之间可以通过AUI连接。发端处理模块02和收端处理模块04可以为光模块(optical module)、电模块或其他在数据发送过程中对数据进行处理的模块。例如，该处理模块可以为800LR模块(800LR module，一种相干光模块)。并且，该通信系统中的发端设备01、发端处理模块02、信道传输媒介03、收端处理模块04和收端设备05均可以支持双向传输，也可以支持单向传输，具体此处不做限定。
图2为图1所示通信系统中一种数据传输的过程示意图。如图2所示，在从发端设备01向收端设备05传输数据的过程中，发端设备01用于对该数据进行外码编码，然后向发端处理模块02传输经过外码编码的数据。发端处理模块02用于对经过外码编码的数据进行内码编码，得到经过外码编码和内码编码的数据，并将经过外码编码和内码编码的数据传输至信道传输媒介03。信道传输媒介03用于将经过外码编码和内码编码的数据传输至收端处理模块04。收端处理模块04用于对经过外码编码和内码编码的数据进行内码译码，并向收端设备05传输经过内码译码的数据。收端设备05用于对经过内码译码的数据进行外码译码。
应理解，内码中的“内”和外码中的“外”只是基于对数据进行操作的执行主体相对于信道传输媒介03的距离的远近来区分的。对内码进行操作的执行主体较靠近信道传输媒介，对外码进行操作的执行主体较远离信道传输媒介。在本申请实施例中，由于数据从发端设备01发出后经过发端处理模块02传输至信道传输媒介03，然后从信道传输媒介03经过收端处理模块04传输至收端设备05。经发端设备01编码的数据相对于经发端处理模块02编码的数据离信道传输媒介03较远，经收端设备05译码的数据相对于经收端处理模块04译码的数据离信道传输媒介03较远。因此经发端设备01编码的数据称为经过外码编码的数据，经发端处理模块02编码的数据称为经过内码编码的数据，经收端设备05译码的数据称为经过外码译码的数据，经收端处理模块04译码的数据称为经过内码译码的数据。在一种可能的实施方式中，上述的内码编码和外码编码都是采用FEC编码的方式，从而形成一种级联FEC的传输方案。例如，发端设备01可以采用RS码进行外码编码，发端处理模块02可以采用汉明(Hamming)码进行内码编码。
需要说明的是，以上内容是对本申请实施例提供的数据交织方法的应用场景的示例性说明，并不构成对于数据交织方法的应用场景的限定，本领域普通技术人员可知，随着业务需求的改变，其应用场景可以根据应用需求进行调整，本申请实施例对其不做一一列举。
对于上述采用级联FEC的传输方案，本申请设计一种包含“延迟”和“交织”的数据交织方案，以实现整体级联FEC方案性能较好且时延较低。使得该级联FEC传输方案能够应用于较多的传输场景，尤其适用于对需要较低传输时延的传输场景，如低时延数据中心互联场景。其中，数据交织是通过上述的发端处理模块02来实现的。
图3(a)为本申请实施例中发端处理模块的数据处理示意图。如图3(a)所示，发端处理模块的物理媒体附加子层(Physical Medium Attachment，PMA)子层对来自多个同步的客户通道(client lane)的数据进行解复用(de-muxing)处理后，可以得到n条经过外码编码的物理编码子层(Physical Coding Sublayer，PCS)或FEC通道数据流，并进行标识锁定(alignment lock)和通道纠偏处理(lane de-skew)得到对齐的n条通道数据流。然后根据对齐标识对n条通道的数据进行通道重排序(lane reorder)处理，使得n条通道的数据能够按照指定的顺序排列。经通道重排序的n条通道数据流送入所设计的延迟和交织处理器进行交织打乱数据顺序处理后送入内码编码器进行内码编码。经过内码编码的数据流进行数据处理后送入信道传输媒介进行传输。该数据处理可包括调制映射(mapping)，信道交织(channel interleaving)，偏振划分(polarization distribution)或DSP成帧处理(framing)等。其中，这里n为大于1的正整数。
图3(b)为本申请实施例中发端处理模块的另一种数据处理示意图。如图3(b)所示，来自PMA子层的n条PCS或FEC通道数据流，经过标识锁定和通道纠偏处理得到对齐的n条通道数据流。n条通道数据流直接送入所设计的延迟和交织处理器进行交织打乱数据顺序处理后送入内码编码器进行内码编码。
在一些实际场景中，通道纠偏处理模块利用先进先出(First input firstoutput,FIFO)进行缓存数据。考虑所设计的延迟处理中的延迟线采用存储单元实现，为了降低硬件实现复杂度和功耗，可将通道纠偏处理和延迟处理合并一起实现，采用一套FIFO同时实现纠偏处理和延迟处理。
图3(c)为本申请实施例中发端处理模块的又一种数据处理示意图。如图3(c)所示，来自PMA子层的n条PCS或FEC通道数据流，先进行标识锁定，并根据通道对齐标识进行通道纠偏处理和所设计的延迟处理，然后根据通道对齐标识进行通道重排序，再进行所设计的交织处理，经过交织打乱顺序的数据送入内码编码器进行内码编码。
图3(d)为本申请实施例中发端处理模块的再一种数据处理示意图。如图3(d)所示，来自PMA子层的n条PCS或FEC通道数据流，先进行标识锁定，并根据通道对齐标识进行通道纠偏处理和所设计的延迟处理，再进行所设计的交织处理，经过交织打乱顺序的数据送入内码编码器进行内码编码。
图4(a)为本申请实施例中针对收端处理模块的数据处理示意图。如图4(a)所示，收端处理模块接收来自信道传输媒介的数据流。当发端处理模块数据流是经过调制映射(mapping)，信道交织(channel interleaving)，偏振划分(polarization distribution)或DSP成帧处理(framing)等数据处理时，收端处理模块先进行相应的数据逆处理后再送入内码译码器进行译码。内码译码后数据流送入解交织和逆延迟处理器处理后得到n条通道数据流，再送入PMA子层。PMA子层将数据流进行复用处理后送入收端设备进行外码译码。这里收端处理模块中解交织和逆延迟处理是发端处理模块中延迟和交织处理的逆操作。其中解交织是发端处理模块中交织的逆操作，逆延迟是发端处理模块中交织的逆操作。
图4(b)为本申请实施例中针对收端处理模块的另一种数据处理示意图。如图4(b)所示，收端处理模块接收来自信道传输媒介的数据流。内码译码后的数据流进行解交织处理后得到n条通道数据流，并送入PMA子层。这里收端处理模块中解交织处理是发端处理模块中交织处理的逆操作。应理解，图X-4所示的数据处理流程中，内码译码后的数据流进行解交织处理后的n条通道数据流并没有进行逆延迟处理，而是直接送入PMA子层。也就是，送入PMA子层的n条通道数据流并不是对齐的，通道数据流之间存在延迟。PMA子层将n条通道数据流进行复用处理后送入收端设备。和图4所示的数据处理相比，图X-4所示的数据处理具有较低的功耗和较低的硬件实现复杂度。
下面对发端处理模块中的延迟和交织处理进行详细描述。收端处理模块的解交织和逆延迟处理是发端处理模块中延迟和交织处理的逆操作，本领域普通技术人员可知，此处不再赘述。
下面首先提供几种本申请实施例可应用的几种具体场景。
图5为发端设备采用1×800G接口的32条PCS通道数据流的示意图。如图5所示，发端设备将待传输的1路800GE业务数据流进行KP4 RS(544,514)码外码编码得到32条PCS通道(PCS lane)数据流。PCS通道数据流0-15中每条数据流间隔68个符号总共16*68＝1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字。类似的，PCS通道数据流16-31中每条数据流间隔68个符号总共16*68＝1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字。32条PCS通道数据流经PMA处理后通过连接单元接口800GAUI-8送入发端处理模块。
基于上述图3(a)-图3(d)所示的发端处理模块的数据处理示意图，发端处理模块利用PCS通道已知的对齐标识(Alignment marker)进行通道数据流的标识锁定(alignmentlock)。这里32个通道的已知对齐标识各不相同(见《Ethernet Technology Consortium800G Specification》)。发端处理模块接着对32个通道数据流进行通道纠偏处理(lanede-skew)得到对齐的32条通道数据流。然后根据对齐标识对n＝32条通道的数据进行通道重排序(lane reorder)处理，使得n＝32条通道的数据能够按照指定的顺序排列。一种顺序是跟图5一样通道数据流从上往下按从0到31排序。
图6为发端设备采用2×400G接口的32条PCS通道数据流的示意图。如图6所示，发端设备将待传输的2路400GE业务数据流进行KP4 RS(544,514)码外码编码得到2路总共32条PCS通道数据流，其中每路包括16条PCS通道数据流。PCS通道数据流0-15或PCS通道数据流16-31中每条数据流间隔68个符号总共16*68＝1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字。32条PCS通道数据流经PMA处理后通过连接单元接口2×400GAUI-4送入发端处理模块。
基于上述图3(a)-图3(d)所示的发端处理模块的数据处理示意图，发端处理模块利用PCS通道0-15或PCS通道16-31已知的对齐标识(Alignment marker)进行16个通道数据流的标识锁定(alignment lock)。这里PCS通道0-15可认为是第0路400G中的PCS通道0-15，PCS通道16-31可认为是第1路400G中的PCS通道0-15。第0路400G中的16个通道已知的对齐标识和第1路中的16个通道已知的对齐标识相同。发端处理模块接着对32个通道数据流进行通道纠偏处理(lane de-skew)得到对齐的32条通道数据流。然后根据PCS通道0-15或PCS通道16-31的对齐标识对16条通道的数据进行通道重排序(lane reorder)处理，使得16条通道的数据能够按照指定的顺序排列。最后使得32条通道的数据能够按照指定的顺序排列。一种顺序是跟图6一样通道数据流从上往下按从0到31排序。
应理解，上述发端处理模块对32个通道数据流进行通道纠偏处理得到对齐的32条通道数据流，一种具体实现方式是根据PCS通道0-15或PCS通道16-31已知的对齐标识对16条通道的数据进行现有标准定义的通道纠偏处理(见IEEE 802.3Clause 120)，使得第0路或第1路400G中的PCS通道数据流不存在偏差，也即不存在时延。同时利用对齐标识使得两路PCS通道数据流是符号对齐的。此时第0路中的PCS通道数据流和第1路中的PCS通道数据流可以是不存在偏差，也可以是存在偏差。考虑RS符号包含10个比特，对齐后的PCS通道数据流中，第0路中的PCS通道数据流和第1路中的PCS通道数据流存在偏差的比特数目是10的倍数。
图7为发端设备采用4×200G接口的32条PCS通道数据流的示意图。如图7所示，发端设备将待传输的4路200GE业务数据流进行KP4 RS(544,514)码外码编码得到4路总共32条PCS通道数据流，其中每路包括8条PCS通道数据流。PCS通道数据流0-7、PCS通道数据流8-15、PCS通道数据流16-23或PCS通道数据流24-31中每条数据流间隔136个符号总共8*136＝1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字。32条PCS通道数据流经PMA处理后通过连接单元接口4×200GAUI-2送入发端处理模块。
基于上述图3(a)-图3(d)所示的发端处理模块的数据处理示意图，发端处理模块利用PCS通道0-7、PCS通道8-15、PCS通道16-23或PCS通道24-31已知的对齐标识(Alignmentmarker)进行8个通道数据流的标识锁定(alignment lock)。这里PCS通道0-7、PCS通道8-15、PCS通道16-23或PCS通道24-31可分别认为是第0路、第1路、第2路或第3路200G中的PCS通道0-7。发端处理模块接着对32个通道数据流进行通道纠偏处理(lane de-skew)得到对齐的32条通道数据流。然后根据PCS通道0-7、PCS通道8-15、PCS通道16-23或PCS通道24-31的对齐标识对8条通道的数据进行通道重排序(lane reorder)处理，使得8条通道的数据能够按照指定的顺序排列。最后使得32条通道的数据能够按照指定的顺序排列。一种顺序是跟图7一样通道数据流从上往下按从0到31排序。
应理解，上述发端处理模块对32个通道数据流进行通道纠偏处理得到对齐的32条通道数据流，一种具体实现方式是根据PCS通道0-7、PCS通道8-15、PCS通道16-23或PCS通道24-31已知的对齐标识对8条通道的数据进行现有标准定义的通道纠偏处理(见IEEE802.3Clause 120)，使得第0路、第1路、第2路或第3路200G中的PCS通道数据流不存在偏差，也即不存在时延。同时利用对齐标识使得四路PCS通道数据流是符号对齐的。此时第0路、第1路、第2路和第3路之间的PCS通道数据流可以是不存在偏差，也可以是存在偏差。考虑RS符号包含10个比特，对齐后的PCS通道数据流中，第0路、第1路、第2路和第3路之间的PCS通道数据流存在偏差的比特数目是10的倍数。
图8为发端设备采用8×100G接口的32条PCS通道数据流的一种示意图。如图8所示，发端设备将待传输8路100GE业务数据流进行KP4 RS(544,514)码外码编码得到8路总共32条FEC通道(FEC lane)数据流，其中每路包括4条FEC通道数据流。当采用2个KP4 RS(544,514)码字交织的“100G RS-FEC-Int”模式时，FEC通道数据流0-3、FEC通道数据流4-7、FEC通道数据流8-11、FEC通道数据流12-15、FEC通道数据流16-19、FEC通道数据流20-23、FEC通道数据流24-27或FEC通道数据流28-31中每条数据流间隔272个符号总共4*272＝1088个符号，其包含了2个RS码码字。每条FEC通道数据流中相邻2个符号来自不同RS码码字，且相邻两条FEC通道数据流的同个位置的2个符号来自不同RS码码字。32条FEC通道数据流经PMA处理后通过连接单元接口8×100GAUI-1送入发端处理模块。
图9为发端设备采用8×100G接口的32条PCS通道数据流的另一种示意图。如图9所示，区别于上述图8的场景，本场景中发端设备采用“100G RS-FEC”模式，FEC通道数据流0-3、FEC通道数据流4-7、FEC通道数据流8-11、FEC通道数据流12-15、FEC通道数据流16-19、FEC通道数据流20-23、FEC通道数据流24-27或FEC通道数据流28-31中每条数据流间隔136个符号总共4*136＝544个符号，其包含了1个RS码码字。32条FEC通道数据流经PMA处理后通过连接单元接口8×100GAUI-1送入发端处理模块。
基于上述图3(a)-图3(d)所示的发端处理模块的数据处理示意图，发端处理模块利用FEC通道0-3、FEC通道4-7、FEC通道8-11、FEC通道12-15、FEC通道16-19、FEC通道20-23、FEC通道24-27或FEC通道28-31已知的对齐标识(Alignment marker)进行4个通道数据流的标识锁定(alignment lock)。这里FEC通道0-3、FEC通道4-7、FEC通道8-11、FEC通道12-15、FEC通道16-19、FEC通道20-23、FEC通道24-27或FEC通道28-31可分别认为是第0路、第1路、第2路、第3路、第4路、第5路、第6路或第7路100G中的FEC通道0-3。发端处理模块接着对32个通道数据流进行通道纠偏处理(lane de-skew)得到对齐的32条通道数据流。然后根据FEC通道0-3、FEC通道4-7、FEC通道8-11、FEC通道12-15、FEC通道16-19、FEC通道20-23、FEC通道24-27或FEC通道28-31的对齐标识对4条通道的数据进行通道重排序(lane reorder)处理，使得4条通道的数据能够按照指定的顺序排列。最后使得32条通道的数据能够按照指定的顺序排列。一种顺序是跟图8和图9一样通道数据流从上往下按从0到31排序。
应理解，上述发端处理模块对32个通道数据流进行通道纠偏处理得到对齐的32条通道数据流，一种具体实现方式是根据FEC通道0-3、FEC通道4-7、FEC通道8-11、FEC通道12-15、FEC通道16-19、FEC通道20-23、FEC通道24-27或FEC通道28-31已知的对齐标识对4条通道的数据进行现有标准定义的通道纠偏处理(见IEEE 802.3Clause 91或Clause 161)，使得第0路、第1路、第2路、第3路、第4路、第5路、第6路或第7路100G中的PCS通道数据流不存在偏差，也即不存在时延。同时利用对齐标识使得八路FEC通道数据流是符号对齐的。此时第0路、第1路、第2路、第3路、第4路、第5路、第6路和第7路之间的FEC通道数据流可以是不存在偏差，也可以是存在偏差。考虑RS符号包含10个比特，对齐后的FEC通道数据流中，第0路、第1路、第2路、第3路、第4路、第5路、第6路和第7路之间的FEC通道数据流存在偏差的比特数目是10的倍数。
在一些具体场景，采用800G或1.6T接口，发端设备将待传输的业务数据流进行KP4RS(544,514)码外码编码得到n条PCS通道数据流。每A个外码码字分布在n条通道数据流中。具体地，n条PCS通道数据流中每条数据流间隔B个符号总共n×B个符号，其包含了A个RS码码字，其中n×B＝A×544。每条PCS通道数据流中连续A个符号来自A个不同RS码码字，且连续A条PCS通道数据流的同个位置的A个符号来自A个不同RS码码字，其中整数A可为2、4等。n条PCS通道数据流经PMA处理后通过连接单元接口送入发端处理模块。一些可能的参数组合如下：“n＝8，A＝2，B＝136”、“n＝16，A＝2，B＝68”、“n＝8，A＝4，B＝272”、“n＝16，A＝4，B＝136”。基于上述图3(b)所示的发端处理模块的数据处理示意图，发端处理模块利用n条PCS通道已知的对齐标识进行n个通道数据流的标识锁定。发端处理模块接着对n个通道数据流进行通道纠偏处理得到对齐的n条通道数据流。
图10为本申请实施例提供的数据交织方法的一种流程示意图。
1001、根据n条延迟线分别对n路数据流进行延迟。
图11为本申请实施例中采用延迟器对n条数据流进行延迟的一种结构示意图。如图11所示，该延迟器包括n条延迟线，与n路数据流一一对应。每一路数据流经过对应延迟线的延迟后再送入交织器进行数据交织。需要说明的是，本申请中延迟的取值是以符号为单位来统计的，其中，符号可以包括一个或多个比特。延迟线的延迟取值所包括的符号数量越多，就说明这条延迟线对数据流的延迟(也称为时延)越长。图12为本申请实施例中延迟线的一种结构示意图。如图12所示，延迟线可以包括Q个存储单元(storage element)D，每个存储单元D可存储d个符号，Q和d均为整数。应理解，当延迟线没有包含存储单元时，延迟线的延迟为0个符号，即为无延迟透传。
需要说明的是，本实施例中n为能被p整除的正整数，p为大于1的整数。每条延迟线的延迟取值为延迟取值集合中的任一种延迟取值，延迟取值集合包括p个延迟取值。所述延迟取值集合中最小的延迟取值为0，且所述延迟取值集合的p个延迟取值按从小到大的顺序每相邻两个延迟取值的差值为V个符号，其中，V＝Q×d。延迟取值集合中每个延迟取值对应的延迟线的数量为n/p，V为大于或等于34的整数。在一些优选的实现方式中，V也可以为大于或等于68的整数。例如，n＝32，p＝4，延迟取值集合包括0，V，2V和3V共4种延迟取值，每条延迟线的延迟取值只能是这4种延迟取值中的任一种，并且0，V，2V和3V这4种延迟取值对应的延迟线数量均为8条。
在一些可能的实施方式中，在根据n条延迟线分别对n路数据流进行延迟之前，还将对n路数据流进行通道重排序，以使得n路数据流按照预设顺序排列。在另一些可能的实施方式中，在根据n条延迟线分别对n路数据流进行延迟之后，还将对n路数据流进行通道重排序，以使得n路数据流按照预设顺序排列。以32条数据流为例，32条数据流可以是按照0到31排序从上到下排列，当然可以简单扩展到其他顺序排列，其具体实现方式本领域普通技术人员可知，此处不再赘述。应理解，基于n条数据流排序的不同，也会相应设计不同的延迟线分布规则，在保证性能的基础上还可以尽量降低延迟，后面会对本申请提供的延迟线分布规则进行详细介绍。
在一些可能的实施方式中，在根据n条延迟线分别对n路数据流进行延迟之前，还将对n路数据流进行通道纠偏处理，以获得n条对齐的通道数据流。对于n条数据流为多路业务数据流时，n条对齐的通道数据流满足如下约束：每路业务数据流中的多条通道数据流不存在偏差，各路业务数据流之间的通道数据流是符号对齐的。在一些具体实现方式，通道纠偏处理模块利用先进先出(First input first output,FIFO)进行缓存数据。考虑所设计的延迟处理中的延迟线采用存储单元实现，为了降低硬件实现复杂度和功耗，可将通道纠偏处理和延迟处理合并一起实现，采用一套FIFO同时实现纠偏处理和延迟处理。
还需要说明的是，输入延迟器的n条数据流都为经过FEC编码的数据流，也就是上文中介绍的经过外码编码的数据流。具体地，该外码编码可以采用RS码，经过外码编码后的n条数据流可以包括多个RS码字。在实际应用中也可以采用其他的编码方式进行外码编码，为了便于描述，下文统一用RS码字来表示外码编码后生成的码字。
1002、从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合。
交织器可以从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合，其中，L为大于或等于1的整数，m为大于或等于1的整数。也就是说，每个第一符号集合包括n×m个符号。交织器可以每次获取n×m个符号以得到第一符号集合，并重复执行L次从而得到L个第一符号集合。或者，交织器也可以一次读取L×n×m个符号以得到L个第一符号集合。应理解，交织器中可以设有L块缓存，分别用于存储L个第一符号集合。具体地，每个第一符号集合可以包括多个第一符号子集。例如，每个第一符号集合包括n个第一符号子集，每个第一符号子集包括依次排列的m个符号。又例如，每个第一符号集合包括m个第一符号子集，每个第一符号子集包括依次排列的n个符号。为了便于描述，下文统一按照每个第一符号集合包括n个第一符号子集为例进行介绍，本领域的技术人员可以直接推导出第一符号集合包括m个第一符号子集的另一种描述方式，后面不再结合另一种描述方式进行逐一介绍。可选地，第一符号集合中第h个第一符号子集的m个符号来自延迟后的第h路数据流，其中，0≤h≤n-1。
需要说明的是，上述第一符号子集只是为了便于描述而引入的概念，在实际应用中，第一符号集合为一个整体并不存在划分，每个第一符号子集可以视作从第一符号集合中选取的一个或多个符号。
在一种可能的实施方式中，该第一符号集合是以一条数据流的形式呈现，即第一符号集合中的符号排列形成一条数据流。在另一种可能的实施方式中，该第一符号集合是以符号矩阵的形式呈现。具体地，第一符号集合表示为第一符号矩阵，第一符号矩阵包括n行m列个符号。该第一符号矩阵中每一行的m个符号可以理解为是一个第一符号子集。也就是说，第一符号矩阵本质上也是多个符号的集合，引入第一符号矩阵只是换了一个维度进行介绍，第一符号集合中某个第一符号子集中的某个符号也可以简单地转换为第一符号矩阵中某一行某一列的符号。为了便于介绍，下文中只会以第一符号集合或第一符号矩阵中的一种形式来进行描述，本领域的技术人员可以根据上文介绍的第一符号集合与第一符号矩阵的对应关系直接推导出另一种形式的描述。
1003、对L个第一符号集合分别进行交织得到L个第二符号集合。
交织器对L个第一符号集合分别进行交织得到L个第二符号集合。每个第二符号集合可以包括多个第二符号子集。例如，每个第二符号集合包括r个第二符号子集，每个第二符号子集包括c个符号。又例如，每个第二符号集合包括c个第二符号子集，每个第二符号子集包括r个符号。其中，r为大于1的整数，c为大于1的整数，n×m＝r×c，即第一符号集合中的符号数量与第二符号集合中的符号数量相同。为了便于描述，下文统一按照每个第二符号集合包括r个第二符号子集为例进行介绍，本领域的技术人员可以直接推导出第二符号集合包括c个第二符号子集的另一种描述方式，后面不再结合另一种描述方式进行逐一介绍。具体地，每个第二符号子集中的c个符号对应第一符号集合中分布在c个第一符号子集的c个符号，以使得每个第二符号子集中的c个符号尽可能来自更多个不同的RS码字，以实现更好的数据交织效果。后面会对本申请提供的数据交织规则进行详细介绍。
需要说明的是，上述第二符号子集只是为了便于描述而引入的概念，在实际应用中，第二符号集合为一个整体并不存在划分，每个第二符号子集可以视作从第二符号集合中选取的一个或多个符号。
在一种可能的实施方式中，该第二符号集合是以一条数据流的形式呈现，即第二符号集合中的符号排列形成一条数据流。在另一种可能的实施方式中，该第二符号集合是以符号矩阵的形式呈现。具体地，第二符号集合表示为第二符号矩阵，第二符号矩阵包括r行c列个符号。该第二符号矩阵中的每一行的c个符号可以理解为是一个第二符号子集。第二符号矩阵中每一行的c个符号对应第一符号矩阵中分布在c行的c个符号。也就是说，第二符号矩阵本质上也是多个符号的集合，引入第二符号矩阵只是换了一个维度进行介绍，第二符号集合中某个第二符号子集中的某个符号也可以简单地转换为第二符号矩阵中某一行某一列的符号。为了便于介绍，下文中只会以第二符号集合或第二符号矩阵中的一种形式来进行描述，本领域的技术人员可以根据上文介绍的第二符号集合与第二符号矩阵的对应关系直接推导出另一种形式的描述。
需要说明的是，交织器对L个第一符号集合分别进行交织得到L个第二符号集合之后，交织器将向编码装置输出L个第二符号集合。进而，编码装置分别对每个第二符号集合中r个第二符号子集进行FEC编码得到L×r个码字，也就是上文介绍的进行内码编码。在一种可能的实施方式中，编码装置采用汉明码分别对L个第二符号集合中r个第二符号子集进行FEC编码得到L×r个汉明码子。
本申请实施例中，n路数据流都为经过外码编码后的码字，在对n路数据流分别进行延迟之后，还将对延迟后的n路数据流进行数据交织。采用本申请提供的延迟处理方案，通过较短的时延就能实现延迟后的n路数据流在同一时刻输出的n个符号来自多个不同的外码码字，在保证较好性能的基础上也有助于降低数据交织的时延。也就是说，本申请中延迟处理与数据交织相结合的方案所采用的整体时延较低，更适用于要求低时延的应用场景。
下面对本申请提供的对n路数据流进行延迟的具体实现方式进行介绍。
需要说明的是，下面将以n能被16整除且p＝4为例进行介绍，n条延迟线将包括至少一组，每一组包括16条相邻的延迟线。也就是说，本申请是以一组16条延迟线为颗粒度来介绍延迟线的分布规则。应理解，数据流与延迟线是一一对应的，n条延迟线的顺序与对应的n条数据流的顺序是保持一致。如果通道重排序后的数据流是按照0,1,2,3…的顺序排列，那么延迟线也是按照0,1,2,3…的顺序排列。如果数据流按照其他顺序排列，延迟线也会按照相应的顺序排列。而且，第k(0≤k<n/16)组延迟包含延迟线16*k，延迟线16*k+1，…，延迟线16*k+15。其中对于相邻4条延迟线满足的约束存在多种情况，比如延迟线16*k和延迟线16*k+1满足所设计约束且延迟线16*k+2和延迟线16*k+3满足另一所设计约束，或者延迟线16*k和延迟线16*k+3满足所设计约束且延迟线16*k+1和延迟线16*k+2满足另一所设计约束。考虑到在介绍延迟线规则时的选取延迟线的顺序不唯一，为了便于介绍本申请所提供的延迟线分布规则，这里将每一组16条延迟线的编号分别记为a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14、a15，其中，a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14、a15互不相等且均为小于16的非负整数。也就是说，a0-a15的编号取值可以是与0-15按顺序一一对应，即{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}。除此之外，a0-a15的编号取值可以不按照0-15的顺序，例如{0,3,1,2,4,7,5,6,8,11,9,10,12,15,13,14}等。
应理解，若n大于或等于32，n条延迟线包括多组，例如，第0组延迟线，第一组延迟线等。其中，第0组延迟线的编号a0-a15是从0-15中取值，第1组延迟线的编号a0-a15是从16-31中取值，以16个编号为一组以此类推。为了便于介绍，无论是第几组延迟线，下文中都以该组延迟线的编号a0-a15是从0-15中取值来说明，该组延迟线实际的编号就是在a0-a15的基础上每个编号都加16*k即可，0≤k<n/16。也就是说，第k组延迟线的编号取值为a0+16*k，a1+16*k，…，a15+16*k。另外，不同组的16条延迟线的编号排序可以相同，也可以不同。以n＝32为例，32条延迟线包括第0组的16条延迟线的编号取值a0-a15为{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}，即0-15按顺序排列。而第1组的16条延迟线的编号排序可以是按照与第0组延迟线一致的0-15顺序排列，也可以采用其他顺序的编号取值，具体此处不做限定。
在一种可能的实施方式中，第k组(0≤k<n/16)延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第一条件，具体地，该第一条件为：
第a0条延迟线的延迟取值和第a1条延迟线的延迟取值相差2V个符号，
第a2条延迟线的延迟取值和第a3条延迟线的延迟取值相差2V个符号，
第a4条延迟线的延迟取值和第a5条延迟线的延迟取值相差2V个符号，
第a6条延迟线的延迟取值和第a7条延迟线的延迟取值相差2V个符号，
第a8条延迟线的延迟取值和第a9条延迟线的延迟取值相差2V个符号，
第a10条延迟线的延迟取值和第a11条延迟线的延迟取值相差2V个符号，
第a12条延迟线的延迟取值和第a13条延迟线的延迟取值相差2V个符号，
第a14条延迟线的延迟取值和第a15条延迟线的延迟取值相差2V个符号。
需要说明的是，对于客户侧为每个通道100Gb/s的8×100G接口且采用“100G RS-FEC”模式。若满足上述第一条件且V≥68时，32条数据流中的数据流0-15(或数据流16-31)经过延迟处理后每一次分别输出的16个符号中第a0个符号和第a1个符号来自2个不同的RS码字符号，第a2个符号和第a3个符号来自2个不同的RS码字符号，…，第a14个符号和第a15个符号来自2个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
在上述基础上，每一组16条延迟线中，延迟取值为0个符号、V个符号、2V个符号和3V个符号的延迟线数量均为4。
在上述基础上，第k组(0≤k<n/16)延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第二条件，具体地，该第二条件为：
第a0条延迟线的延迟取值、第a4条延迟线的延迟取值、第a8条延迟线的延迟取值和第a12条延迟线的延迟取值互不相等，第a1条延迟线的延迟取值、第a5条延迟线的延迟取值、第a9条延迟线的延迟取值和第a13条延迟线的延迟取值互不相等，第a2条延迟线的延迟取值、第a6条延迟线的延迟取值、第a10条延迟线的延迟取值和第a14条延迟线的延迟取值互不相等，第a3条延迟线的延迟取值、第a7条延迟线的延迟取值、第a11条延迟线的延迟取值和第a15条延迟线的延迟取值互不相等。
需要说明的是，对于客户侧为每个通道100Gb/s的1×800G接口或2×400G接口。若满足上述第二条件且V≥68时，32条数据流中的数据流0-15(或数据流16-31)经过延迟处理后每一次分别输出的16个符号中第a0个符号、第a4个符号、第a8个符号、第a12个符号来自4个不同的RS码字符号，第a1个符号、第a5个符号、第a9个符号、第a13个符号来自4个不同的RS码字符号，第a2个符号、第a6个符号、第a10个符号、第a14个符号来自4个不同的RS码字符号，第a3个符号、第a7个符号、第a11个符号、第a15个符号来自4个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
在上述基础上，第k组(0≤k<n/16)延迟线中第a0条延迟线、第a2条延迟线、第a4条延迟线、第a6条延迟线、第a8条延迟线、第a10条延迟线、第a12条延迟线和第a14条延迟线的延迟取值满足第三条件，具体地，该第三条件为：
第a0条延迟线的延迟取值和第a4条延迟线的延迟取值相差2V个符号，第a2条延迟线的延迟取值和第a6条延迟线的延迟取值相差2V个符号，第a8条延迟线的延迟取值和第a12条延迟线的延迟取值相差2V个符号，第a10条延迟线的延迟取值和第a14条延迟线的延迟取值相差2V个符号。
需要说明的是，对于客户侧为每个通道100Gb/s的4×200G接口。若满足上述第一和第三条件且V≥68时，32条数据流中的数据流0-15(或数据流16-31)经过延迟处理后每一次分别输出的16个符号中第a0个符号、第a1个符号、第a4个符号、第a5个符号来自4个不同的RS码字符号，且第a2个符号、第a3个符号、第a6个符号、第a7个符号来自4个不同的RS码字符号。第a8个符号、第a9个符号、第a12个符号、第a13个符号来自4个不同的RS码字符号，且第a10个符号、第a11个符号、第a14个符号、第a15个符号来自4个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
在上述基础上，第一延迟取值集合{A}依次包括第k组(0≤k<n/16)延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，第一延迟取值集合{A}包括下述项中的其中一项：
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,V,3V,2V,0,3V,V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,V,3V,2V,0,3V,V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,3V,V,2V,0,V,3V,0,2V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{0,2V,3V,V,2V,0,V,3V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,3V,V,2V,0,V,3V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,3V,V,2V,0,V,3V,0,2V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,V,3V,0,2V,3V,V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,V,3V,0,2V,3V,V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,3V,V,2V,0,V,3V,0,2V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{2V,0,3V,V,0,2V,V,3V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,3V,V,0,2V,V,3V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,3V,V,2V,0,V,3V,0,2V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
需要说明的是，对于客户侧为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G(包含“100G RS-FEC-Int”和“100G RS-FEC”两种模式)接口。若满足上述第一延迟取值集合{A}且V≥68时，32条数据流中的数据流0-15(或数据流16-31)经过延迟处理后每一次分别输出的16个符号中第a0个符号、第a1个符号、第a4个符号、第a5个符号、第a8个符号、第a9个符号、第a12个符号、第a13个符号来自8个不同的RS码字符号，第a2个符号、第a3个符号、第a6个符号、第a7个符号、第a10个符号、第a11个符号、第a14个符号、第a15个符号来自8个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
在上述基础上，第k组(0≤k<n/16)延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第四条件，具体地，该第四条件为：
第a0条延迟线的延迟取值和第a2条延迟线的延迟取值相等或相差2V个符号，
第a1条延迟线的延迟取值和第a3条延迟线的延迟取值相等或相差2V个符号，
第a2条延迟线的延迟取值和第a4条延迟线的延迟取值相等或相差2V个符号，
第a3条延迟线的延迟取值和第a5条延迟线的延迟取值相等或相差2V个符号，
第a4条延迟线的延迟取值和第a6条延迟线的延迟取值相等或相差2V个符号，
第a5条延迟线的延迟取值和第a7条延迟线的延迟取值相等或相差2V个符号，
第a8条延迟线的延迟取值和第a10条延迟线的延迟取值相等或相差2V个符号，
第a9条延迟线的延迟取值和第a11条延迟线的延迟取值相等或相差2V个符号，
第a10条延迟线的延迟取值和第a12条延迟线的延迟取值相等或相差2V个符号，
第a11条延迟线的延迟取值和第a13条延迟线的延迟取值相等或相差2V个符号，
第a12条延迟线的延迟取值和第a14条延迟线的延迟取值相等或相差2V个符号，
第a13条延迟线的延迟取值和第a15条延迟线的延迟取值相等或相差2V个符号。
在上述第一延迟取值集合{A}和第四条件的基础上，第二延迟取值集合{B}依次包括第k(0≤k<n/16)组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，第二延迟取值集合{B}包括下述项中的其中一项：
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
在上述基础上，延迟线的编号取值集合{C}依次包括a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15的取值，编号取值集合{C}包括下述项中的其中一项：
{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}，
{0,1,2,3,4,5,6,7,8,9,10,11,14,15,12,13}，
{0,1,2,3,4,5,6,7,10,11,8,9,12,13,14,15}，
{0,1,2,3,4,5,6,7,10,11,8,9,14,15,12,13}，
{0,1,2,3,6,7,4,5,8,9,10,11,12,13,14,15}，
{0,1,2,3,6,7,4,5,8,9,10,11,14,15,12,13}，
{0,1,2,3,6,7,4,5,10,11,8,9,12,13,14,15}，
{0,1,2,3,6,7,4,5,10,11,8,9,14,15,12,13}，
{2,3,0,1,4,5,6,7,8,9,10,11,12,13,14,15}，
{2,3,0,1,4,5,6,7,8,9,10,11,14,15,12,13}，
{2,3,0,1,4,5,6,7,10,11,8,9,12,13,14,15}，
{2,3,0,1,4,5,6,7,10,11,8,9,14,15,12,13}，
{2,3,0,1,6,7,4,5,8,9,10,11,12,13,14,15}，
{2,3,0,1,6,7,4,5,8,9,10,11,14,15,12,13}，
{2,3,0,1,6,7,4,5,10,11,8,9,12,13,14,15}，
{2,3,0,1,6,7,4,5,10,11,8,9,14,15,12,13}，
{0,3,1,2,4,7,5,6,8,11,9,10,12,15,13,14}，
{0,3,1,2,4,7,5,6,8,11,9,10,13,14,12,15}，
{0,3,1,2,4,7,5,6,9,10,8,11,12,15,13,14}，
{0,3,1,2,4,7,5,6,9,10,8,11,13,14,12,15}，
{0,3,1,2,5,6,4,7,8,11,9,10,12,15,13,14}，
{0,3,1,2,5,6,4,7,8,11,9,10,13,14,12,15}，
{0,3,1,2,5,6,4,7,9,10,8,11,12,15,13,14}，
{0,3,1,2,5,6,4,7,9,10,8,11,13,14,12,15}，
{1,2,0,3,4,7,5,6,8,11,9,10,12,15,13,14}，
{1,2,0,3,4,7,5,6,8,11,9,10,13,14,12,15}，
{1,2,0,3,4,7,5,6,9,10,8,11,12,15,13,14}，
{1,2,0,3,4,7,5,6,9,10,8,11,13,14,12,15}，
{1,2,0,3,5,6,4,7,8,11,9,10,12,15,13,14}，
{1,2,0,3,5,6,4,7,8,11,9,10,13,14,12,15}，
{1,2,0,3,5,6,4,7,9,10,8,11,12,15,13,14}，
{1,2,0,3,5,6,4,7,9,10,8,11,13,14,12,15}。
下面对本申请提供的几种数据交织的具体实现方式进行介绍。
需要说明的是，下面的几种实施方式将以n＝32为例进行介绍，第一符号集合包括32个第一符号子集。n条延迟线将包括2组，分别是第0组延迟线和第1组延迟线。具体地，32个第一符号子集的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31。b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15按顺序分别等于第0组延迟线的延迟线编号取值中a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15。b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31按顺序分别等于第1组延迟线的延迟线编号取值中a0+16、a1+16、a2+16、a3+16、a4+16、a5+16、a6+16、a7+16、a8+16、a9+16、a10+16、a11+16、a12+16、a13+16、a14+16和a15+16。应理解，第0组延迟线的延迟线编号取值a0-a15与第1组延迟线的延迟线编号取值a0-a15都可以是上述编号取值集合{C}中的任一种，并且，第0组延迟线的延迟线编号取值a0-a15与第1组延迟线的延迟线编号取值a0-a15可以相同，也可以不同。
需要说明的是，对于客户侧为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G(包含“100G RS-FEC-Int”和“100G RS-FEC”两种模式)接口。若满足上述第一延迟取值集合{A}且V≥68时，32条数据流经过延迟处理后每一次分别输出的32个符号中第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号，和第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号(或者和第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号)来自16个不同的RS码字符号，32个符号中第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号，和第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号(或者和第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号)来自16个不同的RS码字符号，通过这种延迟设计方式便于后面采用实现简单且时延较低的交织处理方案以实现较好的级联FEC方案性能，减少整体传输方案时延。
第一种数据交织的实施方式：n＝32，m＝1，c＝8，r＝4。即每个第一符号集合包括32个第一符号子集，每个第一符号子集包含1个符号。每个第二符号集合包含4个第二符号子集，每个第二符号子集包含8个符号。
每个所述第二符号子集中的8个符号满足第五条件，具体地，第五条件包括下述条件中的任一种：
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集。
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集。
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集、第b29个第一符号子集。
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集。
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集。
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集。
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集。
在一种可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，x＝i+j*4，0≤i<4,0≤j<8。具体地，按照这种数据交织规则可以得到如下表1所示第二符号集合，每一行表示一个第二符号子集。如表1所示，第i行第j列的数字x，表明交织得到的第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集的符号。需要说明的是，将表1中任意两行的位置调换也属于本申请提供的数据交织规则，将表1中每一行中的8个数字调换位置也属于本申请提供的数据交织规则。
表1
0 4 8 12 16 20 24 28
1 5 9 13 17 21 25 29
2 6 10 14 18 22 26 30
3 7 11 15 19 23 27 31
在另一种可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000481
0≤i<4,0≤j<8，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000482
表示Y除以Z后的商。具体地，按照这种数据交织规则可以得到如下表2所示第二符号集合，每一行表示一个第二符号子集。如表2所示，第i行第j列的数字x，表明交织得到的第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集的符号。需要说明的是，将表2中任意两行的位置调换也属于本申请提供的数据交织规则，将表2中每一行中的8个数字调换位置也属于本申请提供的数据交织规则。
表2
0 1 4 5 8 9 12 13
2 3 6 7 10 11 14 15
16 17 20 21 24 25 28 29
18 19 22 23 26 27 30 31
第二种数据交织的实施方式：n＝32，m＝1，c＝16，r＝2。即每个第一符号集合包括32个第一符号子集，每个第一符号子集包含1个符号。每个第二符号集合包含2个第二符号子集，每个第二符号子集包含16个符号。
每个所述第二符号子集中的16个符号满足第六条件，具体地，第六条件包括下述条件中的任一种：
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
在一种可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000491
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000492
表示Y除以Z后的商。具体地，按照这种数据交织规则可以得到如下表3所示第二符号集合，每一行表示一个第二符号子集。如表3所示，第i行第j列的数字x，表明交织得到的第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集的符号。需要说明的是，将表3中任意两行的位置调换也属于本申请提供的数据交织规则，将表3中每一行中的16个数字调换位置也属于本申请提供的数据交织规则。
表3
0 4 8 12 16 20 24 28 1 5 9 13 17 21 25 29
2 6 10 14 18 22 26 30 3 7 11 15 19 23 27 31
在另一种可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000493
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000494
表示Y除以Z后的商。具体地，按照这种数据交织规则可以得到如下表4所示第二符号集合，每一行表示一个第二符号子集。如表4所示，第i行第j列的数字x，表明交织得到的第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集的符号。需要说明的是，将表4中任意两行的位置调换也属于本申请提供的数据交织规则，将表4中每一行中的16个数字调换位置也属于本申请提供的数据交织规则。
表4
0 1 4 5 8 9 12 13 16 17 20 21 24 25 28 29
2 3 6 7 10 11 14 15 18 19 22 23 26 27 30 31
在另一种可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，
Figure BDA0003561787710000501
0≤i<2,0≤j<16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000502
表示Y除以Z后的商。具体地，按照这种数据交织规则可以得到如下表5所示第二符号集合，每一行表示一个第二符号子集。如表5所示，第i行第j列的数字x，表明交织得到的第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx个第一符号子集的符号。需要说明的是，将表5中任意两行的位置调换也属于本申请提供的数据交织规则，将表5中每一行中的16个数字调换位置也属于本申请提供的数据交织规则。
表5
0 1 4 5 8 9 12 13 18 19 22 23 26 27 30 31
2 3 6 7 10 11 14 15 16 17 20 21 24 25 28 29
第三种数据交织的实施方式：n＝32，m＝3，c＝12，r＝8。即每个第一符号集合包括32个第一符号子集，每个第一符号子集包含3个符号。每个第二符号集合包含8个第二符号子集，每个第二符号子集包含12个符号。
每个所述第二符号子集中的12个符号满足第七条件，具体地，第七条件包括下述条件中的任一种：
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中某4个第一符号子集。
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集。
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集。
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集。
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中4个第一符号子集。
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集。
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集。
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集。
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集。
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
在一种可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000521
个符号，
Figure BDA0003561787710000522
Figure BDA0003561787710000523
0≤i<8,0≤j<12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000524
表示Y除以Z后的商。具体地，按照这种数据交织规则可以得到如下表6所示第二符号集合，每一行表示一个第二符号子集。如表6所示，第i行第j列的数字x，表明交织得到的第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中的第
Figure BDA0003561787710000531
个符号。需要说明的是，将表6中任意两行的位置调换也属于本申请提供的数据交织规则，将表6中每一行中的12个数字调换位置也属于本申请提供的数据交织规则。
表6
0 4 8 12 16 20 1 5 9 13 17 21
24 28 32 36 40 44 25 29 33 37 41 45
48 52 56 60 64 68 49 53 57 61 65 69
72 76 80 84 88 92 73 77 81 85 89 93
2 6 10 14 18 22 3 7 11 15 19 23
26 30 34 38 42 46 27 31 35 39 43 47
50 54 58 62 66 70 51 55 59 63 67 71
74 78 82 86 90 94 75 79 83 87 91 95
在另一种可能的实施方式中，第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000532
个符号，
Figure BDA0003561787710000533
Figure BDA0003561787710000534
0≤i<8,0≤j<12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000535
表示Y除以Z后的商。具体地，按照这种数据交织规则可以得到如下表7所示第二符号集合，每一行表示一个第二符号子集。如表7所示，第i行第j列的数字x，表明交织得到的第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中的第
Figure BDA0003561787710000536
个符号。需要说明的是，将表7中任意两行的位置调换也属于本申请提供的数据交织规则，将表7中每一行中的12个数字调换位置也属于本申请提供的数据交织规则。
表7
0 1 4 5 8 9 12 13 16 17 20 21
2 3 6 7 10 11 14 15 18 19 22 23
24 25 28 29 32 33 36 37 40 41 44 45
26 27 30 31 34 35 38 39 42 43 46 47
48 49 52 53 56 57 60 61 64 65 68 69
50 51 54 55 58 59 62 63 66 67 70 71
72 73 76 77 80 81 84 85 88 89 92 93
74 75 78 79 82 83 86 87 90 91 94 95
在另一种可能的实施方式中，每个第二符号子集中的12个符号满足第八条件，第八条件包括：每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第k1个第一符号子集中第0个符号、第k1+8个第一符号子集中第0个符号、第k1+16个第一符号子集中第0个符号和第k1+24个第一符号子集中第0个符号，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第k2个第一符号子集中第1个符号、第k2+8个第一符号子集中第1个符号、第k2+16个第一符号子集中第1个符号和第k2+24个第一符号子集中第1个符号，每个所述第二符号子集中的其他4个符号分别来自所述第一符号集合中第k3个第一符号子集中第2个符号、第k3+8个第一符号子集中第2个符号、第k3+16个第一符号子集中第2个符号和第k3+24个第一符号子集中第2个符号，其中，k1、k2和k3互不相等，所述n条延迟线中第16k1+z1条延迟线的延迟取值与第16k1+z1+2条延迟线的延迟取值相等或相差2V。
第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx％32个第一符号子集中第
Figure BDA0003561787710000541
个符号，
Figure BDA0003561787710000544
0≤i<8,0≤j<12，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000542
表示Y除以Z后的商，G为2、6、10、14、18、22、26或30。具体地，G＝2时，按照这种数据交织规则可以得到如下表8所示第二符号集合，每一行表示一个第二符号子集。如表8所示，第i行第j列的数字x，表明交织得到的第二符号集合中第i个第二符号子集中第j个符号来自第一符号集合中第bx％32个第一符号子集中的第
Figure BDA0003561787710000543
个符号。需要说明的是，将表8中任意两行的位置调换也属于本申请提供的数据交织规则，将表8中每一行中的12个数字调换位置也属于本申请提供的数据交织规则。
表8
0 8 16 24 34 42 50 58 68 76 84 92
1 9 17 25 35 43 51 59 69 77 85 93
2 10 18 26 36 44 52 60 70 78 86 94
3 11 19 27 37 45 53 61 71 79 87 95
4 12 20 28 38 46 54 62 72 80 88 64
5 13 21 29 39 47 55 63 73 81 89 65
6 14 22 30 40 48 56 32 74 82 90 66
7 15 23 31 41 49 57 33 75 83 91 67
下面提供几个具体地实施例对上述图10所描述的数据交织方法的完整流程进行介绍。
实施例1：n＝32，32条延迟线包括2组，每组包括16条延迟线。每组16条延迟线a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15的编号取值为{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}。32个第一符号子集b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31的编号取值为{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15，16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31}。
图13为本申请实施例中32条延迟线的一种分布示意图。如图13所示，32条数据流分别对应32条延迟线，延迟线可以包括0、Q、2Q或3Q个存储单元D，每个存储单元D存储可存储d个符号。即延迟线的延迟取值可以为0、V个符号、2V个符号或3V个符号，其中V＝Q*d。每组16条延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的的延迟取值为{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}。相应的，延迟线0-31的延迟符号个数分别为{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}。具体地，延迟器从每一条延迟线最右边的存储单元输出d个符号以得到32*d个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d个符号。进而，32条数据流中将各自获取d个符号分别写入32条延迟线中最左边的存储单元。应理解，当延迟线包含0个存储单元(如图13中延迟线0、2、5、7、16、18、21、23)，该延迟线输出的d个符号为当前操作从对应的PCS或FEC通道数据流中获取的d个符号。应理解，每条延迟线一次延迟操作输出d个符号，当d≤L*m时，可重复执行
Figure BDA0003561787710000551
次延迟操作获取
Figure BDA0003561787710000552
个符号，且
Figure BDA0003561787710000553
其中
Figure BDA0003561787710000554
为正整数。
交织器从延迟后的32条数据流各获取L*m个符号，得到L个第一符号集合。每个第一符号集合包含32个第一符号子集，每个第一符号子集包含m个符号。每个第一符号集合的第h个(0≤h<32)第一符号子集中m个符号来自从延迟后的数据流h。交织器对L个第一符号集合分别进行交织得到L个第二符号集合，其中，第二符号集合包含r×c个符号。每个第二符号集合包含r个第二符号子集，每个第二符号子集包含c个符号，其中，32×m＝r×c。
需要说明的是，第一符号集合也可以是一个包含32行m列符号的符号矩阵，称为第一符号矩阵。第二符号集合也可一个包含r行c列符号的符号矩阵，称为第二符号矩阵。此时，从延迟后的数据流h获取的L*m个符号分别送入L个第一符号矩阵中第h行的m列。每个第一符号矩阵第h行共m个符号各来自延迟后的数据流h。交织器对L个第一符号矩阵的32×m个符号分别进行交织得到L个第二符号矩阵，其中，第二符号矩阵包含r行c列个符号。
图14为本申请实施例中对L个第一符号矩阵进行交织的示意图。如图14所示，在一种可能的实施方式中，交织器包括L个交织子单元，L个交织子单元分别对L个第一符号矩阵进行交织获得L个第二符号矩阵。具体地，数据划分单元
Figure BDA0003561787710000555
从延迟后的数据流h(0≤h<32)获取到L*m个符号，L*m个符号包括L组，每组m个符号。L组符号分别送入L个第一符号矩阵中第h行。在另一种可能的实施方式中，交织器无需划分多个交织子单元，交织器对第一符号矩阵进行交织得到第二符号矩阵，并重复L次该操作以得到L个第二符号矩阵。在又一种可能的实施方式中，交织器无需划分多个交织子单元，交织器从延迟后的n条数据流获取L*n*m个符号后得到一个符号矩阵，该符号矩阵包含n行L*m列符号，可以视为上述L个第一符号矩阵组合而成的一个符号矩阵。类似地，交织器对上述包含n行L*m列符号的符号矩阵进行交织后得到另一个符号矩阵，该另一个符号矩阵包含包含L*r行c列符号，可以视为上述L个第二符号矩阵组合而成的一个符号矩阵。
作为一个示例，第一符号矩阵包括32行1列个符号，第二符号矩阵包括2行16列个符号，且L＝1、Q＝68、d＝1。即交织器从延迟后的32条数据流中各获取1个符号，延迟线中每个存储单元D存储d＝1个符号，每个符号包括10个比特。V＝Q*d＝68，每条延迟线的延迟取值为0个符号、68个符号、136个符号或204个符号。具体地，32条延迟线的延迟取值可以如下表9所示。
表9
Figure BDA0003561787710000561
第二符号矩阵中第i行第j列(0≤i<2,0≤j<16)的符号来自第一符号矩阵中第bx＝x行的符号，其中非负整数
Figure BDA0003561787710000562
Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000563
表示Y除以Z后的商。该数据交织规则可用如下表10表示，其中表10中第i行第j列的数字x，表明第二符号矩阵中第i行第j列的符号来自第一符号矩阵中第bx＝x行第0列的符号，0≤i<2，0≤j<16，0≤x<32。交织器输出第二符号矩阵后，内码编码装置将分别对第二符号矩阵中2行的16个符号进行内码编码得到2个码字。当内码编码采用Hamming(170,160)时，交织器输出的32个符号总共320个比特进行内码编码后可得到2个内码码字，总共2×170＝340个比特。
表10
0 1 4 5 8 9 12 13 16 17 20 21 24 25 28 29
2 3 6 7 10 11 14 15 18 19 22 23 26 27 30 31
上述示例给出了L＝1的实施方式，在此基础上还可以扩展到L＞1的实施方式，这里是应用场景的扩展，具体的实施方式可以参照上文的介绍，此处不再逐一展开介绍，下面提供几种典型的参数组合。
L＝2，d＝2，Q＝34，V＝Q*d＝68。交织器输出L＝2个2×16的第二符号矩阵，内码编码得到2*L＝4个码字。
L＝3，d＝3，Q＝24，V＝Q*d＝72。交织器输出L＝3个2×16的第二符号矩阵，内码编码得到2*L＝6个码字。
L＝4，d＝4，Q＝17，V＝Q*d＝68。交织器输出L＝4个2×16的第二符号矩阵，内码编码得到2*L＝8个码字。
L＝5，d＝5，Q＝14，V＝Q*d＝70。交织器输出L＝5个2×16的第二符号矩阵，内码编码得到2*L＝10个码字。
L＝6，d＝6，Q＝12，V＝Q*d＝72。交织器输出L＝6个2×16的第二符号矩阵，内码编码得到2*L＝12个码字。
L＝8，d＝8，Q＝9，V＝Q*d＝72。交织器输出L＝8个2×16的第二符号矩阵，内码编码得到2*L＝16个码字。
L＝12，d＝12，Q＝6，V＝Q*d＝72。交织器输出L＝12个2×16的第二符号矩阵，内码编码得到2*L＝24个码字。
L＝16，d＝16，Q＝5，V＝Q*d＝80。交织器输出L＝16个2×16的第二符号矩阵，内码编码得到2*L＝32个码字。
下面以L＝5为例展开介绍，第一符号矩阵包含32行1列个符号，第二符号矩阵包含2行16列个符号。交织器可以采用如上图14所示的结构，即交织器包括5个交织子单元。延迟线中每个存储单元D可存储d＝5个符号，每个符号包括10个比特，每条延迟线的延迟取值为0个符号，70个符号，140个符号，或210个符号。具体地，32条延迟线的延迟取值可以如下表11所示。
表11
Figure BDA0003561787710000571
Figure BDA0003561787710000581
图15为本申请实施例中在L＝5场景下的数据交织示意图。基于L＝1场景下提供的交织规则，即第二符号矩阵中第i行第j列(0≤i<2,0≤j<16)的符号来自第一符号矩阵中第bx＝x行的符号，其中非负整数
Figure BDA0003561787710000582
Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000583
表示Y除以Z后的商。如图15所示，通过5个交织子单元分别对5个第一符号矩阵进行交织即可得到5个第二符号矩阵，第一符号矩阵中的数字表示第一符号矩阵的行数，第二符号矩阵中的数字x表示第二符号矩阵中该位置的符号来自于第一符号矩阵中第x行。交织器输出5个第二符号矩阵后，内码编码装置将分别对5个第二符号矩阵中每行的16个符号进行内码编码得到2×L＝10个码字。当内码编码采用Hamming(170,160)时，交织器输出的160个符号总共1600个比特进行内码编码后可得到10个内码码字，总共10×170＝1700个比特。
本实施例中，当L＝1且d＝1时，32条延迟线中最长延迟为3V＝3Q×d＝3*68*1＝204个符号，即2040比特。当L＝5且d＝5时，32条延迟线中最长延迟为3V＝3Q×d＝3*14*5＝210个符号，即2100比特。所需的延迟较短。当内码编码采用Hamming(170,160)时，每个Hamming信息位160个比特总共16个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的16个符号来自于16个不同外码码字，使得整体级联FEC方案性能较好。应理解，在某些要求超低时延的场景中，可以采用更低的V取值，此时每个Hamming信息位的16个符号来自于少于16个不同外码码字符号，性能稍有劣化，但其对应的整体传输时延较低。
实施例2：n＝32，32条延迟线包括2组，每组包括16条延迟线。每组16条延迟线a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15的编号取值为{0,3,1,2,4,7,5,6,8,11,9,10,12,15,13,14}。32个第一符号子集b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31的编号取值为{0,3,1,2,4,7,5,6,8,11,9,10,12,15,13,14，16,19,17,18,20,23,21,22,24,27,25,26,28,31,29,30}。
图16为本申请实施例中32条延迟线的另一种分布示意图。如图16所示，32条数据流分别对应32条延迟线，延迟线可以包括0、Q、2Q或3Q个存储单元D，每个存储单元D存储可存储d个符号。即延迟线的延迟取值可以为0、V个符号、2V个符号或3V个符号，其中V＝Q*d。每组16条延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的的延迟取值为{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}。相应的，延迟线0-31的延迟符号个数分别为{0,0,2V,2V,2V,2V,0,0,V,V,3V,3V,3V,3V,V,V,0,0,2V,2V,2V,2V,0,0,V,V,3V,3V,3V,3V,V,V}。具体地，延迟器从每一条延迟线最右边的存储单元输出d个符号以得到32*d个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d个符号。进而，32条数据流中将各自获取d个符号分别写入32条延迟线中最左边的存储单元。应理解，当延迟线包含0个存储单元(如图16中延迟线0、1、6、7、16、17、22、23)，该延迟线输出的d个符号为当前操作从对应的PCS或FEC通道数据流中获取的d个符号。应理解，每条延迟线一次延迟操作输出d个符号，当d≤L*m时，可重复执行
Figure BDA0003561787710000591
次延迟操作获取
Figure BDA0003561787710000592
个符号，且
Figure BDA0003561787710000593
其中
Figure BDA0003561787710000594
为正整数。
交织器从延迟后的32条数据流各获取L*m个符号，得到L个第一符号集合。每个第一符号集合包含32个第一符号子集，每个第一符号子集包含m个符号。每个第一符号集合的第h个(0≤h<32)第一符号子集中m个符号来自从延迟后的数据流h。交织器对L个第一符号集合分别进行交织得到L个第二符号集合，其中，第二符号集合包含r×c符号。每个第二符号集合包含r个第二符号子集，每个第二符号子集包含c个符号，其中，32×m＝r×c。
需要说明的是，第一符号集合也可以是一个包含32行m列符号的符号矩阵，称为第一符号矩阵。第二符号集合也可一个包含r行c列符号的符号矩阵，称为第二符号矩阵。此时，从延迟后的数据流h获取的L*m个符号分别送入L个第一符号矩阵中第h行的m列。每个第一符号矩阵第h行共m个符号各来自延迟后的数据流h。交织器对L个第一符号矩阵的32×m个符号分别进行交织得到L个第二符号矩阵，其中，第二符号矩阵包含r行c列个符号。
如图14所示，在一种可能的实施方式中，交织器包括L个交织子单元，L个交织子单元分别对L个第一符号矩阵进行交织获得L个第二符号矩阵。具体地，数据划分单元
Figure BDA0003561787710000595
从延迟后的数据流h(0≤h<32)获取到L*m个符号，L*m个符号包括L组，每组m个符号。L组符号分别送入L个第一符号矩阵中第h行。在另一种可能的实施方式中，交织器无需划分多个交织子单元，交织器对第一符号矩阵进行交织得到第二符号矩阵，并重复L次该操作以得到L个第二符号矩阵。在又一种可能的实施方式中，交织器无需划分多个交织子单元，交织器从延迟后的n条数据流获取L*n*m个符号后得到一个符号矩阵，该符号矩阵包含n行L*m列符号，可以视为上述L个第一符号矩阵组合而成的一个符号矩阵。类似地，交织器对上述包含n行L*m列符号的符号矩阵进行交织后得到另一个符号矩阵，该另一个符号矩阵包含包含L*r行c列符号，可以视为上述L个第二符号矩阵组合而成的一个符号矩阵。
作为一个示例，第一符号矩阵包括32行3列个符号，第二符号矩阵包括8行12列个符号，且L＝1、Q＝24、d＝3。即交织器从延迟后的32条数据流中各获取3个符号，延迟线中每个存储单元D存储d＝3个符号，每个符号包括10个比特。V＝Q*d＝72，每条延迟线的延迟取值为0个符号、72个符号、144个符号或216个符号。具体地，32条延迟线的延迟取值可以如下表12所示。
表12
Figure BDA0003561787710000601
Figure BDA0003561787710000611
第二符号矩阵中第i行第j列(0≤i<8,0≤j<12)的符号来自第一符号矩阵中第bx％32行第
Figure BDA0003561787710000612
列的符号，其中
Figure BDA0003561787710000613
Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000614
表示Y除以Z后的商，该数据交织规则可用如下表13表示。其中表13中第i行第j列的数字x，表明第二符号矩阵中第i行第j列的符号来自第一符号矩阵中x％32行第
Figure BDA0003561787710000615
列的符号，0≤i<8，0≤j<12，0≤x<96。相应的，第二符号矩阵中第i行第j列(0≤i<8,0≤j<12)的符号来自第一符号矩阵中第x％32行第
Figure BDA0003561787710000616
列的符号，其中
Figure BDA0003561787710000617
Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000618
表示Y除以Z后的商，该数据交织规则可用如下表14表示。其中表14中第i行第j列的数字x，表明第二符号矩阵中第i行第j列的符号来自第一符号矩阵中x％32行第
Figure BDA0003561787710000619
列的符号，0≤i<8，0≤j<12，0≤x<96。交织器输出第二符号矩阵后，内码编码装置将分别对第二符号矩阵中每行的12个符号进行内码编码得到8个码字。当内码编码采用Hamming(128,120)时，交织器输出的96个符号总共960个比特进行内码编码后可得到8个内码码字，总共8×128＝1024个比特。
表13
0 4 8 12 16 20 1 5 9 13 17 21
24 28 32 36 40 44 25 29 33 37 41 45
48 52 56 60 64 68 49 53 57 61 65 69
72 76 80 84 88 92 73 77 81 85 89 93
2 6 10 14 18 22 3 7 11 15 19 23
26 30 34 38 42 46 27 31 35 39 43 47
50 54 58 62 66 70 51 55 59 63 67 71
74 78 82 86 90 94 75 79 83 87 91 95
表14
Figure BDA00035617877100006110
Figure BDA0003561787710000621
上述示例给出了L＝1的实施方式，在此基础上还可以扩展到L＞1的实施方式，这里是应用场景的扩展，具体的实施方式可以参照上文的介绍，此处不再逐一展开介绍，下面提供几种典型的参数组合。
L＝2，d＝6，Q＝12，V＝Q*d＝72。交织输出L＝2个8×12的第二符号矩阵，内码编码得到8*L＝16个码字。
L＝3，d＝9，Q＝8，V＝Q*d＝72。交织输出L＝3个8×12的第二符号矩阵，内码编码得到8*L＝24个码字。
L＝4，d＝12，Q＝6，V＝Q*d＝72。交织输出L＝4个8×12的第二符号矩阵，内码编码得到8*L＝32个码字。
下面以L＝4为例展开介绍，第一符号矩阵包含32行3列个符号，第二符号矩阵包含8行12列个符号。交织器可以采用如上图14所示的结构，即交织器包括4个交织子单元，通过4个交织子单元分别对4个第一符号矩阵进行交织即可得到4个第二符号矩阵。延迟线中每个存储单元D可存储d＝12个符号，每个符号包括10个比特，每条延迟线的延迟取值为0个符号，72个符号，144个符号，或216个符号。交织器输出4个第二符号矩阵后，内码编码装置将分别对4个第二符号矩阵中每行的12个符号进行内码编码得到8×L＝32个码字。当内码编码采用Hamming(128,120)时，交织器输出的384个符号总共3840个比特进行内码编码后可得到32个内码码字，总共32×128＝4096个比特。
本实施例中，32条延迟线中最长延迟为3Q×d＝216个符号，即2160比特，所需的延迟较短。当内码编码采用Hamming(128,120)时，每个Hamming信息位120个比特总共12个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的12个符号来自于12个不同外码码字，使得整体级联FEC方案性能较好。应理解，在某些要求超低时延的场景中，可以采用更低的V取值，此时每个Hamming信息位的12个符号来自于少于12个不同外码码字符号，性能稍有劣化，但其对应的整体传输时延较低。
实施例3：n＝32，32条延迟线包括2组，每组包括16条延迟线。每组16条延迟线a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15的编号取值为{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}。32个第一符号子集b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31的编号取值为{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15，16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31}。
图17为本申请实施例中32条延迟线的另一种分布示意图。如图17所示，32条数据流分别对应32条延迟线，延迟线可以包括0、Q、2Q或3Q个存储单元D，每个存储单元D存储可存储d个符号。即延迟线的延迟取值可以为0、V个符号、2V个符号或3V个符号，其中V＝Q*d。每组16条延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的的延迟取值为{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}。相应的，延迟线0-31的延迟符号个数分别为{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0，3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}。具体地，延迟器从每一条延迟线最右边的存储单元输出d个符号以得到32*d个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d个符号。进而，32条数据流中将各自获取d个符号分别写入32条延迟线中最左边的存储单元。应理解，当延迟线包含0个存储单元(如图17中延迟线9、10、12、15、25、26、28、31)，该延迟线输出的d个符号为当前操作从对应的PCS或FEC通道数据流中获取的d个符号。应理解，每条延迟线一次延迟操作输出d个符号，当d≤L*m时，可重复执行
Figure BDA0003561787710000631
次延迟操作获取
Figure BDA0003561787710000632
个符号，且
Figure BDA0003561787710000633
其中
Figure BDA0003561787710000634
为正整数。
交织器从延迟后的32条数据流各获取L*m个符号，得到L个第一符号集合。每个第一符号集合包含32个第一符号子集，每个第一符号子集包含m个符号。每个第一符号集合的第h个(0≤h<32)第一符号子集中m个符号来自从延迟后的数据流h。交织器对L个第一符号集合分别进行交织得到L个第二符号集合，其中，第二符号集合包含r×c符号。每个第二符号集合包含r个第二符号子集，每个第二符号子集包含c个符号，其中，32×m＝r×c。
需要说明的是，第一符号集合也可以是一个包含32行m列符号的符号矩阵，称为第一符号矩阵。第二符号集合也可一个包含r行c列符号的符号矩阵，称为第二符号矩阵。此时，从延迟后的数据流h获取的L*m个符号分别送入L个第一符号矩阵中第h行的m列。每个第一符号矩阵第h行共m个符号各来自延迟后的数据流h。交织器对L个第一符号矩阵的32×m个符号分别进行交织得到L个第二符号矩阵，其中，第二符号矩阵包含r行c列个符号。
如图17所示，在一种可能的实施方式中，交织器包括L个交织子单元，L个交织子单元分别对L个第一符号矩阵进行交织获得L个第二符号矩阵。具体地，数据划分单元
Figure BDA0003561787710000635
从延迟后的数据流h(0≤h<32)获取到L*m个符号，L*m个符号包括L组，每组m个符号。L组符号分别送入L个第一符号矩阵中第h行。在另一种可能的实施方式中，交织器无需划分多个交织子单元，交织器对第一符号矩阵进行交织得到第二符号矩阵，并重复L次该操作以得到L个第二符号矩阵。在又一种可能的实施方式中，交织器无需划分多个交织子单元，交织器从延迟后的n条数据流获取L*n*m个符号后得到一个符号矩阵，该符号矩阵包含n行L*m列符号，可以视为上述L个第一符号矩阵组合而成的一个符号矩阵。类似地，交织器对上述包含n行L*m列符号的符号矩阵进行交织后得到另一个符号矩阵，该另一个符号矩阵包含包含L*r行c列符号，可以视为上述L个第二符号矩阵组合而成的一个符号矩阵。
作为一个示例，第一符号矩阵包括32行3列个符号，第二符号矩阵包括8行12列个符号，且L＝2、Q＝12、d＝6。即交织器从延迟后的32条数据流中各获取6个符号，延迟线中每个存储单元D存储d＝6个符号，每个符号包括10个比特。V＝Q*d＝72，每条延迟线的延迟取值为0个符号、72个符号、144个符号或216个符号。具体地，32条延迟线的延迟取值可以如下表15所示。
表15
Figure BDA0003561787710000641
第二符号矩阵中第i行第j列(0≤i<8,0≤j<12)的符号来自第一符号矩阵中第bx％32＝x％32行第
Figure BDA0003561787710000642
列的符号，其中
Figure BDA0003561787710000643
Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000644
表示Y除以Z后的商，该数据交织规则可用如下表16表示。
表16
Figure BDA0003561787710000645
Figure BDA0003561787710000651
其中表16中第i行第j列的数字x，表明第二符号矩阵中第i行第j列的符号来自第一符号矩阵中x％32行第
Figure BDA0003561787710000652
列的符号，0≤i<8，0≤j<12，0≤x<96。交织器输出2个第二符号矩阵后，编码装置将分别对2个第二符号矩阵中每行的12个符号进行内码编码得到16个码字。当内码编码采用Hamming(128,120)时，交织器输出的192个符号总共1920个比特进行内码编码后可得到16个内码码字，总共16×128＝2048个比特。
本实施例中，32条延迟线中最长延迟为3V＝3Q×d＝216个符号，即2160比特，所需的延迟较短。当内码编码采用Hamming(128,120)时，每个Hamming信息位120个比特总共12个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的12个符号来自于不少于10个不同外码码字，使得整体级联FEC方案性能较好。
应理解，上述示例给出了L＝2的实施方式，在此基础上还可以扩展到其他采用L值的实施方式，这里是应用场景的扩展，具体的实施方式可以参照上文的介绍，此处不再逐一展开介绍。
实施例4：区别于实施例3，本实施例4采用不同的交织规则。第一符号矩阵包括32行3列个符号，第二符号矩阵包括8行12列个符号，且L＝2、Q＝12、d＝6。即交织器从延迟后的32条数据流中各获取6个符号，延迟线中每个存储单元D存储d＝6个符号，每个符号包括10个比特。V＝Q*d＝72，每条延迟线的延迟取值为0个符号、72个符号、144个符号或216个符号。具体地，32条延迟线的延迟取值可以如实施例3中表15所示。第二符号矩阵中第i行第j列(0≤i<8,0≤j<12)的符号来自第一符号矩阵中第bx％32＝x％32行第
Figure BDA0003561787710000653
列的符号，其中
Figure BDA0003561787710000654
Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000655
表示Y除以Z后的商，该数据交织规则可用如下表17表示。
表17
Figure BDA0003561787710000656
Figure BDA0003561787710000661
其中表17中第i行第j列的数字x，表明第二符号矩阵中第i行第j列的符号来自第一符号矩阵中x％32行第
Figure BDA0003561787710000662
列的符号，0≤i<8，0≤j<12，0≤x<96。
交织器输出2个第二符号矩阵后，内码编码装置将分别对2个第二符号矩阵中每行的12个符号进行内码编码得到16个码字。当内码编码采用Hamming(128,120)时，交织器输出的192个符号总共1920个比特进行内码编码后可得到16个内码码字，总共16×128＝2048个比特。
本实施例中，32条延迟线中最长延迟为3V＝3Q×d＝216个符号，即2160比特，所需的延迟较短。当内码编码采用Hamming(128,120)时，每个Hamming信息位120个比特总共12个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的12个符号来自于12个不同外码码字，使得整体级联FEC方案性能较好。
实施例5：n＝32，32条延迟线包括2组，每组包括16条延迟线。
如上图13所示，32条数据流分别对应32条延迟线，延迟线可以包括0、Q、2Q或3Q个存储单元D，每个存储单元D存储可存储d个符号。即延迟线的延迟取值可以为0、V个符号、2V个符号或3V个符号，V为大于或等于68的整数。具体地，延迟器从每一条延迟线最右边的存储单元输出d个符号以得到32*d个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d个符号。进而，32条数据流中将各自提取d个符号分别写入32条延迟线中最左边的存储单元。应理解，当延迟线包含0个存储单元，该延迟线输出的d个符号为当前操作从对应的PCS或FEC通道数据流中获取的d个符号。应理解，每条延迟线一次延迟操作输出d个符号，当d≤L*m时，可重复执行
Figure BDA0003561787710000663
次延迟获取
Figure BDA0003561787710000664
个符号，且
Figure BDA0003561787710000665
其中
Figure BDA0003561787710000666
为正整数。
交织器从延迟后的32条数据流各获取L*m个符号，得到L个第一符号集合。每个第一符号集合包含32个第一符号子集，每个第一符号子集包含m个符号。每个第一符号集合的第h个(0≤h<32)第一符号子集中m个符号来自从延迟后的数据流h。交织器对L个第一符号集合分别进行交织得到L个第二符号集合，其中，第二符号集合包含r×c符号。每个第二符号集合包含r个第二符号子集，每个第二符号子集包含c个符号，其中，32×m＝r×c。
需要说明的是，第一符号集合也可以是一个包含32行m列符号的符号矩阵，称为第一符号矩阵。第二符号集合也可一个包含r行c列符号的符号矩阵，称为第二符号矩阵。此时，从延迟后的数据流h获取的L×m个符号分别送入L个第一符号矩阵中第h行的m列。每个第一符号矩阵第h行共m个符号各来自延迟后的数据流h。交织器对L个第一符号矩阵的32×m个符号分别进行交织得到L个第二符号矩阵，其中，第二符号矩阵包含r行c列个符号。
如图14所示，在一种可能的实施方式中，交织器包括L个交织子单元，L个交织子单元分别对L个第一符号矩阵进行交织获得L个第二符号矩阵。具体地，数据划分单元
Figure BDA0003561787710000671
从延迟后的数据流h(0≤h<32)获取到L×m个符号，L×m个符号包括L组，每组m个符号。L组符号分别送入L个第一符号矩阵中第h行。在另一种可能的实施方式中，交织器无需划分多个交织子单元，交织器对第一符号矩阵进行交织得到第二符号矩阵，并重复L次该操作以得到L个第二符号矩阵。
作为一个示例，第一符号矩阵包括32行16列个符号，第二符号矩阵包括32行16列个符号，且L＝1、Q＝9、d＝8。即交织器从延迟后的32条数据流中各获取16个符号，延迟线中每个存储单元D存储d＝8个符号，每个符号包括10个比特。V＝Q×d＝72，每条延迟线的延迟取值为0个符号、72个符号、144个符号或204个符号。具体地，32条延迟线的延迟取值可以如下表18所示。
表18
Figure BDA0003561787710000672
Figure BDA0003561787710000681
第一符号矩阵到第二符号的交织规则可以如下表19表示。表格中的第i行第j列数字k表示第二符号矩阵中第i行第j列的符号来自第一符号矩阵中第k行第j列的符号。需要说明的是，将表19中任意两行的位置调换也属于本申请提供的数据交织规则。
表19
Figure BDA0003561787710000682
Figure BDA0003561787710000691
作为另一个示例，第一符号矩阵包括32行12列个符号，第二符号矩阵包括32行12列个符号，且L＝1、Q＝12、d＝6。即交织器从延迟后的32条数据流中各获取12个符号，延迟线中每个存储单元D存储d＝6个符号，每个符号包括10个比特。V＝Q×d＝72，每条延迟线的延迟取值为0个符号、72个符号、144个符号或216个符号。具体地，32条延迟线的延迟取值可以如下表20所示。
表20
Figure BDA0003561787710000692
Figure BDA0003561787710000701
第一符号矩阵到第二符号的交织规则可以如下表21表示。表格中的第i行第j列数字k表示第二符号矩阵中第i行第j列的符号来自第一符号矩阵中第k行第j列的符号。需要说明的是，将表21中任意两行的位置调换也属于本申请提供的数据交织规则。
表21
Figure BDA0003561787710000702
Figure BDA0003561787710000711
本实施例中，32条延迟线中最长延迟为3Q×d＝240个符号，即2400比特，所需的延迟较短。当结合表16的延迟取值和表17的交织规则内码编码采用Hamming(170,160)时，每个Hamming信息位160个比特总共16个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的16个符号来自于16个不同外码码字，使得整体级联FEC方案性能较好。而当结合表18的延迟取值和表19的交织规则内码编码采用Hamming(128,120)时，每个Hamming信息位120个比特总共12个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的12个符号来自于12个不同外码码字，使得整体级联FEC方案性能较好。
需要说明的是，上述实施例给出了内码信息符号长度c＝8、12和16个符号的情况，也可拓展到内码信息符号长度为9、10、11、13、14、15的其他情况。32条数据流经过延迟处理后每一次分别输出的32个符号中第0组16个符号来自16个不同的RS码字符号。第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号。32条数据流经过延迟处理后每一次分别输出的32个符号中第1组16个符号来自16个不同的RS码字符号。第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号。
或者，第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号。第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号。
结合上述特征，可通过设计交织器使得交织器每行输出的c个符号来自c个不同的RS码字符号。下面以bi＝i为例给出一种交织方式。第一符号矩阵包含32行m列，第二符号矩阵包含r行c列，且32*m＝r*c。第一符号矩阵中第0组的16行符号依次包括第0、1、4、5、8、9、12、13、16、17、20、21、24、25、28、29行中符号。第一符号矩阵中第1组的16行符号依次包括第2、3、6、7、10、11、14、15、18、19、22、23、26、27、30、31行中符号。
具体地，所述第0组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第0组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第0组r/2行符号中第0行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第0组r/2行符号中第r/2-1行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号。也就是说，第0组16行符号是按先从上往下后从左往右的方式依次获取c个符号作为第二符号矩阵中的一行，总共得到第二符号矩阵中r/2行。
同理，所述第二组16行符号按顺序排列，所述第1组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第1组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第1组r/2行符号中第0行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第1组r/2行符号中第r/2-1行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号。也就是说，第1组16行符号是按先从上往下后从左往右的方式依次获取c个符号，作为第二符号矩阵中的一行，总共得到第二符号矩阵中的r/2行。
更具体地，下面给出几种典型的参数组合：{m＝9,r＝32,c＝9}、{m＝5,r＝16,c＝10}、{m＝11,r＝32,c＝11}、{m＝13,r＝32,c＝13}、{m＝7,r＝16,c＝14}、{m＝15,r＝32,c＝15}。
需要说明的是，除了上述介绍的数据交织方法外，本申请还提供了另一种基于数据流分组的数据交织方法，下面进行介绍。
图18为本申请实施例中一种对数据流进行分组的示意图。如图18所示，将n条数据流包含g组，每一组包括p条数据流。其中，g为大于或等于1的整数，p为大于或等于1的整数，n＝g×p。具体地，数据流0、数据流1、…、数据流p-1属于同一组。数据流p、数据流p+1、…、数据流2p-1属于同一组。以此类推，数据流(g-1)p、数据流(g-1)p+1、…、数据流n-1属于同一组。相应的，延迟器中的n条延迟线也对应的包括g组，每一组包括p条延迟线。g组延迟线与g组数据流一一对应，每组延迟线中的p条延迟线分别包括0个存储单元、Q个存储单元、2Q个存储单元、…、(p-1)Q个存储单元，每个存储单元用于存储d个符号。其中，Q为大于或等于1的整数，d为大于或等于1的整数。也就是说，每组延迟线中的p条延迟线分别对应p个延迟取值，分别为0个符号、V个符号、2V个符号、…、(p-1)V个符号，其中，V＝Q×d。
图19为本申请实施例中一组延迟线的其中一种结构示意图。如图19所示，第0条延迟线具有(p-1)Q个存储单元，之后按照组内排序，每一条延迟线依次减少Q个存储单元，即第p-1条延迟线具有0个存储单元。图20为本申请实施例中一组延迟线的另一种结构示意图。如图20所示，第0条延迟线具有0个存储单元，之后按照组内排序，每一条延迟线依次增加Q个存储单元，即第p-1条延迟线具有(p-1)Q个存储单元。应理解，上述图19和图20只是提供了组内延迟线分配的两个示例，在实际应用中，只要满足每组延迟线中的p条延迟线分别对应p个延迟取值即可，也可以不采用上述依次递减或依次递增的延迟线分配方式，此处不再一一列举。
基于上述对延迟线的分组，相应的也需要对第一符号矩阵和第二符号矩阵进行分组。图21(a)为本申请实施例中对第一符号矩阵和第二符号矩阵进行分组的示意图。如图21(a)所示，第一符号矩阵中每一列的n个符号包括g个组，每一组包括p个符号。第二符号矩阵中每一行的c个符号包括s个组，每一组包括p个符号。其中，g为大于1的整数，s为大于1的整数，p为大于或等于1的整数。具体地，第二符号矩阵的其中一组p个符号来自第一符号矩阵的其中一组p个符号，并且，第二符号矩阵的每行中任意两组共2p个符号来自第一符号矩阵中的不同行。例如，如果第二符号矩阵中第0行第0组的p个符号来自第一符号矩阵中第0列第0组的p个符号，则第二符号矩阵中第0行其他组的符号不能来自第一符号矩阵中所有列中第0组的符号。
图21(b)为本申请实施例中另一种对第一符号矩阵和第二符号矩阵进行分组的示意图。如图21(b)所示，第一符号矩阵包含g个第一符号子矩阵，每个第一符号子矩阵包含p行m列，其中，g、p、m为大于或等于1的整数，且n＝p×g。第二符号矩阵包含g个第二符号子矩阵，每个第二符号子矩阵包含r0行c列，其中，r0、c为大于或等于1的整数，且r＝r0×g，p×m＝r0×c。第一符号子矩阵i(0≤i<g)进行交织得到第二符号子矩阵i。每个所述第二符号矩阵中每行c个符号来自c个不同的码字。
考虑一些具体场景，发端设备将待传输的业务数据流进行KP4 RS(544,514)码外码编码得到n条PCS通道数据流，每A个外码码字分布在n条通道数据流中。具体地，n条PCS通道数据流中每条数据流间隔B个符号总共n×B个符号，其包含了A个RS码码字，其中n×B＝A×544。每条PCS通道数据流中连续A个符号来自A个不同RS码码字，且连续A条PCS通道数据流的同个位置的A个符号来自A个不同RS码码字，其中整数A可为2、4等。n条PCS通道数据流经PMA处理后通过连接单元接口送入发端处理模块。在发端处理模块中，经过通道纠偏处理后得到n条对齐通道数据流。采用图18所示的延迟器，其包含g组延迟线，每组延迟线中的p条延迟线分别对应p个延迟取值，分别为0个符号、V个符号、2V个符号、…、(p-1)V个符号，其中，V＝Q×d。当V≥b时，每组p条延迟线输出符号中的A×p个符号来自A×p个不同的RS外码码字，其中每条延迟线提供连续A个符号。
交织器从延迟后的n条数据流各获取L*m个符号，得到L个第一符号集合。每个第一符号集合包含n个第一符号子集，每个第一符号子集包含m个符号。每个第一符号集合的第h个(0≤h<n)第一符号子集中m个符号来自从延迟后的数据流h。交织器对L个第一符号集合分别进行交织得到L个第二符号集合，其中，第二符号集合包含r×c个符号。每个第二符号集合包含r个第二符号子集，每个第二符号子集包含c个符号，其中，n×m＝r×c。需要说明的是，第一符号集合也可以是一个包含n行m列符号的符号矩阵，称为第一符号矩阵。第二符号集合也可一个包含r行c列符号的符号矩阵，称为第二符号矩阵。此时，从延迟后的数据流h获取的L*m个符号分别送入L个第一符号矩阵中第h行的m列。每个第一符号矩阵第h行共m个符号各来自延迟后的数据流h。交织器对L个第一符号矩阵的n×m个符号分别进行交织得到L个第二符号矩阵，其中，第二符号矩阵包含r行c列个符号。
从延迟后的n路数据流各获取L×m个符号以得到L个第一符号矩阵。采用如图21(b)所示交织器对L个第一符号矩阵分别进行交织得到L个第二符号矩阵。第一符号矩阵包含g个第一符号子矩阵，第二符号矩阵包含g个第二符号子矩阵。每个第一符号子矩阵分别进行交织得到第二符号子矩阵。具体地，第二符号子矩阵中每行c个符号来自于第一符号子矩阵中的c个符号，且所述的第一符号子矩阵中的c个符号分布在第一子矩阵中不多于A列中。
在一种可能的实施方式中，所述第t个第一符号子矩阵中的符号按顺序排列，所述第t个第一符号子矩阵中每列的第0行到第p-1行为按所述顺序排列的p个符号，所述第t个第一符号子矩阵的相邻两列中前一列的第p-1行到后一列的第1行为按所述顺序排列的2个符号，所述第t个第二符号子矩阵中第0行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第t个第二符号子矩阵中第r0-1行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的最后一组c个符号。也就是说，从第一符号子矩阵中按照先从上往下后从左往右的方式依次每行获取
Figure BDA0003561787710000741
个符号，总共获取c个符号组成第二符号子矩阵中的一行c个符号，其中
Figure BDA0003561787710000742
此时，第二符号子矩阵中每行c个符号来自c个不同的外码RS码字。采用上述方案，整体级联FEC方案性能较好。
需要说明的是，交织器输入的L个第一符号矩阵可以分别存储在交织器中的L个缓存中，交织器完成交织后将输出L个第二符号矩阵至编码器。编码器将对L个第二符号矩阵中每一行的符号分别进行内码编码。具体地，L个第二符号矩阵包括L×r行符号，编码器可以通过L×r个独立的编码单元分别对L×r行符号进行内码编码。
下面通过一些具体的应用场景对这种基于数据流分组的数据交织方法进行进一步介绍。需要说明的是，本申请不限定一个符号所包括的比特数，以下的示例均按照一个符号包括10个比特来介绍。
应用场景1：图22为本申请实施例中数据交织的一种应用场景示意图。如图22所示，n＝32，m＝3，r＝8，c＝12，p＝4，g＝8，s＝3。即第一符号矩阵包括32行3列个符号，每一列中4个符号为一组。第二符号矩阵包括8行12列个符号，每一行中4个符号为一组。延迟器中包括32条延迟线，每4条延迟线为一组，每一组的4条延迟线分别包括0个存储单元、Q个存储单元、2Q个存储单元和3Q个存储单元。其中，Q＝136，d＝1，L＝1。应理解，图22中每一组4条延迟线的结构分布只是一个示例，可以按照上述图19和图20介绍的方式进行变形，此处不再赘述。
具体地，交织器从每一条延迟线最右边的存储单元获取出d＝1个符号以得到32个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d＝1个符号。进而，32条数据流中将各自提取d＝1个符号分别写入32条延迟线中最左边的存储单元。延迟器每次输出的32号符号存储至交织器缓存中的一列。通过重复3次上述操作，交织器缓存中总共写入32×3＝96个符号，即第一符号矩阵。交织器对第一符号矩阵进行交织后得到8×12个符号，即第二符号矩阵。
需要说明的是，第二符号矩阵的每行12个符号中每组4个符号均来自于第一符号矩阵的某一列中某一组的4个符号，而且第二符号矩阵中每行3组符号中任意两组符号来自于第一符号矩阵中不同行的两组符号。在一种可能的实施方式中，第二符号矩阵的其中一行12个符号分别对应第一符号矩阵的第0列中第a组的4个符号、所述第一符号矩阵的第1列中第b组的4个符号和所述第一符号矩阵的第2列中第e组的4个符号，a、b和e互不相等。其中，0≤a＜4且4≤e＜8，或者，0≤e＜4且4≤a＜8。
更进一步地，第二符号矩阵中第i行第j列的符号对应所述第一符号矩阵中第x％32行第
Figure BDA0003561787710000751
列的符号。
Figure BDA0003561787710000752
其中，0≤i＜8，0≤j＜12，x％32表示x除以32后的余数，
Figure BDA0003561787710000753
表示x除以32后的商，j％4表示j除以4后的余数，
Figure BDA0003561787710000754
表示j除以4后的商。基于这种计算方式可以得到如下表22所示的第二符号矩阵。
表22
0 1 2 3 56 57 58 59 80 81 82 83
4 5 6 7 60 61 62 63 84 85 86 87
8 9 10 11 32 33 34 35 88 89 90 91
12 13 14 15 36 37 38 39 92 93 94 95
16 17 18 19 40 41 42 43 64 65 66 67
20 21 22 23 44 45 46 47 68 69 70 71
24 25 26 27 48 49 50 51 72 73 74 75
28 29 30 31 52 53 54 55 76 77 78 79
进而，交织器将第二符号矩阵输出至编码器，由编码器对第二符号矩阵中每行12符号共120比特进行内码编码以得到8个码字。在一种可能的实施方式中，采用Hamming(128,120)进行内码编码，内码编码后将得到8×128＝1024个比特。在另一种可能的实施方式中，采用BCH(136,120)进行内码编码，内码编码后将得到8×136＝1088个比特。
在该应用场景1中，卷积交织器中32条延迟线，最长延迟为3V＝3Q×d＝408个符号，延迟较短。采用Hamming(128,120)进行内码编码时，每个Hamming信息位总共12个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的12个符号来自于12个不同外码码字符号，使得整体级联FEC方案性能较好。
应用场景2：图23为本申请实施例中数据交织的另一种应用场景示意图。如图23所示，区别于上述应用场景1，本应用场景2中，Q＝46，d＝3。具体地，延迟器从每一条延迟线最右边的存储单元输出d＝3个符号以得到32×3＝96个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d＝3个符号。进而，32条数据流中将各自提取d＝3个符号分别写入32条延迟线中最左边的存储单元。交织器1次即可获取32×3＝96个符号，而无需像应用场景1一样分3次读取操作。
需要说明的是，延迟器每次输出96个符号写入到交织器缓存中。其中，延迟器输出的来自数据流h(0≤h<32)的3个符号写入交织器缓存中第h行。一种写入方式如下：对延迟器输出的3个符号，来自数据流h的第0个、第1个和第2个符号分别写入交织器缓存中第h行的第0列、第1列和第2列。另一种写入方式如下：对延迟器输出的3个符号，来自数据流h的第0个、第1个和第2个符号分别写入交织器缓存中第h行的第2列、第1列和第0列。
本应用场景2中关于数据交织的方法与上述应用场景1介绍的数据交织方法类似，此处不再赘述。在该应用场景2中，卷积交织器中32条延迟线，最长延迟为3V＝3Q×d＝414个符号，延迟较短。采用Hamming(128,120)进行内码编码时，每个Hamming信息位总共12个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的12个符号来自于12个不同外码码字符号，使得整体级联FEC方案性能较好。
应用场景3：图24为本申请实施例中数据交织的另一种应用场景示意图。如图24所示，区别于上述应用场景1，本应用场景3中，Q＝12，d＝12。具体地，延迟器从每一条延迟线最右边的存储单元输出d＝12个符号以得到32×12＝384个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d＝12个符号。进而，32条数据流中将各自提取d＝12个符号分别写入32条延迟线中最左边的存储单元。交织器缓存中总共写入32×12＝384个符号，分别存储在交织器的4个子缓存中，每个子缓存存储32×3＝96个符号，即每个子缓存存储1个第一符号矩阵。交织器对4个第一符号矩阵分别进行交织后得到4个第二符号矩阵，每个第二符号矩阵包括8×12＝96个符号。
需要说明的是，延迟器输出的来自数据流h(0≤h<32)的12个符号写入交织器4个子缓存中第h行，即每个子缓存的第h行写入3个符号。一种写入方式如下：来自数据流h的第0个、第1个和第2个符号分别写入子缓存0的第h行，来自数据流h的第3个、第4个和第5个符号分别写入子缓存1的第h行，来自数据流h的第6个、第7个和第8个符号分别写入子缓存2的第h行，来自数据流h的第9个、第10个和第11个符号分别写入子缓存3的第h行。另一种写入方式如下：来自数据流h的第0个、第1个和第2个符号分别写入子缓存3的第h行，来自数据流h的第3个、第4个和第5个符号分别写入子缓存2的第h行，来自数据流h的第6个、第7个和第8个符号分别写入子缓存1的第h行，来自数据流h的第9个、第10个和第11个符号分别写入子缓存0的第h行。另外，对于一次写入子缓存的3个符号，3个符号可以分别写入子缓存中第h行的第0列、第1列和第2列，也可以分别写入子缓存中第h行的第2列、第1列和第0列。
本应用场景3中关于数据交织的方法与上述应用场景1介绍的数据交织方法类似，此处不再赘述。交织器共输出32行符号，每行包括12个符号。编码器对32行符号分别进行FEC编码共得到32个内码码字。在一种可能的实施方式中，采用Hamming(128,120)进行内码编码，内码编码后将得到32×128＝4096个比特。
在一种可能的实施方式中，基于交织器总输出8行符号的应用场景2和交织器总输出32行符号的应用场景3，还可以扩展到交织器总输出16行或24行符号。为了使得每个内码码字信息位的12个符号来自于12个不同外码码字，需要满足V＝Q×d≥136，且Q×d为偶数。
对于交织器总输出16行符号的场景，Q＝23，d＝6。具体地，延迟器从每一条延迟线最右边的存储单元输出d＝6个符号以得到32×6＝192个符号。交织器缓存中总共写入192个符号，分别存储在交织器的2个子缓存中，每个子缓存存储96个符号，即每个子缓存存储1个第一符号矩阵。交织器对2个第一符号矩阵分别进行交织后得到2个第二符号矩阵，每个第二符号矩阵包括96个符号。按照上述应用场景1介绍的数据交织方法，交织器共输出16行符号，每行包括12个符号。编码器对16行符号分别进行FEC编码共得到16个内码码字。在一种可能的实施方式中，采用Hamming(128,120)进行内码编码，内码编码后将得到16×128＝2048个比特。
对于交织器总输出24行符号的场景，Q＝16，d＝9。具体地，延迟器从每一条延迟线最右边的存储单元输出d＝9个符号以得到32×6＝288个符号。交织器缓存中总共写入288个符号，分别存储在交织器的3个子缓存中，每个子缓存存储96个符号，即每个子缓存存储1个第一符号矩阵。交织器对3个第一符号矩阵分别进行交织后得到3个第二符号矩阵，每个第二符号矩阵包括96个符号。按照上述应用场景1介绍的数据交织方法，交织器共输出24行符号，每行包括12个符号。编码器对24行符号分别进行FEC编码共得到24个内码码字。在一种可能的实施方式中，采用Hamming(128,120)进行内码编码，内码编码后将得到24×128＝3072个比特。
在该应用场景3中，卷积交织器中32条延迟线，最长延迟为3Q×d＝432个符号，延迟较短。采用Hamming(128,120)进行内码编码时，每个Hamming信息位总共12个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的12个符号来自于12个不同外码码字符号，使得整体级联FEC方案性能较好。
应用场景4：图25为本申请实施例中数据交织的另一种应用场景示意图。如图25所示，本应用场景4中，Q＝17，d＝8。具体地，延迟器从每一条延迟线最右边的存储单元输出d＝8个符号以得到32×8＝256个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d＝8个符号。进而，32条数据流中将各自获取d＝8个符号分别写入32条延迟线中最左边的存储单元。交织器缓存中总共写入32×8＝256个符号，分别存储在交织器的8个子缓存中，每个子缓存存储32×1＝32个符号，即每个子缓存存储1个第一符号矩阵。交织器对8个第一符号矩阵分别进行交织后得到8个第二符号矩阵，每个第二符号矩阵包括4×8＝32个符号。
需要说明的是，延迟器输出的来自数据流h(0≤h<32)的8个符号写入交织器8个子缓存中第h行，即每个子缓存的第h行写入1个符号。一种写入方式如下：来自数据流h的第t(0≤t<8)个符号分别写入子缓存t的第h行。另一种写入方式如下：来自数据流h的第t(0≤t<8)个符号分别写入子缓存7-t的第h行。
需要说明的是，第二符号矩阵的每行8个符号中每组4个符号均来自于第一符号矩阵的第0列中某一组的4个符号，而且第二符号矩阵中两组符号来自于第一符号矩阵中不同行的两组符号。在一种可能的实施方式中，第二符号矩阵的其中一行8个符号分别对应第一符号矩阵的第0列中第a组的4个符号和所述第一符号矩阵的第0列中第b组的4个符号。其中，0≤a＜4且4≤b＜8。
更进一步地，第二符号矩阵中第i行第j列的符号对应所述第一符号矩阵中第x行第0列的符号。
Figure BDA0003561787710000781
其中，其中G可取值为0、4、8、12，0≤i＜4，0≤j＜8，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000782
表示Y除以Z后的商。基于这种计算方式，当G为0时，可以得到如下表23所示的第二符号矩阵。
表23
0 1 2 3 16 17 18 19
4 5 6 7 20 21 22 23
8 9 10 11 24 25 26 27
12 13 14 15 28 29 30 31
交织器共输出32行符号，每行包括12个符号。编码器对32行符号分别进行FEC编码共得到32个内码码字。在一种可能的实施方式中，采用Hamming(87,80)进行内码编码，内码编码后将得到32×87＝2784个比特。在另一种可能的实施方式中，采用BCH(94,80)进行内码编码，内码编码后将得到32×94＝3008个比特。
在该应用场景4中，卷积交织器中32条延迟线，最长延迟为3Q×d＝408个符号，延迟较短。采用Hamming(87,80)进行内码编码时，每个Hamming信息位总共8个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的8个符号来自于8个不同外码码字符号，使得整体级联FEC方案性能较好。
应用场景5：图26为本申请实施例中数据交织的另一种应用场景示意图。如图26所示，本应用场景5中，Q＝9，d＝16。具体地，延迟器从每一条延迟线最右边的存储单元输出d＝16个符号以得到32×16＝512个符号。相应的，每一条延迟线中存储单元存储的符号均向右移位d＝16个符号。进而，32条数据流中将各自提取d＝16个符号分别写入32条延迟线中最左边的存储单元。交织器缓存中总共写入32×16＝512个符号，分别存储在交织器的8个子缓存中，每个子缓存存储32×2＝64个符号，即每个子缓存存储1个第一符号矩阵。交织器对8个第一符号矩阵分别进行交织后得到8个第二符号矩阵，每个第二符号矩阵包括4×16＝64个符号。
需要说明的是，延迟器输出的来自数据流h(0≤h<32)的16个符号写入交织器8个子缓存中第h行，即每个子缓存的第h行写入2个符号。一种写入方式如下：来自数据流h的第0个和第1个符号分别写入子缓存0的第h行，来自数据流h的第2个和第3个符号分别写入子缓存1的第h行，来自数据流h的第4个和第5个符号分别写入子缓存2的第h行，来自数据流h的第6个和第7个符号分别写入子缓存3的第h行，来自数据流h的第8个和第9个符号分别写入子缓存4的第h行，来自数据流h的第10个和第11个符号分别写入子缓存5的第h行，来自数据流h的第12个和第13个符号分别写入子缓存6的第h行，来自数据流h的第14个和第15个符号分别写入子缓存7的第h行。另一种写入方式如下：来自数据流h的第0个和第1个符号分别写入子缓存7的第h行，来自数据流h的第2个和第3个符号分别写入子缓存6的第h行，来自数据流h的第4个和第5个符号分别写入子缓存5的第h行，来自数据流h的第6个和第7个符号分别写入子缓存4的第h行，来自数据流h的第8个和第9个符号分别写入子缓存3的第h行，来自数据流h的第10个和第11个符号分别写入子缓存2的第h行，来自数据流h的第12个和第13个符号分别写入子缓存6的第1行，来自数据流h的第14个和第15个符号分别写入子缓存0的第h行。另外，对于一次写入子缓存的2个符号，2个符号可以分别写入子缓存中第h行的第0列和第1列，也可以分别写入子缓存中第h行的第1列和第0列。
需要说明的是，第二符号矩阵的每行16个符号中每组4个符号均来自于第一符号矩阵的某一列中某一组的4个符号，而且第二符号矩阵中每行4组符号中任意两组符号来自于第一符号矩阵中不同行的两组符号。在一种可能的实施方式中，第二符号矩阵的其中一行16个符号分别对应第一符号矩阵的第0列中第a组的4个符号、第一符号矩阵的第0列中第b组的4个符号、所述第一符号矩阵的第1列中第e组的4个符号和所述第一符号矩阵的第1列中第f组的4个符号，其中a、b、e和f互不相等，且0≤a＜4，0≤e＜4，4≤b＜8，4≤f＜8。
更进一步地，第二符号矩阵中第i行第j列的符号对应所述第一符号矩阵中第x％32行第
Figure BDA0003561787710000791
列的符号。
Figure BDA0003561787710000792
其中，0≤i＜4，0≤j＜16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000793
表示Y除以Z后的商。基于这种计算方式可以得到如下表24所示的第二符号矩阵。
表24
0 1 2 3 16 17 18 19 40 41 42 43 56 57 58 59
4 5 6 7 20 21 22 23 44 45 46 47 60 61 62 63
8 9 10 11 24 25 26 27 32 33 34 35 48 49 50 51
12 13 14 15 28 29 30 31 36 37 38 39 52 53 54 55
交织器共输出32行符号，每行包括16个符号。编码器对32行符号分别进行FEC编码共得到32个内码码字。在一种可能的实施方式中，采用Hamming(170,160)进行内码编码，内码编码后将得到32×170＝5440个比特。
在一种可能的实施方式中，基于交织器总输出32行符号的应用场景8，还可以扩展到交织器总输出4行、8行、12行、16行、20行、24行或28行符号。为了使得每个内码码字信息位的16个符号来自于16个不同外码码字，需要满足Q×d≥136，且Q×d为偶数。
对于交织器总输出8行符号的场景，Q＝34，d＝4。具体地，延迟器从每一条延迟线最右边的存储单元输出d＝4个符号以得到32×4＝128个符号。交织器缓存中总共写入128个符号。交织器对1个第一符号矩阵分别进行交织后得到1个第二符号矩阵。按照上述应用场景1介绍的数据交织方法，交织器共输出8行符号，每行包括16个符号。编码器对8行符号分别进行FEC编码共得到8个内码码字。在一种可能的实施方式中，采用Hamming(170,160)进行内码编码，内码编码后将得到8×170＝1360个比特。
对于交织器总输出16行符号的场景，Q＝17，d＝8。具体地，延迟器从每一条延迟线最右边的存储单元输出d＝8个符号以得到32×8＝256个符号。交织器缓存中总共写入256个符号，分别存储在交织器的2个子缓存中，每个子缓存存储128个符号，即每个子缓存存储1个第一符号矩阵。交织器对2个第一符号矩阵分别进行交织后得到2个第二符号矩阵，每个第二符号矩阵包括128个符号。按照上述应用场景1介绍的数据交织方法，交织器共输出16行符号，每行包括16个符号。编码器对16行符号分别进行FEC编码共得到16个内码码字。在一种可能的实施方式中，采用Hamming(170,160)进行内码编码，内码编码后将得到16×170＝2720个比特。
在该应用场景5中，卷积交织器中32条延迟线，最长延迟为3Q×d＝432个符号，延迟较短。采用Hamming(170,160)进行内码编码时，每个Hamming信息位总共16个符号。对于客户侧接口为每个通道100Gb/s的1×800G，2×400G，4×200G或8×100G，每个Hamming信息位的16个符号来自于16个不同外码码字符号，使得整体级联FEC方案性能较好。
应用场景6：图27为本申请实施例中数据交织的再一种应用场景示意图。如图27所示，其中A＝2，B＝136，n＝8，p＝8，g＝1。即发端设备将待传输的业务数据流进行KP4RS(544,514)码外码编码得到8条PCS通道数据流，每2个外码码字分布在8条通道数据流中。具体地，8条PCS通道数据流中每条数据流间隔136个符号总共1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自2个不同RS码码字，且相邻2条PCS通道数据流的同个位置的2个符号来自2个不同RS码码字。8条数据流分别对应8条延迟线。延迟线可以包括0、Q、2Q、3Q、4Q、5Q、6Q或7Q个存储单元D，每个存储单元D存储可存储d个符号。即延迟线的延迟取值可以为0、V个符号、2V个符号、3V个符号、4V个符号、5V个符号、6V个符号或或7V个符号，其中V＝Q*d≥136。每条延迟线一次延迟操作输出d个符号，当d≤L*m时，可重复执行
Figure BDA0003561787710000811
次延迟操作获取
Figure BDA0003561787710000812
个符号，且
Figure BDA0003561787710000813
其中
Figure BDA0003561787710000814
为正整数。为了便于硬件实现，通常选取整数d为整数m的倍数。应理解，图27中8条延迟线的结构分布只是一个示例，可以按照上述图19和图20介绍的方式进行变形，此处不再赘述。
如图27所示，本实施例采用L＝3，d＝6，Q＝23，m＝2，c＝16。交织器从延迟后的8条数据流各获取6个符号，得到3个第一符号矩阵。每个第一符号矩阵包括8行2列总共16个符号，每个第二符号矩阵包括1行16列总共16个符号。第二符号矩阵中的一行16个符号来自第一符号矩阵中8行2列。一种可能的交织规则为，第二符号矩阵中第j列符号对应第一符号矩阵中第x％8行第
Figure BDA0003561787710000815
列的符号，其中
Figure BDA0003561787710000816
0≤j＜16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000817
表示Y除以Z后的商。另一种可能的交织规则为，第二符号矩阵中第j列符号对应第一符号矩阵中第j％8行第
Figure BDA0003561787710000818
列的符号。交织器输出3个第二符号矩阵后，内码编码装置将分别对3个第二符号矩阵中每行的16个符号进行内码编码得到3个码字。当内码编码采用Hamming(170,160)时，交织器输出的48个符号总共480个比特进行内码编码后可得到3个内码码字，总共3×170＝510个比特。
上述示例给出了L＝3的实施方式，在此基础上还可以扩展到L≥1的实施方式，这里是应用场景的扩展，具体的实施方式可以参照上文的介绍，此处不再逐一展开介绍，下面提供几种典型的参数组合。
L＝1，d＝2，Q＝68，V＝Q*d＝136。交织输出L＝1个1×16的第二符号矩阵，内码编码得到1个内码码字。
L＝2，d＝4，Q＝34，V＝Q*d＝136。交织输出L＝2个1×16的第二符号矩阵，内码编码得到2个内码码字。
L＝4，d＝8，Q＝17，V＝Q*d＝136。交织输出L＝4个1×16的第二符号矩阵，内码编码得到4个内码码字。
L＝5，d＝10，Q＝14，V＝Q*d＝140。交织输出L＝5个1×16的第二符号矩阵，内码编码得到5个内码码字。
L＝6，d＝12，Q＝12，V＝Q*d＝144。交织输出L＝6个1×16的第二符号矩阵，内码编码得到6个内码码字。
L＝7，d＝14，Q＝10，V＝Q*d＝140。交织输出L＝7个1×16的第二符号矩阵，内码编码得到7个内码码字。
L＝8，d＝16，Q＝9，V＝Q*d＝144。交织输出L＝8个1×16的第二符号矩阵，内码编码得到8个内码码字。
在该应用场景6中，采用Hamming(170,160)进行内码编码时，每个Hamming信息位总共16个符号来自于16个不同外码码字符号，使得整体级联FEC方案性能较好。采用BCH(176,160)进行内码编码时，每个BCH信息位总共16个符号来自于16个不同外码码字符号，使得整体级联FEC方案性能较好。
应用场景7：图28为本申请实施例中数据交织的又一种应用场景示意图。如图28所示，其中A＝2，B＝136，n＝8，p＝8，g＝1。8条数据流分别对应8条延迟线。延迟线可以包括0、Q、2Q、3Q、4Q、5Q、6Q或7Q个存储单元D，每个存储单元D存储可存储d个符号。即延迟线的延迟取值可以为0、V个符号、2V个符号、3V个符号、4V个符号、5V个符号、6V个符号或或7V个符号，其中V＝Q*d≥136。应理解，图28中8条延迟线的结构分布只是一个示例，可以按照上述图19和图20介绍的方式进行变形，此处不再赘述。
区别于应用场景6，如图28所示本实施例采用L＝2，d＝6，Q＝23，m＝3，c＝12。交织器从延迟后的8条数据流各获取6个符号，得到2个第一符号矩阵。每个第一符号矩阵包括8行3列总共24个符号，每个第二符号矩阵包括2行12列总共24个符号。第二符号矩阵中的一行12个符号来自第一符号矩阵中2列16个符号中的12个符号。一种可能的交织规则为，第二符号矩阵中第i行第j列符号对应第一符号矩阵中第x％8行第
Figure BDA0003561787710000821
列的符号，其中x＝i*12+j，0≤i＜2,0≤j＜16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000822
表示Y除以Z后的商。交织器输出2个第二符号矩阵后，内码编码装置将分别对2个第二符号矩阵中每行的12个符号进行内码编码得到4个内码码字。当内码编码采用Hamming(128,120)时，交织器输出的48个符号总共480个比特进行内码编码后可得到4个内码码字，总共4×128＝512个比特。
上述示例给出了L＝2的实施方式，在此基础上还可以扩展到L≥1的实施方式，这里是应用场景的扩展，具体的实施方式可以参照上文的介绍，此处不再逐一展开介绍，下面提供几种典型的参数组合。
L＝1，d＝3，Q＝46，V＝Q*d＝138。交织输出L＝1个2×12的第二符号矩阵，内码编码得到2个内码码字。
L＝3，d＝9，Q＝16，V＝Q*d＝144。交织输出L＝3个2×12的第二符号矩阵，内码编码得到6个内码码字。
L＝4，d＝12，Q＝6，V＝Q*d＝144。交织输出L＝4个2×12的第二符号矩阵，内码编码得到8个内码码字。
L＝5，d＝15，Q＝10，V＝Q*d＝150。交织输出L＝5个2×12的第二符号矩阵，内码编码得到10个内码码字。
L＝6，d＝18，Q＝8，V＝Q*d＝144。交织输出L＝6个2×12的第二符号矩阵，内码编码得到12个内码码字。
L＝7，d＝21，Q＝7，V＝Q*d＝147。交织输出L＝7个2×12的第二符号矩阵，内码编码得到14个内码码字。
L＝8，d＝24，Q＝6，V＝Q*d＝144。交织输出L＝8个2×12的第二符号矩阵，内码编码得到16个内码码字。
在该应用场景7中，采用Hamming(128,120)进行内码编码时，每个Hamming信息位总共12个符号来自于12个不同外码码字符号，使得整体级联FEC方案性能较好。
需要说明的是，上述实施例6和7给出了内码信息符号长度c＝16和12个符号的情况，也可拓展到其他信息符号长度为9、10、11、13、14、15的情况。8条数据流经过延迟处理后每一次分别输出的16个符号来自16个不同的RS码字符号，其中16个符号来自8条延迟后的数据流，且每条数据流提供2个符号。结合上述特征，可通过设计交织器使得交织器每行输出的c个符号来自c个不同的RS码字符号。一种交织方式是，第一符号矩阵包含8行m列，第二符号矩阵包含r行c列，且8*m＝r*c。第二符号矩阵中的一行c个符号来自第一符号矩阵中2列总16个符号中的c个符号。下面以给出一种具体交织方式。第一符号矩阵中8*m个符号，按从上往下，从左往右，依次获取c个符号，作为第二符号矩阵中的一行，总共得到第二符号矩阵中r行。更具体地，下面给出几种典型的参数组合：{m＝9,r＝8*g,c＝9}、{m＝5,r＝4*g,c＝10}、{m＝11,r＝8*g,c＝11}、{m＝13,r＝8*g,c＝13}、{m＝7,r＝4*g,c＝14}、{m＝15,r＝8*g,c＝15}。
应用场景8：图29为本申请实施例中数据交织的再一种应用场景示意图。如图29所示，其中A＝2，B＝68，n＝16，p＝8，g＝2。即发端设备将待传输的业务数据流进行KP4RS(544,514)码外码编码得到16条PCS通道数据流，每2个外码码字分布在16条通道数据流中。具体地，16条PCS通道数据流中每条数据流间隔68个符号总共1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自2个不同RS码码字，且相邻2条PCS通道数据流的同个位置的2个符号来自2个不同RS码码字。16条数据流分别对应16条延迟线。延迟器中包括16条延迟线，其可分为2组延迟线，每8条延迟线为一组，每一组的延迟线可以包括0、Q、2Q、3Q、4Q、5Q、6Q或7Q个存储单元D，每个存储单元D存储可存储d个符号。即延迟线的延迟取值可以为0、V个符号、2V个符号、3V个符号、4V个符号、5V个符号、6V个符号或或7V个符号，其中V＝Q*d≥68。每条延迟线一次延迟操作输出d个符号，当d≤L*m时，可重复执行
Figure BDA0003561787710000835
次延迟操作获取
Figure BDA0003561787710000836
个符号，且
Figure BDA0003561787710000837
其中
Figure BDA0003561787710000838
为正整数。为了便于硬件实现，通常选取整数d为整数m的倍数。应理解，图29中每组8条延迟线的结构分布只是一个示例，可以按照上述图19和图20介绍的方式进行变形，此处不再赘述。
如图29所示，本实施例采用L＝3，d＝6，Q＝12，m＝2，c＝16。交织器从延迟后的16条数据流各获取6个符号，得到3个第一符号矩阵。第一符号矩阵包含2个第一符号子矩阵，每个第一符号子矩阵包括8行2列总共16个符号。对应地，第二符号矩阵包含2个第二符号子矩阵，每个第二符号子矩阵包括1行16列总共16个符号。对于2组交织器，每组交织器将3个第一符号子矩阵交织为3个第二符号子矩阵。第二符号子矩阵中的一行16个符号来自第一符号子矩阵中8行2列。一种可能的交织规则为，第二符号子矩阵中第j列符号对应第一符号子矩阵中第x％8行第
Figure BDA0003561787710000831
列的符号，其中
Figure BDA0003561787710000832
0≤j＜16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000833
表示Y除以Z后的商。另一种可能的交织规则为，第二符号子矩阵中第j列符号对应第一符号子矩阵中第j％8行第
Figure BDA0003561787710000834
列的符号。交织器输出6个第二符号子矩阵后，内码编码装置将分别对6个第二符号矩阵中每行的16个符号进行内码编码得到6个内码码字。当内码编码采用Hamming(170,160)时，交织器输出的96个符号总共960个比特进行内码编码后可得到6个内码码字，总共6×170＝1020个比特。
上述示例给出了L＝3的实施方式，在此基础上还可以扩展到L≥1的实施方式，这里是应用场景的扩展，具体的实施方式可以参照上文的介绍，此处不再逐一展开介绍，下面提供几种典型的参数组合。
L＝1，d＝2，Q＝34，V＝Q*d＝68。交织输出总共2个1×16的第二符号子矩阵，内码编码得到2个内码码字。
L＝2，d＝4，Q＝17，V＝Q*d＝68。交织输出总共4个1×16的第二符号矩阵，内码编码得到4个内码码字。
L＝4，d＝8，Q＝9，V＝Q*d＝72。交织输出总共8个1×16的第二符号矩阵，内码编码得到8个内码码字。
L＝5，d＝10，Q＝7，V＝Q*d＝70。交织输出总共10个1×16的第二符号矩阵，内码编码得到10个内码码字。
L＝6，d＝12，Q＝6，V＝Q*d＝72。交织输出总共12个1×16的第二符号矩阵，内码编码得到12个内码码字。
L＝7，d＝14，Q＝5，V＝Q*d＝70。交织输出总共14个1×16的第二符号矩阵，内码编码得到14个内码码字。
L＝8，d＝16，Q＝5，V＝Q*d＝80。交织输出总共16个1×16的第二符号矩阵，内码编码得到16个内码码字。
在该应用场景8中，采用Hamming(170,160)进行内码编码时，每个Hamming信息位总共16个符号来自于16个不同外码码字符号，使得整体级联FEC方案性能较好。
应用场景9：图30为本申请实施例中数据交织的又一种应用场景示意图。如图30所示，其中A＝2，B＝68，n＝16，p＝8，g＝2。即发端设备将待传输的业务数据流进行KP4RS(544,514)码外码编码得到16条PCS通道数据流，每2个外码码字分布在16条通道数据流中。具体地，16条PCS通道数据流中每条数据流间隔68个符号总共1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自2个不同RS码码字，且相邻2条PCS通道数据流的同个位置的2个符号来自2个不同RS码码字。16条数据流分别对应16条延迟线。延迟器中包括16条延迟线，其可分为2组延迟线，每8条延迟线为一组，每一组的延迟线可以包括0、Q、2Q、3Q、4Q、5Q、6Q或7Q个存储单元D，每个存储单元D存储可存储d个符号。即延迟线的延迟取值可以为0、V个符号、2V个符号、3V个符号、4V个符号、5V个符号、6V个符号或或7V个符号，其中V＝Q*d≥68。每条延迟线一次延迟操作输出d个符号，当d≤L*m时，可重复执行
Figure BDA0003561787710000841
次延迟操作获取
Figure BDA0003561787710000842
个符号，且
Figure BDA0003561787710000843
其中
Figure BDA0003561787710000844
为正整数。为了便于硬件实现，通常选取整数d为整数m的倍数。应理解，图30中每组8条延迟线的结构分布只是一个示例，可以按照上述图19和图20介绍的方式进行变形，此处不再赘述。
如图30所示，本实施例采用L＝2，d＝6，Q＝12，m＝3，c＝12。交织器从延迟后的16条数据流各获取6个符号，得到2个第一符号矩阵。第一符号矩阵包含2个第一符号子矩阵，每个第一符号子矩阵包括8行3列总共24个符号。对应地，第二符号矩阵包含2个第二符号子矩阵，每个第二符号子矩阵包括2行12列总共24个符号。对于2组交织器，每组交织器将2个第一符号子矩阵交织为2个第二符号子矩阵。第二符号子矩阵中的一行12个符号来自第一符号子矩阵中2列16个符号中的12个符号。一种可能的交织规则为，第二符号子矩阵中第i行第j列符号对应第一符号子矩阵中第x％8行第
Figure BDA0003561787710000851
列的符号，其中x＝i*12+j，0≤i＜2,0≤j＜16，Y％Z表示Y除以Z后的余数，
Figure BDA0003561787710000852
表示Y除以Z后的商。交织器输出4个第二符号子矩阵后，内码编码装置将分别对4个第二符号矩阵中每行的12个符号进行内码编码得到8个内码码字。当内码编码采用Hamming(128,120)时，交织器输出的96个符号总共960个比特进行内码编码后可得到8个内码码字，总共8×128＝1024个比特。
上述示例给出了L＝2的实施方式，在此基础上还可以扩展到L≥1的实施方式，这里是应用场景的扩展，具体的实施方式可以参照上文的介绍，此处不再逐一展开介绍，下面提供几种典型的参数组合。
L＝1，d＝3，Q＝23，V＝Q*d＝69。交织输出总共2个2×12的第二符号矩阵，内码编码得到4个内码码字。
L＝3，d＝9，Q＝8，V＝Q*d＝72。交织输出总共6个2×12的第二符号矩阵，内码编码得到12个内码码字。
L＝4，d＝12，Q＝6，V＝Q*d＝72。交织输出总共8个2×12的第二符号矩阵，内码编码得到16个内码码字。
L＝5，d＝15，Q＝5，V＝Q*d＝75。交织输出总共10个2×12的第二符号矩阵，内码编码得到20个内码码字。
L＝6，d＝18，Q＝4，V＝Q*d＝72。交织输出总共12个2×12的第二符号矩阵，内码编码得到24个内码码字。
L＝7，d＝21，Q＝4，V＝Q*d＝84。交织输出总共14个2×12的第二符号矩阵，内码编码得到28个内码码字。
L＝8，d＝24，Q＝3，V＝Q*d＝72。交织输出总共16个2×12的第二符号矩阵，内码编码得到32个内码码字。
在该应用场景9中，采用Hamming(128,120)进行内码编码时，每个Hamming信息位总共12个符号来自于12个不同外码码字符号，使得整体级联FEC方案性能较好。
需要说明的是，上述实施例8和9给出了内码信息符号长度c＝16和12个符号的情况，也可拓展到其他信息符号长度为9、10、11、13、14、15的情况。16条延迟包含2组延迟线，每组延迟线中的8条数据流经过延迟处理后每一次分别输出的16个符号来自16个不同的RS码字符号，其中16个符号来自8条延迟后的数据流，且每条数据流提供2个符号。结合上述特征，可通过设计交织器使得交织器每行输出的c个符号来自c个不同的RS码字符号。一种交织方式是，第一符号子矩阵包含8行m列，第二符号子矩阵包含r0行c列，且8*m＝r0*c。第二符号子矩阵中的一行c个符号来自第一符号子矩阵中2列总16个符号中的c个符号。下面给出一种具体交织方式。第一符号子矩阵中8*m个符号，按从上往下，从左往右，依次获取c个符号，作为第二符号子矩阵中的一行，总共得到第二符号子矩阵中r0行。每个第二符号矩阵包含2个第二符号子矩阵，每个第二符号矩阵包含r＝2*r0行。更具体地，下面给出几种典型的参数组合：{m＝9,r＝16,c＝9}、{m＝5,r＝8,c＝10}、{m＝11,r＝16,c＝11}、{m＝13,r＝16,c＝13}、{m＝7,r＝8,c＝14}、{m＝15,r＝16,c＝15}。
上面对本申请实施例提供的数据交织方法进行了介绍，下面介绍本申请实施例提供的数据交织装置。
图31为本申请实施例中数据交织装置的一种结构示意图。如图31所示，该数据交织装置包括延迟器201和交织器202。延迟器201用于执行上述数据交织方法中对n条数据流进行延迟的操作。交织器202用于执行上述数据交织方法中从延迟后的n条数据流获取第一符号集合，并对第一符号集合进行交织得到第二符号集合的操作。具体可以参照上述数据交织方法中关于延迟操作和交织操作的相关介绍，此处不再赘述。
应理解，本申请提供的装置也可以通过其他方式实现。例如，上述装置中的单元划分仅仅是一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或可以集成到另一个系统。另外，本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个独立的物理单元，也可以是两个或两个以上个功能单元集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
图32为本申请实施例中数据交织装置的另一种结构示意图。如图32所示，数据交织装置包括处理器301、存储器302和收发器303。该处理器301、存储器302和收发器303通过线路相互连接。其中，存储器302用于存储程序指令和数据。具体地，收发器303用于接收经过外码编码的n条数据流。处理器301用于执行上述图10所示步骤中的操作。在一种可能的实施方式中，处理器301可以包括上述图31所示的延迟器201和交织器202。
需要说明的是，上述图32中所示的处理器可以采用通用的中央处理器(CentralProcessing Unit，CPU)，通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。上述图32中所示的存储器可以存储操作系统和其他应用程序。在通过软件或者固件来实现本申请实施例提供的技术方案时，用于实现本申请实施例提供的技术方案的程序代码保存在存储器中，并由处理器来执行。在一实施例中，处理器内部可以包括存储器。在另一实施例中，处理器和存储器是两个独立的结构。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，随机接入存储器等。上述的这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
当使用软件实现时，上述实施例描述的方法步骤可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。

Claims (76)

1.一种数据交织方法，其特征在于，包括：
根据n条延迟线分别对n路数据流进行延迟，所述n为能被p整除的正整数，所述p为大于1的整数，每条所述延迟线的延迟取值为延迟取值集合中的任一种延迟取值，所述延迟取值集合包括p个延迟取值，所述延迟取值集合中最小的延迟取值为0，且所述延迟取值集合的p个延迟取值按从小到大的顺序每相邻两个延迟取值的差值为V个符号，所述V为大于或等于34的整数，所述延迟取值集合中每个延迟取值对应的延迟线的数量为n/p；
从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合，每个所述第一符号集合包括n×m个符号,所述L为大于或等于1的整数，所述m为大于或等于1的整数；
对所述L个第一符号集合分别进行交织得到L个第二符号集合，每个所述第二符号集合中的符号数量与每个所述第一符号集合中的符号数量相同。
2.根据权利要求1所述的方法，其特征在于，所述p＝4，所述n能被16整除，所述n条延迟线包括至少一组延迟线，每一组延迟线包括16条相邻的延迟线，所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第一条件，其中，0≤所述k<n/16，a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14、a15为小于16的非负整数且互不相等；
所述第一条件为：第a0条延迟线的延迟取值和第a1条延迟线的延迟取值相差2V个符号，
第a2条延迟线的延迟取值和第a3条延迟线的延迟取值相差2V个符号，
第a4条延迟线的延迟取值和第a5条延迟线的延迟取值相差2V个符号，
第a6条延迟线的延迟取值和第a7条延迟线的延迟取值相差2V个符号，
第a8条延迟线的延迟取值和第a9条延迟线的延迟取值相差2V个符号，
第a10条延迟线的延迟取值和第a11条延迟线的延迟取值相差2V个符号，
第a12条延迟线的延迟取值和第a13条延迟线的延迟取值相差2V个符号，
第a14条延迟线的延迟取值和第a15条延迟线的延迟取值相差2V个符号。
3.根据权利要求2所述的方法，其特征在于，所述n条延迟线的每一组延迟线中，延迟取值为0个符号、V个符号、2V个符号和3V个符号的延迟线数量均为4。
4.根据权利要求2或3所述的方法，其特征在于，所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第二条件；
所述第二条件为：第a0条延迟线的延迟取值、第a4条延迟线的延迟取值、第a8条延迟线的延迟取值和第a12条延迟线的延迟取值互不相等，第a1条延迟线的延迟取值、第a5条延迟线的延迟取值、第a9条延迟线的延迟取值和第a13条延迟线的延迟取值互不相等，第a2条延迟线的延迟取值、第a6条延迟线的延迟取值、第a10条延迟线的延迟取值和第a14条延迟线的延迟取值互不相等，第a3条延迟线的延迟取值、第a7条延迟线的延迟取值、第a11条延迟线的延迟取值和第a15条延迟线的延迟取值互不相等。
5.根据权利要求2至4中任一项所述的方法，其特征在于，所述n条延迟线的第k组延迟线中第a0条延迟线、第a2条延迟线、第a4条延迟线、第a6条延迟线、第a8条延迟线、第a10条延迟线、第a12条延迟线和第a14条延迟线的延迟取值满足第三条件；
所述第三条件为：第a0条延迟线的延迟取值和第a4条延迟线的延迟取值相差2V个符号，第a2条延迟线的延迟取值和第a6条延迟线的延迟取值相差2V个符号，第a8条延迟线的延迟取值和第a12条延迟线的延迟取值相差2V个符号，第a10条延迟线的延迟取值和第a14条延迟线的延迟取值相差2V个符号。
6.根据权利要求2至5中任一项所述的方法，其特征在于，第一延迟取值集合{A}依次包括所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，所述第一延迟取值集合{A}包括下述项中的其中一项；
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,V,3V,2V,0,3V,V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,V,3V,2V,0,3V,V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,3V,V,2V,0,V,3V,0,2V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{0,2V,3V,V,2V,0,V,3V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,3V,V,2V,0,V,3V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,3V,V,2V,0,V,3V,0,2V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,V,3V,0,2V,3V,V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,V,3V,0,2V,3V,V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,3V,V,2V,0,V,3V,0,2V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{2V,0,3V,V,0,2V,V,3V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,3V,V,0,2V,V,3V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,3V,V,2V,0,V,3V,0,2V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
7.根据权利要求2至6中任一项所述的方法，其特征在于，所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第四条件；
所述第四条件为：第a0条延迟线的延迟取值和第a2条延迟线的延迟取值相等或相差2V个符号，
第a1条延迟线的延迟取值和第a3条延迟线的延迟取值相等或相差2V个符号，
第a2条延迟线的延迟取值和第a4条延迟线的延迟取值相等或相差2V个符号，
第a3条延迟线的延迟取值和第a5条延迟线的延迟取值相等或相差2V个符号，
第a4条延迟线的延迟取值和第a6条延迟线的延迟取值相等或相差2V个符号，
第a5条延迟线的延迟取值和第a7条延迟线的延迟取值相等或相差2V个符号，
第a8条延迟线的延迟取值和第a10条延迟线的延迟取值相等或相差2V个符号，
第a9条延迟线的延迟取值和第a11条延迟线的延迟取值相等或相差2V个符号，
第a10条延迟线的延迟取值和第a12条延迟线的延迟取值相等或相差2V个符号，
第a11条延迟线的延迟取值和第a13条延迟线的延迟取值相等或相差2V个符号，
第a12条延迟线的延迟取值和第a14条延迟线的延迟取值相等或相差2V个符号，
第a13条延迟线的延迟取值和第a15条延迟线的延迟取值相等或相差2V个符号。
8.根据权利要求7所述的方法，其特征在于，第二延迟取值集合{B}依次包括所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，所述第二延迟取值集合{B}包括下述项中的其中一项；
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
9.根据权利要求2至8中任一项所述的方法，其特征在于，编号取值集合{C}依次包括a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15的取值，所述取值集合{C}包括下述项中的其中一项；
{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}，
{0,1,2,3,4,5,6,7,8,9,10,11,14,15,12,13}，
{0,1,2,3,4,5,6,7,10,11,8,9,12,13,14,15}，
{0,1,2,3,4,5,6,7,10,11,8,9,14,15,12,13}，
{0,1,2,3,6,7,4,5,8,9,10,11,12,13,14,15}，
{0,1,2,3,6,7,4,5,8,9,10,11,14,15,12,13}，
{0,1,2,3,6,7,4,5,10,11,8,9,12,13,14,15}，
{0,1,2,3,6,7,4,5,10,11,8,9,14,15,12,13}，
{2,3,0,1,4,5,6,7,8,9,10,11,12,13,14,15}，
{2,3,0,1,4,5,6,7,8,9,10,11,14,15,12,13}，
{2,3,0,1,4,5,6,7,10,11,8,9,12,13,14,15}，
{2,3,0,1,4,5,6,7,10,11,8,9,14,15,12,13}，
{2,3,0,1,6,7,4,5,8,9,10,11,12,13,14,15}，
{2,3,0,1,6,7,4,5,8,9,10,11,14,15,12,13}，
{2,3,0,1,6,7,4,5,10,11,8,9,12,13,14,15}，
{2,3,0,1,6,7,4,5,10,11,8,9,14,15,12,13}，
{0,3,1,2,4,7,5,6,8,11,9,10,12,15,13,14}，
{0,3,1,2,4,7,5,6,8,11,9,10,13,14,12,15}，
{0,3,1,2,4,7,5,6,9,10,8,11,12,15,13,14}，
{0,3,1,2,4,7,5,6,9,10,8,11,13,14,12,15}，
{0,3,1,2,5,6,4,7,8,11,9,10,12,15,13,14}，
{0,3,1,2,5,6,4,7,8,11,9,10,13,14,12,15}，
{0,3,1,2,5,6,4,7,9,10,8,11,12,15,13,14}，
{0,3,1,2,5,6,4,7,9,10,8,11,13,14,12,15}，
{1,2,0,3,4,7,5,6,8,11,9,10,12,15,13,14}，
{1,2,0,3,4,7,5,6,8,11,9,10,13,14,12,15}，
{1,2,0,3,4,7,5,6,9,10,8,11,12,15,13,14}，
{1,2,0,3,4,7,5,6,9,10,8,11,13,14,12,15}，
{1,2,0,3,5,6,4,7,8,11,9,10,12,15,13,14}，
{1,2,0,3,5,6,4,7,8,11,9,10,13,14,12,15}，
{1,2,0,3,5,6,4,7,9,10,8,11,12,15,13,14}，
{1,2,0,3,5,6,4,7,9,10,8,11,13,14,12,15}。
10.根据权利要求1至9中任一项所述的方法，其特征在于，每个所述第一符号集合包括n个第一符号子集，每个所述第一符号子集包括依次排列的m个符号；
每个所述第二符号集合包括r个第二符号子集，每个所述第二符号子集包括c个符号，其中，所述r为大于1的整数，所述c为大于1的整数，n×m＝r×c，每个所述第二符号子集中的c个符号对应所述第一符号集合中分布在c个所述第一符号子集的c个符号。
11.根据权利要求10所述的方法，其特征在于，所述n＝32，32个第一符号子集的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31，其中，b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15按顺序分别等于第0组延迟线的延迟线编号取值中a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15，b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31按顺序分别等于第1组延迟线的延迟线编号取值中a0+16、a1+16、a2+16、a3+16、a4+16、a5+16、a6+16、a7+16、a8+16、a9+16、a10+16、a11+16、a12+16、a13+16、a14+16和a15+16。
12.根据权利要求11所述的方法，其特征在于，所述n＝32，所述m＝1，所述c＝8，所述r＝4，每个所述第二符号子集中的8个符号满足第五条件，所述第五条件包括下述条件中的任一种：
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集；
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集；
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集、第b29个第一符号子集；
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集。
13.根据权利要求12所述的方法，其特征在于，所述第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，所述x＝i+j*4，0≤i<4,0≤j<8。
14.根据权利要求11所述的方法，其特征在于，所述n＝32，所述m＝1，所述c＝16，所述r＝2，每个所述第二符号子集中的16个符号满足第六条件，所述第六条件包括下述条件中的任一种：
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
15.根据权利要求14所述的方法，其特征在于，所述第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，所述
Figure FDA0003561787700000081
Figure FDA0003561787700000082
Y％Z表示Y除以Z后的余数，
Figure FDA0003561787700000083
表示Y除以Z后的商。
16.根据权利要求11所述的方法，其特征在于，所述n＝32，所述m＝3，所述c＝12，所述r＝8，每个所述第二符号子集中的12个符号满足第七条件，所述第七条件包括下述条件中的任一种：
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中某4个第一符号子集；
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集；
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中4个第一符号子集；
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集；
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
17.根据权利要求16所述的方法，其特征在于，所述第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx％32个第一符号子集中第
Figure FDA0003561787700000111
个符号，所述
Figure FDA0003561787700000112
Y％Z表示Y除以Z后的余数，
Figure FDA0003561787700000113
表示Y除以Z后的商。
18.根据权利要求11所述的方法，其特征在于，所述n＝32，所述m＝3，所述c＝12，所述r＝8，每个所述第二符号子集中的12个符号满足第八条件，所述第八条件包括：
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第k1个第一符号子集中第0个符号、第k1+8个第一符号子集中第0个符号、第k1+16个第一符号子集中第0个符号和第k1+24个第一符号子集中第0个符号，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第k2个第一符号子集中第1个符号、第k2+8个第一符号子集中第1个符号、第k2+16个第一符号子集中第1个符号和第k2+24个第一符号子集中第1个符号，每个所述第二符号子集中的其他4个符号分别来自所述第一符号集合中第k3个第一符号子集中第2个符号、第k3+8个第一符号子集中第2个符号、第k3+16个第一符号子集中第2个符号和第k3+24个第一符号子集中第2个符号，其中，k1、k2和k3互不相等，0≤k1＜8，0≤k2＜8，0≤k3＜8。
19.根据权利要求18所述的方法，其特征在于，所述第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx％32个第一符号子集中第
Figure FDA0003561787700000114
个符号，所述
Figure FDA0003561787700000115
Y％Z表示Y除以Z后的余数，
Figure FDA0003561787700000116
表示Y除以Z后的商，所述G为2、6、10、14、18、22、26或30。
20.根据权利要求1至19中任一项所述的方法，其特征在于，所述第一符号集合中第h个第一符号子集的m个符号来自延迟后的第h路数据流，0≤h≤n-1。且所述V为大于或等于68的整数。
21.根据权利要求1至20中任一项所述的方法，其特征在于，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括n行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第二符号矩阵中每一行的c个符号对应所述第一符号矩阵中分布在c行的c个符号。
22.根据权利要求1所述的方法，其特征在于，所述n条延迟线包括所述g组延迟线，每一组延迟线包括p条延迟线，每一组延迟线中p条延迟线的延迟取值分别为所述延迟取值集合中的p个延迟取值，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括n行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第二符号矩阵中每一行的c个符号对应所述第一符号矩阵中分布在c行的c个符号，所述g为大于1的整数。
23.根据权利要求22所述的方法，其特征在于，所述第一符号矩阵中每一列的n个符号包括g个组，所述g个组中每一组包括p个符号，所述g为大于1的整数，所述第二符号矩阵中每一行的c个符号包括s个组，所述s个组中每一组包括p个符号，所述s为大于1的整数，所述第二符号矩阵的其中一组p个符号来自所述第一符号矩阵的其中一组p个符号，所述第二符号矩阵的每行中任意两组共2p个符号来自所述第一符号矩阵中的不同行。
24.根据权利要求23所述的方法，其特征在于，所述n＝32，所述m＝1，所述r＝4，所述c＝8，所述p＝4，所述g＝8，所述s＝2；
所述第二符号矩阵的其中一行8个符号分别对应所述第一符号矩阵的第a组的4个符号和第b组的4个符号，0≤所述a＜4，4≤所述b＜8。
25.根据权利要求23所述的方法，其特征在于，所述n＝32，所述m＝2，所述r＝4，所述c＝16，所述p＝4，所述g＝8，所述s＝4；
所述第二符号矩阵的其中一行16个符号分别对应所述第一符号矩阵的第0列中第a组的4个符号、所述第一符号矩阵的第0列中第b组的4个符号、所述第一符号矩阵的第1列中第e组的4个符号和所述第一符号矩阵的第1列中第f组的4个符号，所述a、所述b、所述e和所述f互不相等；
所述0≤所述a＜4，0≤所述e＜4，4≤所述b＜8，4≤所述f＜8。
26.根据权利要求23所述的方法，其特征在于，所述n＝32，所述m＝3，所述r＝8，所述c＝12，所述p＝4，所述g＝8，所述s＝3；
所述第二符号矩阵的其中一行12个符号分别对应所述第一符号矩阵的第0列中第a组的4个符号、所述第一符号矩阵的第1列中第b组的4个符号和所述第一符号矩阵的第2列中第e组的4个符号，所述a、所述b和所述e互不相等；
0≤所述a＜4且4≤所述e＜8，或者，0≤所述e＜4且4≤所述a＜8。
27.根据权利要求1所述的方法，其特征在于，所述n路数据流都经过第一前向纠错FEC编码，所述第一FEC编码后的每A个码字分布在所述n路数据流中，每路所述数据流中连续的A个符号来自A个不同的第一FEC码字，所述A为大于或等于1的整数，所述n条延迟线包括所述g组延迟线，每一组延迟线包括p条延迟线，每一组延迟线中p条延迟线的延迟取值分别为所述延迟取值集合中的p个延迟取值，所述g为大于或等于1的整数，n＝p×g，延迟后的每组p路数据流中A×p个符号来自A×p个不同的第一FEC码字，所述A×p个符号包括所述p路数据流中每路数据流的连续A个符号。
28.根据权利要求27所述的方法，其特征在于，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括n行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第一符号矩阵包括g个第一符号子矩阵，每个所述第一符号子矩阵包括p行m列个符号，所述第二符号矩阵包括g个第二符号子矩阵，每个所述第二符号子矩阵包括r0行c列个符号，所述r0为大于或等于1的整数，所述c为大于或等于1的整数，r＝r0×g，p×m＝r0×c，第t个第一符号子矩阵通过交织得到第t个第二符号子矩阵，0≤t＜g，每个所述第二符号矩阵中每行c个符号来自c个不同的码字。
29.根据权利要求28所述的方法，其特征在于，所述第t个第二符号子矩阵中每行c个符号来自所述第t个第一符号子矩阵中的c个符号，且所述第t个第二符号子矩阵中的c个符号分布在所述第t个第一符号子矩阵的不多于A列中。
30.根据权利要求29所述的方法，其特征在于，所述第t个第一符号子矩阵中的符号按顺序排列，所述第t个第一符号子矩阵中每列的第0行到第p-1行为按所述顺序排列的p个符号，所述第t个第一符号子矩阵的相邻两列中前一列的第p-1行到后一列的第1行为按所述顺序排列的2个符号，所述第t个第二符号子矩阵中第0行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第t个第二符号子矩阵中第r0-1行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的最后一组c个符号。
31.根据权利要求27至30中任一项所述的方法，其特征在于，A＝2，n＝8，p＝8，g＝1；或，A＝2，n＝16，p＝8，g＝2。
32.根据权利要求28至31中任一项所述的方法，其特征在于，m＝9,r＝8*g,c＝9；或，m＝5,r＝4*g,c＝10；或，m＝11,r＝8*g,c＝11；或，m＝3,r＝2*g,c＝12；或，m＝13,r＝8*g,c＝13；或，m＝7,r＝4*g,c＝14；或，m＝15,r＝8*g,c＝15；或，m＝2,r＝g,c＝16。
33.根据权利要求22至32中任一项所述的方法，其特征在于，每一组延迟线中p条延迟线的延迟取值依次递增V个符号或依次递减V个符号。
34.根据权利要求27所述的方法，其特征在于，所述n＝32，32条数据流经过所述延迟处理后每一次分别输出的32个符号的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31，其中，所述32条数据流经过所述延迟处理后每一次分别输出的32个符号中第0组16个符号来自16个不同的码字，所述32条数据流经过所述延迟处理后每一次分别输出的32个符号中第1组16个符号来自16个不同的码字；
所述第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号；所述第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号；
或者，
所述第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号；所述第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号。
35.根据权利要求34所述的方法，其特征在于，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括32行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第一符号矩阵中第0组16行符号依次包括第0行符号、第1行符号、第4行符号、第5行符号、第8行符号、第9行符号、第12行符号、第13行符号、第16行符号、第17行符号、第20行符号、第21行符号、第24行符号、第25行符号、第28行符号、第29行符号，所述第一符号矩阵中第1组16行符号依次包括第2行符号、第3行符号、第6行符号、第7行符号、第10行符号、第11行符号、第14行符号、第15行符号、第18行符号、第19行符号、第22行符号、第23行符号、第26行符号、第27行符号、第30行符号、第31行符号；
所述第0组16行符号按顺序排列，所述第0组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第0组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第0组r/2行符号中第0行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第0组r/2行符号中第r/2-1行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号；
所述第1组16行符号按顺序排列，所述第1组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第1组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第1组r/2行符号中第0行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第1组r/2行符号中第r/2-1行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号。
36.根据权利要求1至35中任一项所述的方法，其特征在于，根据n条延迟线分别对n路数据流进行延迟之前，所述方法还包括：
对所述n路数据流进行通道重排序，以使得所述n路数据流按照预设顺序排列；
或者，
根据n条延迟线分别对n路数据流进行延迟之后，从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合之前，所述方法还包括：
对所述n路数据流进行通道重排序，以使得所述n路数据流按照预设顺序排列。
37.根据权利要求1至36中任一项所述的方法，其特征在于，根据n条延迟线分别对n路数据流进行延迟之前，所述方法还包括：
对所述n路数据流进行通道纠偏处理，以得到n路对齐的通道数据流。
38.根据权利要求1至37中任一项所述的方法，其特征在于，所述n路数据流都为进行第一FEC编码后的数据流，对所述L个第一符号集合分别进行交织得到L个第二符号集合之后，所述方法还包括：
分别对每个所述第二符合集合中r个所述第二符号子集进行第二FEC编码得到L×r个码字。
39.一种数据交织装置，其特征在于，包括：延迟器和交织器；
所述延迟器用于：根据n条延迟线分别对n路数据流进行延迟，所述n为能被p整除的正整数，所述p为大于1的整数，每条所述延迟线的延迟取值为延迟取值集合中的任一种延迟取值，所述延迟取值集合包括p个延迟取值，所述延迟取值集合中最小的延迟取值为0，且所述延迟取值集合的p个延迟取值按从小到大的顺序每相邻两个延迟取值的差值为V个符号，所述V为大于或等于34的整数，所述延迟取值集合中每个延迟取值对应的延迟线的数量为n/p；
所述交织器用于：从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合，每个所述第一符号集合包括n×m个符号,所述L为大于或等于1的整数，所述m为大于或等于1的整数；
对所述L个第一符号集合分别进行交织得到L个第二符号集合，每个所述第二符号集合中的符号数量与每个所述第一符号集合中的符号数量相同。
40.根据权利要求39所述的数据交织装置，其特征在于，所述p＝4，所述n能被16整除，所述n条延迟线包括至少一组延迟线，每一组延迟线包括16条相邻的延迟线，所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第一条件，其中，0≤所述k<n/16，a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14、a15为小于16的非负整数且互不相等，所述第一条件为：
第a0条延迟线的延迟取值和第a1条延迟线的延迟取值相差2V个符号，
第a2条延迟线的延迟取值和第a3条延迟线的延迟取值相差2V个符号，
第a4条延迟线的延迟取值和第a5条延迟线的延迟取值相差2V个符号，
第a6条延迟线的延迟取值和第a7条延迟线的延迟取值相差2V个符号，
第a8条延迟线的延迟取值和第a9条延迟线的延迟取值相差2V个符号，
第a10条延迟线的延迟取值和第a11条延迟线的延迟取值相差2V个符号，
第a12条延迟线的延迟取值和第a13条延迟线的延迟取值相差2V个符号，
第a14条延迟线的延迟取值和第a15条延迟线的延迟取值相差2V个符号。
41.根据权利要求40所述的数据交织装置，其特征在于，所述n条延迟线的每一组延迟线中，延迟取值为0个符号、V个符号、2V个符号和3V个符号的延迟线数量均为4。
42.根据权利要求40或41所述的数据交织装置，其特征在于，所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第二条件，所述第二条件为：
第a0条延迟线的延迟取值、第a4条延迟线的延迟取值、第a8条延迟线的延迟取值和第a12条延迟线的延迟取值互不相等，第a1条延迟线的延迟取值、第a5条延迟线的延迟取值、第a9条延迟线的延迟取值和第a13条延迟线的延迟取值互不相等，第a2条延迟线的延迟取值、第a6条延迟线的延迟取值、第a10条延迟线的延迟取值和第a14条延迟线的延迟取值互不相等，第a3条延迟线的延迟取值、第a7条延迟线的延迟取值、第a11条延迟线的延迟取值和第a15条延迟线的延迟取值互不相等。
43.根据权利要求40至42中任一项所述的数据交织装置，其特征在于，所述n条延迟线的第k组延迟线中第a0条延迟线、第a2条延迟线、第a4条延迟线、第a6条延迟线、第a8条延迟线、第a10条延迟线、第a12条延迟线和第a14条延迟线的延迟取值满足第三条件，所述第三条件为：
第a0条延迟线的延迟取值和第a4条延迟线的延迟取值相差2V个符号，第a2条延迟线的延迟取值和第a6条延迟线的延迟取值相差2V个符号，第a8条延迟线的延迟取值和第a12条延迟线的延迟取值相差2V个符号，第a10条延迟线的延迟取值和第a14条延迟线的延迟取值相差2V个符号。
44.根据权利要求40至43中任一项所述的数据交织装置，其特征在于，第一延迟取值集合{A}依次包括所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，所述第一延迟取值集合{A}包括下述项中的其中一项：
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,V,3V,2V,0,3V,V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,V,3V,2V,0,3V,V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,V,3V,2V,0,3V,V,3V,V,2V,0,V,3V,0,2V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{0,2V,3V,V,2V,0,V,3V,V,3V,0,2V,3V,V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,V,3V,2V,0,3V,V,0,2V}，
{0,2V,3V,V,2V,0,V,3V,3V,V,0,2V,V,3V,2V,0}，
{0,2V,3V,V,2V,0,V,3V,3V,V,2V,0,V,3V,0,2V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{V,3V,0,2V,3V,V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{V,3V,0,2V,3V,V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{V,3V,2V,0,3V,V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{V,3V,2V,0,3V,V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,V,3V,0,2V,3V,V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,V,3V,0,2V,3V,V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,V,3V,0,2V,3V,V,3V,V,2V,0,V,3V,0,2V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{2V,0,3V,V,0,2V,V,3V,V,3V,0,2V,3V,V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,V,3V,2V,0,3V,V,0,2V}，
{2V,0,3V,V,0,2V,V,3V,3V,V,0,2V,V,3V,2V,0}，
{2V,0,3V,V,0,2V,V,3V,3V,V,2V,0,V,3V,0,2V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,V,3V,2V,0,3V,V}，
{3V,V,0,2V,V,3V,2V,0,0,2V,3V,V,2V,0,V,3V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,V,3V,0,2V,3V,V}，
{3V,V,0,2V,V,3V,2V,0,2V,0,3V,V,0,2V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,V,3V,2V,0,3V,V}，
{3V,V,2V,0,V,3V,0,2V,0,2V,3V,V,2V,0,V,3V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,V,3V,0,2V,3V,V}，
{3V,V,2V,0,V,3V,0,2V,2V,0,3V,V,0,2V,V,3V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
45.根据权利要求40至44中任一项所述的数据交织装置，其特征在于，所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值满足第四条件，所述第四条件为：
第a0条延迟线的延迟取值和第a2条延迟线的延迟取值相等或相差2V个符号，
第a1条延迟线的延迟取值和第a3条延迟线的延迟取值相等或相差2V个符号，
第a2条延迟线的延迟取值和第a4条延迟线的延迟取值相等或相差2V个符号，
第a3条延迟线的延迟取值和第a5条延迟线的延迟取值相等或相差2V个符号，
第a4条延迟线的延迟取值和第a6条延迟线的延迟取值相等或相差2V个符号，
第a5条延迟线的延迟取值和第a7条延迟线的延迟取值相等或相差2V个符号，
第a8条延迟线的延迟取值和第a10条延迟线的延迟取值相等或相差2V个符号，
第a9条延迟线的延迟取值和第a11条延迟线的延迟取值相等或相差2V个符号，
第a10条延迟线的延迟取值和第a12条延迟线的延迟取值相等或相差2V个符号，
第a11条延迟线的延迟取值和第a13条延迟线的延迟取值相等或相差2V个符号，
第a12条延迟线的延迟取值和第a14条延迟线的延迟取值相等或相差2V个符号，
第a13条延迟线的延迟取值和第a15条延迟线的延迟取值相等或相差2V个符号。
46.根据权利要求45所述的数据交织装置，其特征在于，第二延迟取值集合{B}依次包括所述n条延迟线的第k组延迟线中第a0条延迟线、第a1条延迟线、第a2条延迟线、第a3条延迟线、第a4条延迟线、第a5条延迟线、第a6条延迟线、第a7条延迟线、第a8条延迟线、第a9条延迟线、第a10条延迟线、第a11条延迟线、第a12条延迟线、第a13条延迟线、第a14条延迟线和第a15条延迟线的延迟取值，所述第二延迟取值集合{B}包括下述项中的其中一项：
{0,2V,0,2V,2V,0,2V,0,V,3V,V,3V,3V,V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,V,3V,3V,V,3V,V,V,3V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,V,3V,V,3V,3V,V}，
{0,2V,0,2V,2V,0,2V,0,3V,V,3V,V,V,3V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,V,3V,3V,V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,V,3V,3V,V,3V,V,V,3V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,V,3V,V,3V,3V,V}，
{0,2V,2V,0,2V,0,0,2V,3V,V,3V,V,V,3V,V,3V}，
{V,3V,V,3V,3V,V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,V,3V,3V,V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,V,3V,3V,V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,V,3V,3V,V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{V,3V,3V,V,3V,V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{V,3V,3V,V,3V,V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{V,3V,3V,V,3V,V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{V,3V,3V,V,3V,V,V,3V,2V,0,2V,0,0,2V,0,2V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,V,3V,3V,V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,V,3V,3V,V,3V,V,V,3V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,V,3V,V,3V,3V,V}，
{2V,0,0,2V,0,2V,2V,0,3V,V,3V,V,V,3V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,V,3V,3V,V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,V,3V,3V,V,3V,V,V,3V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,V,3V,V,3V,3V,V}，
{2V,0,2V,0,0,2V,0,2V,3V,V,3V,V,V,3V,V,3V}，
{3V,V,V,3V,V,3V,3V,V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,V,3V,V,3V,3V,V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,V,3V,V,3V,3V,V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,V,3V,V,3V,3V,V,2V,0,2V,0,0,2V,0,2V}，
{3V,V,3V,V,V,3V,V,3V,0,2V,0,2V,2V,0,2V,0}，
{3V,V,3V,V,V,3V,V,3V,0,2V,2V,0,2V,0,0,2V}，
{3V,V,3V,V,V,3V,V,3V,2V,0,0,2V,0,2V,2V,0}，
{3V,V,3V,V,V,3V,V,3V,2V,0,2V,0,0,2V,0,2V}。
47.根据权利要求40至46中任一项所述的数据交织装置，其特征在于，编号取值集合{C}依次包括a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15的取值，所述取值集合{C}包括下述项中的其中一项：
{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15}，
{0,1,2,3,4,5,6,7,8,9,10,11,14,15,12,13}，
{0,1,2,3,4,5,6,7,10,11,8,9,12,13,14,15}，
{0,1,2,3,4,5,6,7,10,11,8,9,14,15,12,13}，
{0,1,2,3,6,7,4,5,8,9,10,11,12,13,14,15}，
{0,1,2,3,6,7,4,5,8,9,10,11,14,15,12,13}，
{0,1,2,3,6,7,4,5,10,11,8,9,12,13,14,15}，
{0,1,2,3,6,7,4,5,10,11,8,9,14,15,12,13}，
{2,3,0,1,4,5,6,7,8,9,10,11,12,13,14,15}，
{2,3,0,1,4,5,6,7,8,9,10,11,14,15,12,13}，
{2,3,0,1,4,5,6,7,10,11,8,9,12,13,14,15}，
{2,3,0,1,4,5,6,7,10,11,8,9,14,15,12,13}，
{2,3,0,1,6,7,4,5,8,9,10,11,12,13,14,15}，
{2,3,0,1,6,7,4,5,8,9,10,11,14,15,12,13}，
{2,3,0,1,6,7,4,5,10,11,8,9,12,13,14,15}，
{2,3,0,1,6,7,4,5,10,11,8,9,14,15,12,13}，
{0,3,1,2,4,7,5,6,8,11,9,10,12,15,13,14}，
{0,3,1,2,4,7,5,6,8,11,9,10,13,14,12,15}，
{0,3,1,2,4,7,5,6,9,10,8,11,12,15,13,14}，
{0,3,1,2,4,7,5,6,9,10,8,11,13,14,12,15}，
{0,3,1,2,5,6,4,7,8,11,9,10,12,15,13,14}，
{0,3,1,2,5,6,4,7,8,11,9,10,13,14,12,15}，
{0,3,1,2,5,6,4,7,9,10,8,11,12,15,13,14}，
{0,3,1,2,5,6,4,7,9,10,8,11,13,14,12,15}，
{1,2,0,3,4,7,5,6,8,11,9,10,12,15,13,14}，
{1,2,0,3,4,7,5,6,8,11,9,10,13,14,12,15}，
{1,2,0,3,4,7,5,6,9,10,8,11,12,15,13,14}，
{1,2,0,3,4,7,5,6,9,10,8,11,13,14,12,15}，
{1,2,0,3,5,6,4,7,8,11,9,10,12,15,13,14}，
{1,2,0,3,5,6,4,7,8,11,9,10,13,14,12,15}，
{1,2,0,3,5,6,4,7,9,10,8,11,12,15,13,14}，
{1,2,0,3,5,6,4,7,9,10,8,11,13,14,12,15}。
48.根据权利要求39至47中任一项所述的数据交织装置，其特征在于，每个所述第一符号集合包括n个第一符号子集，每个所述第一符号子集包括依次排列的m个符号，每个所述第二符号集合包括r个第二符号子集，每个所述第二符号子集包括c个符号，其中，所述r为大于1的整数，所述c为大于1的整数，n×m＝r×c，每个所述第二符号子集中的c个符号对应所述第一符号集合中分布在c个所述第一符号子集的c个符号。
49.根据权利要求48所述的数据交织装置，其特征在于，所述n＝32，32个第一符号子集的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31，其中，b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15按顺序分别等于第0组延迟线的延迟线编号取值中a0、a1、a2、a3、a4、a5、a6、a7、a8、a9、a10、a11、a12、a13、a14和a15，b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31按顺序分别等于第1组延迟线的延迟线编号取值中a0+16、a1+16、a2+16、a3+16、a4+16、a5+16、a6+16、a7+16、a8+16、a9+16、a10+16、a11+16、a12+16、a13+16、a14+16和a15+16。
50.根据权利要求49所述的数据交织装置，其特征在于，所述n＝32，所述m＝1，所述c＝8，所述r＝4，每个所述第二符号子集中的8个符号满足第五条件，所述第五条件包括下述条件中的任一种：
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集；
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集；
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集、第b29个第一符号子集；
每个所述第二符号子集中的8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中的其中4个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集中的其中4个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集中的其中4个第一符号子集。
51.根据权利要求50所述的数据交织装置，其特征在于，所述第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，所述x＝i+j*4，0≤i<4,0≤j<8。
52.根据权利要求49所述的数据交织装置，其特征在于，所述n＝32，所述m＝1，所述c＝16，所述r＝2，每个所述第二符号子集中的16个符号满足第六条件，所述第六条件包括下述条件中的任一种：
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
53.根据权利要求52所述的数据交织装置，其特征在于，所述第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx个第一符号子集，所述
Figure FDA0003561787700000221
Figure FDA0003561787700000222
Y％Z表示Y除以Z后的余数，
Figure FDA0003561787700000223
表示Y除以Z后的商。
54.根据权利要求49所述的数据交织装置，其特征在于，所述n＝32，所述m＝3，所述c＝12，所述r＝8，每个所述第二符号子集中的12个符号满足第七条件，所述第七条件包括下述条件中的任一种：
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集中某4个第一符号子集；
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集；
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b0个第一符号子集、第b1个第一符号子集、第b4个第一符号子集、第b5个第一符号子集、第b8个第一符号子集、第b9个第一符号子集、第b12个第一符号子集和第b13个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中4个第一符号子集；
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集的其中6个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b16个第一符号子集、第b17个第一符号子集、第b20个第一符号子集、第b21个第一符号子集、第b24个第一符号子集、第b25个第一符号子集、第b28个第一符号子集和第b29个第一符号子集；
每个所述第二符号子集中的其中8个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中4个第一符号子集；
每个所述第二符号子集中的其中6个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中6个第一符号子集，每个所述第二符号子集中的另外6个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集的其中6个第一符号子集；
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第b2个第一符号子集、第b3个第一符号子集、第b6个第一符号子集、第b7个第一符号子集、第b10个第一符号子集、第b11个第一符号子集、第b14个第一符号子集和第b15个第一符号子集的其中4个第一符号子集，每个所述第二符号子集中的另外8个符号分别来自所述第一符号集合中第b18个第一符号子集、第b19个第一符号子集、第b22个第一符号子集、第b23个第一符号子集、第b26个第一符号子集、第b27个第一符号子集、第b30个第一符号子集和第b31个第一符号子集。
55.根据权利要求54所述的数据交织装置，其特征在于，所述第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx％32个第一符号子集中第
Figure FDA0003561787700000251
个符号，所述
Figure FDA0003561787700000252
Y％Z表示Y除以Z后的余数，
Figure FDA0003561787700000253
表示Y除以Z后的商。
56.根据权利要求49所述的数据交织装置，其特征在于，所述n＝32，所述m＝3，所述c＝12，所述r＝8，每个所述第二符号子集中的12个符号满足第八条件，所述第八条件包括：
每个所述第二符号子集中的其中4个符号分别来自所述第一符号集合中第k1个第一符号子集中第0个符号、第k1+8个第一符号子集中第0个符号、第k1+16个第一符号子集中第0个符号和第k1+24个第一符号子集中第0个符号，每个所述第二符号子集中的另外4个符号分别来自所述第一符号集合中第k2个第一符号子集中第1个符号、第k2+8个第一符号子集中第1个符号、第k2+16个第一符号子集中第1个符号和第k2+24个第一符号子集中第1个符号，每个所述第二符号子集中的其他4个符号分别来自所述第一符号集合中第k3个第一符号子集中第2个符号、第k3+8个第一符号子集中第2个符号、第k3+16个第一符号子集中第2个符号和第k3+24个第一符号子集中第2个符号，其中，k1、k2和k3互不相等，0≤k1＜8，0≤k2＜8，0≤k3＜8。
57.根据权利要求56所述的数据交织装置，其特征在于，所述第二符号集合中第i个第二符号子集中第j个符号来自所述第一符号集合中第bx％32个第一符号子集中第
Figure FDA0003561787700000254
个符号，所述
Figure FDA0003561787700000255
Y％Z表示Y除以Z后的余数，
Figure FDA0003561787700000256
表示Y除以Z后的商，所述G为2、6、10、14、18、22、26或30。
58.根据权利要求39至57中任一项所述的数据交织装置，其特征在于，所述第一符号集合中第h个第一符号子集的m个符号来自延迟后的第h路数据流，0≤h≤n-1。且所述V为大于或等于68的整数。
59.根据权利要求39至58中任一项所述的数据交织装置，其特征在于，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括n行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第二符号矩阵中每一行的c个符号对应所述第一符号矩阵中分布在c行的c个符号。
60.根据权利要求39所述的数据交织装置，其特征在于，所述n条延迟线包括所述g组延迟线，每一组延迟线包括p条延迟线，每一组延迟线中p条延迟线的延迟取值分别为所述延迟取值集合中的p个延迟取值，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括n行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第二符号矩阵中每一行的c个符号对应所述第一符号矩阵中分布在c行的c个符号，所述g为大于1的整数。
61.根据权利要求60所述的数据交织装置，其特征在于，所述第一符号矩阵中每一列的n个符号包括g个组，所述g个组中每一组包括p个符号，所述g为大于1的整数，所述第二符号矩阵中每一行的c个符号包括s个组，所述s个组中每一组包括p个符号，所述s为大于1的整数，所述第二符号矩阵的其中一组p个符号来自所述第一符号矩阵的其中一组p个符号，所述第二符号矩阵的每行中任意两组共2p个符号来自所述第一符号矩阵中的不同行。
62.根据权利要求61所述的数据交织装置，其特征在于，所述n＝32，所述m＝1，所述r＝4，所述c＝8，所述p＝4，所述g＝8，所述s＝2；
所述第二符号矩阵的其中一行8个符号分别对应所述第一符号矩阵的第a组的4个符号和第b组的4个符号，0≤所述a＜4，4≤所述b＜8。
63.根据权利要求61所述的数据交织装置，其特征在于，所述n＝32，所述m＝2，所述r＝4，所述c＝16，所述p＝4，所述g＝8，所述s＝4；
所述第二符号矩阵的其中一行16个符号分别对应所述第一符号矩阵的第0列中第a组的4个符号、所述第一符号矩阵的第0列中第b组的4个符号、所述第一符号矩阵的第1列中第e组的4个符号和所述第一符号矩阵的第1列中第f组的4个符号，所述a、所述b、所述e和所述f互不相等；
所述0≤所述a＜4，0≤所述e＜4，4≤所述b＜8，4≤所述f＜8。
64.根据权利要求61所述的数据交织装置，其特征在于，所述n＝32，所述m＝3，所述r＝8，所述c＝12，所述p＝4，所述g＝8，所述s＝3；
所述第二符号矩阵的其中一行12个符号分别对应所述第一符号矩阵的第0列中第a组的4个符号、所述第一符号矩阵的第1列中第b组的4个符号和所述第一符号矩阵的第2列中第e组的4个符号，所述a、所述b和所述e互不相等；
0≤所述a＜4且4≤所述e＜8，或者，0≤所述e＜4且4≤所述a＜8。
65.根据权利要求39所述的数据交织装置，其特征在于，所述n路数据流都经过第一前向纠错FEC编码，所述第一FEC编码后的每A个码字分布在所述n路数据流中，每路所述数据流中连续的A个符号来自A个不同的第一FEC码字，所述A为大于或等于1的整数，所述n条延迟线包括所述g组延迟线，每一组延迟线包括p条延迟线，每一组延迟线中p条延迟线的延迟取值分别为所述延迟取值集合中的p个延迟取值，所述g为大于或等于1的整数，n＝p×g，延迟后的每组p路数据流中A×p个符号来自A×p个不同的第一FEC码字，所述A×p个符号包括所述p路数据流中每路数据流的连续A个符号。
66.根据权利要求65所述的数据交织装置，其特征在于，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括n行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第一符号矩阵包括g个第一符号子矩阵，每个所述第一符号子矩阵包括p行m列个符号，所述第二符号矩阵包括g个第二符号子矩阵，每个所述第二符号子矩阵包括r0行c列个符号，所述r0为大于或等于1的整数，所述c为大于或等于1的整数，r＝r0×g，p×m＝r0×c，第t个第一符号子矩阵通过交织得到第t个第二符号子矩阵，0≤t＜g，每个所述第二符号矩阵中每行c个符号来自c个不同的码字。
67.根据权利要求66所述的数据交织装置，其特征在于，所述第t个第二符号子矩阵中每行c个符号来自所述第t个第一符号子矩阵中的c个符号，且所述第t个第二符号子矩阵中的c个符号分布在所述第t个第一符号子矩阵的不多于A列中。
68.根据权利要求67所述的数据交织装置，其特征在于，所述第t个第一符号子矩阵中的符号按顺序排列，所述第t个第一符号子矩阵中每列的第0行到第p-1行为按所述顺序排列的p个符号，所述第t个第一符号子矩阵的相邻两列中前一列的第p-1行到后一列的第1行为按所述顺序排列的2个符号，所述第t个第二符号子矩阵中第0行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第t个第二符号子矩阵中第r0-1行的c个符号来自所述第t个第一符号子矩阵中从第0行第0列开始按所述顺序排列的最后一组c个符号。
69.根据权利要求65至68中任一项所述的数据交织装置，其特征在于，A＝2，n＝8，p＝8，g＝1；或，A＝2，n＝16，p＝8，g＝2。
70.根据权利要求66至69中任一项所述的数据交织装置，其特征在于，m＝9,r＝8*g,c＝9；或，m＝5,r＝4*g,c＝10；或，m＝11,r＝8*g,c＝11；或，m＝3,r＝2*g,c＝12；或，m＝13,r＝8*g,c＝13；或，m＝7,r＝4*g,c＝14；或，m＝15,r＝8*g,c＝15；或，m＝2,r＝g,c＝16。
71.根据权利要求59至69中任一项所述的数据交织装置，其特征在于，每一组延迟线中p条延迟线的延迟取值依次递增V个符号或依次递减V个符号。
72.根据权利要求65所述的数据交织装置，其特征在于，所述n＝32，32条数据流经过所述延迟处理后每一次分别输出的32个符号的编号取值包括b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14、b15、b16、b17、b18、b19、b20、b21、b22、b23、b24、b25、b26、b27、b28、b29、b30和b31，其中，所述32条数据流经过所述延迟处理后每一次分别输出的32个符号中第0组16个符号来自16个不同的码字，所述32条数据流经过所述延迟处理后每一次分别输出的32个符号中第1组16个符号来自16个不同的码字；
所述第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号；所述第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号；
或者，
所述第0组16个符号包括：第b0个符号、第b1个符号、第b4个符号、第b5个符号、第b8个符号、第b9个符号、第b12个符号、第b13个符号、第b18个符号、第b19个符号、第b22个符号、第b23个符号、第b26个符号、第b27个符号、第b30个符号、第b31个符号；所述第1组16个符号包括：第b2个符号、第b3个符号、第b6个符号、第b7个符号、第b10个符号、第b11个符号、第b14个符号、第b15个符号、第b16个符号、第b17个符号、第b20个符号、第b21个符号、第b24个符号、第b25个符号、第b28个符号、第b29个符号。
73.根据权利要求72所述的数据交织装置，其特征在于，每个所述第一符号集合为第一符号矩阵，每个所述第一符号矩阵包括32行m列个符号，每个所述第二符号集合为第二符号矩阵，每个所述第二符号矩阵包括r行c列个符号，所述第一符号矩阵中第0组16行符号依次包括第0行符号、第1行符号、第4行符号、第5行符号、第8行符号、第9行符号、第12行符号、第13行符号、第16行符号、第17行符号、第20行符号、第21行符号、第24行符号、第25行符号、第28行符号、第29行符号，所述第一符号矩阵中第1组16行符号依次包括第2行符号、第3行符号、第6行符号、第7行符号、第10行符号、第11行符号、第14行符号、第15行符号、第18行符号、第19行符号、第22行符号、第23行符号、第26行符号、第27行符号、第30行符号、第31行符号；
所述第0组16行符号按顺序排列，所述第0组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第0组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第0组r/2行符号中第0行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第0组r/2行符号中第r/2-1行的c个符号来自所述第0组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号；
所述第1组16行符号按顺序排列，所述第1组16行符号中每列的第0行到第15行为按所述顺序排列的16个符号，所述第1组16行符号的相邻两列中前一列的第15行到后一列的第0行为按所述顺序排列的2个符号，所述第二符号矩阵的第1组r/2行符号中第0行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的第0组c个符号，依次类推，直到所述第二符号矩阵的第1组r/2行符号中第r/2-1行的c个符号来自所述第1组16行符号中从第0行第0列开始按所述顺序排列的最后一组c个符号。
74.根据权利要求39至73中任一项所述的数据交织装置，其特征在于，所述数据交织装置还包括通道重排序单元，根据n条延迟线分别对n路数据流进行延迟之前，所述通道重排序单元用于：
对所述n路数据流进行通道重排序，以使得所述n路数据流按照预设顺序排列；
或者，
根据n条延迟线分别对n路数据流进行延迟之后，从延迟后的n路数据流各获取L×m个符号以得到L个第一符号集合之前，所述通道重排序单元用于：
对所述n路数据流进行通道重排序，以使得所述n路数据流按照预设顺序排列。
75.根据权利要求39至74中任一项所述的数据交织装置，其特征在于，所述数据交织装置还包括通道纠偏单元，根据n条延迟线分别对n路数据流进行延迟之前，所述通道纠偏单元用于：
对所述n路数据流进行通道纠偏处理，以得到n路对齐的通道数据流。
76.根据权利要求39至75中任一项所述的数据交织装置，其特征在于，所述数据交织装置还包括编码器，所述n路数据流都为进行第一FEC编码后的数据流，对所述L个第一符号集合分别进行交织得到L个第二符号集合之后，所述编码器用于：
分别对每个所述第二符合集合中r个所述第二符号子集进行第二FEC编码得到L×r个码字。
CN202210290884.3A 2021-09-03 2022-03-23 一种数据交织方法及数据交织装置 Pending CN115765918A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/110483 WO2023029880A1 (zh) 2021-09-03 2022-08-05 一种数据交织方法及数据交织装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111034610X 2021-09-03
CN202111034610 2021-09-03

Publications (1)

Publication Number Publication Date
CN115765918A true CN115765918A (zh) 2023-03-07

Family

ID=85349067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210290884.3A Pending CN115765918A (zh) 2021-09-03 2022-03-23 一种数据交织方法及数据交织装置

Country Status (2)

Country Link
CN (1) CN115765918A (zh)
WO (1) WO2023029880A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734920B2 (en) * 2001-04-23 2004-05-11 Koninklijke Philips Electronics N.V. System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
JP2013183214A (ja) * 2012-02-29 2013-09-12 Oki Electric Ind Co Ltd 光信号検査装置及び光信号検査方法
CN105071859B (zh) * 2015-07-08 2018-02-23 大唐移动通信设备有限公司 一种下行、上行数据传输方法及装置
US10158352B2 (en) * 2017-01-11 2018-12-18 Mediatek Inc. Delay signal generating apparatus using glitch free digitally controlled delay line and associated delay signal generating method
CN107124185A (zh) * 2017-04-10 2017-09-01 中山大学 一种时间交织模数转换系统的数据缓存与重现系统
US11265109B2 (en) * 2017-08-30 2022-03-01 Marvell Asia Pte Ltd. Soft FEC with parity check
DE112018005256T5 (de) * 2017-09-18 2020-07-02 Intel Corporation Zeitkodiertes Datenkommunikationsprotokoll, Vorrichtung und Verfahren zum Erzeugen und Empfangen eines Datensignals

Also Published As

Publication number Publication date
WO2023029880A1 (zh) 2023-03-09

Similar Documents

Publication Publication Date Title
US11923973B2 (en) Method and apparatus for encoding data using a polar code
CN110943746B (zh) 接收设备及接收方法
CN103023618B (zh) 一种任意码长的极化编码方法
CN101836387B (zh) 具有速率匹配的高计算效率的卷积编码
US8225173B2 (en) Multi-rate LDPC code system and method
RU2467484C2 (ru) Устройство, содержащее кольцевой буфер, и способ для присвоения вариантов избыточности кольцевому буферу
CN1553602B (zh) 移动通信系统中插入填充比特的设备和方法
CN111200443B (zh) 发送设备及其交织方法
US8271850B2 (en) Fast low-density parity-check code encoder
CN110535474B (zh) 信息处理的方法、通信装置
CN107370489B (zh) 结构化ldpc码的数据处理方法及装置
EP3324583B1 (en) Data processing method, apparatus and system
US9235540B1 (en) Flexible high speed forward error correction (FEC) physical medium attachment (PMA) and physical coding sublayer (PCS) connection system
JP5542140B2 (ja) 復号化回路及び符号化回路
US6625762B1 (en) Interleaving device and method for turbocoding and turbodecoding
US20230268932A1 (en) Ethernet coding method and apparatus
US8555133B2 (en) Rate matching apparatus and rate matching method thereof
RU2580085C2 (ru) Устройство и способ для отображения и обратного отображения сигналов в системе связи с использованием кода с малой плотностью проверок на четность
CN115765918A (zh) 一种数据交织方法及数据交织装置
US20130198582A1 (en) Supercharged codes
WO2023246477A1 (zh) 一种数据处理方法及数据处理装置
WO2023040466A1 (zh) 一种编码方法、译码方法以及相关装置
Liang et al. An efficient successive cancellation polar decoder based on new folding approaches
CN111343121B (zh) 极化多载波序号调制系统的信号发送、接收方法和装置
WO2013157675A1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination