PT2056467E - Aparelho e método de processamento de dados - Google Patents

Aparelho e método de processamento de dados Download PDF

Info

Publication number
PT2056467E
PT2056467E PT08253327T PT08253327T PT2056467E PT 2056467 E PT2056467 E PT 2056467E PT 08253327 T PT08253327 T PT 08253327T PT 08253327 T PT08253327 T PT 08253327T PT 2056467 E PT2056467 E PT 2056467E
Authority
PT
Portugal
Prior art keywords
address
symbols
data
symbol
ofdm
Prior art date
Application number
PT08253327T
Other languages
English (en)
Inventor
Matthew Paul Athol Taylor
Samuel Atungsiri
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of PT2056467E publication Critical patent/PT2056467E/pt

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Hardware Redundancy (AREA)
  • Communication Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)

Description

DESCRIÇÃO "APARELHO E MÉTODO DE PROCESSAMENTO DE DADOS"
Campo da Invenção A presente invenção refere-se a aparelhos de processamento de dados podendo funcionar para mapear símbolos de dados recebidos de um número predeterminado de sinais de subportadoras de um símbolo Multiplexado por Divisão de Frequência Ortogonal (OFDM) num fluxo de símbolos de saída. A presente invenção refere-se, igualmente, a um gerador de endereços para utilização na escrita de símbolos em/leitura de símbolos a partir de uma memória de entrelaçamento.
Formas de realização da presente invenção podem proporcionar um transmissor OFDM.
Antecedentes da Invenção 0 padrão de Transmissão de Vídeo Digital Terrestre (DVB-T) utiliza Multiplexagem por Divisão de Frequência Ortogonal (OFDM) para comunicar dados representando imagens e som de vídeo para receptores através de um sinal de radiocomunicação transmitido. É conhecido existirem dois modos para o padrão DVB-T que são conhecidos como o modo 2k e 8k. 0 modo 2k proporciona 2048 subportadoras ao passo que o modo 8k proporciona 8192 subportadoras. De um modo semelhante, para o padrão de 1
Transmissão de Vídeo Digital Portátil (DVB-H) foi proporcionado um modo 4k, em que o número de subportadoras é 4096.
De modo a melhorar a integridade dos dados comunicados utilizando DVB-T ou DVB-H é proporcionado um dispositivo de entrelaçamento de símbolos para entrelaçar símbolos de dados de entrada enquanto estes símbolos são mapeados sobre os sinais da subportadora de um símbolo OFDM. Este dispositivo de entrelaçamento de símbolos compreende uma memória de entrelaçamento em combinação com um gerador de endereços. O gerador de endereços gera um endereço para cada um dos símbolos de entrada, cada endereço indicando um dos sinais da subportadora do símbolo OFDM sobre o qual o símbolo de dados deve ser mapeado. Para o modo 2k e o modo 8k foi divulgada uma configuração no padrão DVB-T para gerar os endereços para o mapeamento. De igual modo, para o modo 4k do padrão DVB-H, proporcionou-se uma configuração para gerar endereços para o mapeamento e um gerador de endereços para implementar este mapeamento é divulgado no pedido de Patente Europeia 04251667.4. O gerador de endereços compreende um registo de deslocamento de feedback linear que pode funcionar para gerar uma sequência pseudoaleatória de bits e um circuito de permutação. O circuito de permutação permuta a ordem do conteúdo do registo de deslocamento de feedback linear de modo a gerar um endereço. O endereço proporciona uma indicação da localização na memória na qual um símbolo de dados recebido de uma das subportadoras OFDM deverá ser armazenado na memória de entrelaçamento, de modo a mapear os símbolos recebidos do símbolo OFDM num fluxo de dados de saída. 2
De acordo com um desenvolvimento adicional do padrão de Transmissão de Vídeo Digital Terrestre, conhecido como DVB-T2, foi proposto proporcionar modos adicionais para comunicar dados. 0 documento EP 1463256 divulga um aparelho de processamento de dados que está configurado para mapear símbolos de dados de entrada para estar em comunicação sobre um número predeterminado de sinais de subportadoras de um símbolo OFDM. 0 aparelho de processamento de dados inclui um dispositivo de entrelaçamento que utiliza uma memória de entrelaçamento e um gerador de endereços para entrelaçar símbolos de dados de entrada nas subportadoras do símbolo OFDM. 0 gerador de endereços inclui um registo de deslocamento de feedback linear e um circuito de permutação, que estão adaptados para gerar endereços que podem ser utilizados para entrelaçar os símbolos de dados de entrada nas subportadoras dos símbolos OFDM quando o número de endereços for, aproximadamente, 4k. 0 aparelho de processamento de dados é, portanto, apropriado para utilização num transmissor do modo 4k de DVB-T2.
No documento US 6353900 é divulgado um dispositivo de entrelaçamento para utilização com símbolos de dados codificados de entrelaçamento para transmissão e para recepção. O dispositivo de entrelaçamento inclui uma memória de entrelaçamento e um gerador de endereços. O gerador de endereços inclui um registo de deslocamento de feedback linear que gera uma sequência Pseudoaleatória de Números (PN) a partir da qual os endereços podem ser gerados. Os pontos de derivação do registo de deslocamento de feedback linear são seleccionadas para produzir uma sequência PN de comprimento óptimo. 3
Sumário da Invenção
De acordo com um aspecto da presente invenção é proporcionado um aparelho de processamento de dados podendo funcionar para mapear símbolos recebidos de um número predeterminado de sinais de subportadoras de um símbolo Multiplexado por Divisão de Frequência Ortogonal (OFDM) num fluxo de símbolos de saída. 0 aparelho de processamento de dados compreende um dispositivo de desentrelaçamento podendo funcionar para escrever para uma memória o número predeterminado de símbolos de dados a partir dos sinais de subportadoras OFDM e ler da memória os símbolos de dados para as subportadoras OFDM para efectuar o mapeamento. A leitura é feita numa ordem diferente da escrita, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem desentrelaçados dos sinais das subportadoras OFDM. Um gerador de endereços pode funcionar para gerar o conjunto de endereços, sendo um endereço gerado para cada um dos símbolos de dados recebidos para indicar o sinal da subportadora OFDM a partir do qual o símbolo de dados deve ser mapeado para o fluxo de símbolos de saída. 0 gerador de endereços compreende um registo de deslocamento de feedback linear, que inclui um número predeterminado de fases de registo e pode funcionar para gerar uma sequência de bits pseudoaleatória de acordo com um polinómio gerador. Um circuito de permutação pode funcionar para receber o conteúdo das fases de registo de deslocamento e permutar os bits presentes nas fases de registo de acordo com uma ordem de permutação para formar um endereço de uma das subportadoras OFDM e uma unidade de controlo pode funcionar em combinação com um circuito de verificação de endereços para regenerar um endereço quando um endereço gerado excede um endereço válido máximo predeterminado. 0 aparelho de processamento de dados é 4 caracterizado por o endereço válido máximo predeterminado ser aproximadamente trinta e dois mil, o registo de deslocamento de feedback linear ter catorze fases de registo com um polinómio gerador para o registo de deslocamento de feedback linear de Φ] = [0]©/UI] © ^[2] ®/UI 2] e a ordem de permutação formar, com um bit adicional, um endereço /Φ] de quinze bits para o símbolo de dados de ordem i a partir do bit presente na fase Φ] de registo de ordem n de acordo com a tabela: R'i posições de bit 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Ri posições de bit 6 5 0 10 8 1 11 12 2 9 4 3 13 7
Embora seja conhecido dentro do padrão DVB-T proporcionar o modo 2k e o modo 8k e o padrão DVB-H proporcione um modo 4k, foi proposto proporcionar um modo 32k para DVB-T2. Embora o modo 8k proporcione uma configuração para estabelecer uma rede de frequência única com suficientes tempos de proteção para acomodar atrasos de propagação maiores entre transmissores de DVB, o modo 2k é conhecido por proporcionar uma vantagem em aplicações móveis. Isto porque o período do símbolo 2k é apenas um quarto do período do símbolo 8k, permitindo que o cálculo do canal seja actualizado mais frequentemente, o que permite que o receptor siga a variação de tempo do canal, devido ao efeito Doppler e outros, de modo mais preciso. O modo 2k é, portanto, vantajoso para aplicações móveis.
De modo a proporcionar uma colocação de dispersão mais uniforme de transmissores de DVB dentro de uma rede de frequência única, foi proposto proporcionar o modo 32k. Para implementar o modo 32k, um dispositivo de entrelaçamento de 5 símbolos deve ser proporcionado para mapear os símbolos de dados de entrada sobre os sinais das subportadoras do símbolo OFDM.
Formas de realização da presente invenção podem proporcionar um aparelho de processamento de dados podendo funcionar como um dispositivo de entrelaçamento de símbolos para mapear símbolos de dados recebidos de um símbolo OFDM, tendo, aproximadamente, trinta e dois mil sinais de subportadoras. Numa forma de realização, o número de sinais de subportadoras pode ser um valor substancialmente entre vinte e quatro mil e trinta e dois mil setecentos e sessenta e oito. Além disso, o símbolo OFDM pode incluir subportadoras piloto, que são configuradas para transportar símbolos conhecidos e o endereço válido máximo predeterminado depende de um número dos símbolos piloto das subportadoras presentes no símbolo OFDM. Como tal, o modo 32k pode ser proporcionado, por exemplo, para um padrão de DVB, tal como DVB-T2, DVB-T ou DVB-H.
Mapear símbolos de dados a serem transmitidos sobre os sinais de subportadoras de um símbolo OFDM, onde o número de sinais das subportadoras é, aproximadamente, trinta e dois mil, representa um problema técnico que exige análise de simulação e ensaios para estabelecer um polinómio gerador apropriado para o registo de deslocamento de feedback linear e a ordem de permutação. Isto porque o mapeamento exige que os símbolos sejam entrelaçados sobre os sinais das subportadoras e desentrelaçados das subportadoras, com o efeito de os símbolos sucessivos do fluxo de dados da entrada estarem separados em frequência por um valor máximo possível de modo a optimizar o desempenho dos esquemas de codificação de correcção de erros. 6
Os esquemas de codificação de correcção de erros, tais como a codificação LDPC/BCH, que foi proposta para DVB-T2, têm melhor desempenho quando o ruído e a degradação dos valores do símbolo resultantes da comunicação não são correlacionados. Os canais de transmissão terrestre podem sofrer de atenuação correlacionada nos domínios do tempo e da frequência. Como tal, separando símbolos codificados sobre sinais diferentes das subportadoras do símbolo OFDM tanto quanto possível, o desempenho dos esquemas dos códigos de correcção de erros pode ser aumentado.
Como será explicado, verificou-se a partir de análise de desempenho de simulação que o polinómio gerador para o registo de deslocamento de feedback linear, em combinação com a ordem do circuito de permutação indicada acima, proporciona um bom desempenho. Além disso, proporcionando uma configuração que possa implementar a geração de endereços para cada um do modo 2k, do modo 4k e do modo 8k modificando os pontos de derivação do polinómio gerador para o registo de deslocamento de feedback linear e a ordem de permutação, pode proporcionar-se uma implementação rentável do dispositivo de entrelaçamento de símbolos para o modo 32k. Além disso, um transmissor e um receptor podem ser alterados entre o modo 2k, o modo 4k, o modo 8k e o modo 32k modificando o polinómio gerador e as ordens de permutação. Isto pode ser efectuado em software (ou por sinalização integrada) pelo que é proporcionada uma implementação flexível. De modo alternativo, o dispositivo de entrelaçamento do modo 32k pode ser utilizado com o modo 2k, 4k, 8k e 16k, simplesmente adaptando o endereço válido máximo no gerador de endereços de acordo com o número de subportadoras transportando dados por símbolo OFDM. 7 0 bit adicional, que é utilizado para formar o endereço a partir do conteúdo do registo de deslocamento de feedback linear, pode ser produzido por um circuito de comutação, que comuta de 1 para 0 para cada endereço, de modo a reduzir a probabilidade de um endereço exceder o endereço válido máximo predeterminado e, então, o endereço seguinte será um endereço válido. Num exemplo, o bit adicional é o bit mais significativo. Vários aspectos e caracteristicas da presente invenção são definidos nas reivindicações anexas. Aspectos adicionais da presente invenção incluem um método de mapear símbolos recebidos de um número predeterminado de sinais de subportadoras de um símbolo Multiplexado por Divisão de Frequência Ortogonal (OFDM) num fluxo de símbolos de saída, assim como um receptor.
Breve Descrição dos Desenhos
Formas de realização da presente invenção serão agora descritas, apenas a título de exemplo, com referência aos desenhos anexos, onde partes semelhantes são dotadas de números de referência correspondentes e nos quais: A Figura 1 é um diagrama de blocos esquemático de um transmissor OFDM Codificado que pode ser utilizado, por exemplo, com o padrão DVB-T2; A Figura 2 é um diagrama de blocos esquemático de partes do transmissor mostrado na Figura 1, no qual um mapeador de símbolos e um construtor de quadros ilustram o funcionamento de um dispositivo de entrelaçamento; A Figura 3 é um diagrama de blocos esguemático do dispositivo de entrelaçamento de símbolos mostrado na Figura 2; A Figura 4 é um diagrama de blocos esquemático de uma memória de entrelaçamento mostrada na Figura 3 e o símbolo correspondente do dispositivo de desentrelaçamento no receptor; A Figura 5 é um diagrama de blocos esquemático de um gerador de endereços mostrado na Figura 3 para o modo 32k; A Figura 6(a) é diagrama ilustrando resultados para um dispositivo de entrelaçamento utilizando o gerador de endereços mostrado na Figura 5 para símbolos pares e a Figura 6(b) é um diagrama ilustrando resultados da simulação de concepções para símbolos ímpares, ao passo que a Figura 6(c) é um diagrama ilustrando resultados comparativos para um gerador de endereços utilizando um código de permutação diferente para símbolos pares e a Figura 6 (d) é um diagrama correspondente para símbolos ímpares; A Figura 7 é um diagrama de blocos esquemático de um receptor OFDM Codificado que pode ser utilizado, por exemplo, com o padrão DVB-T2; e A Figura 8 é um diagrama de blocos esquemático de um dispositivo de desentrelaçamento de símbolos que aparece na Figura 7. 9
Descrição de Formas de Realização Preferidas
Foi proposto que o número de modos que estão disponíveis dentro do padrão DVB-T2 devem ser estendidos para incluir um modo lk, um modo 16k e um modo 32k. A descrição seguinte é proporcionada para ilustrar o funcionamento de um dispositivo de entrelaçamento de símbolos de acordo com a presente técnica, embora se possa apreciar que o dispositivo de entrelaçamento de símbolos pode ser utilizado com outros modos e outros padrões de DVB. A Figura 1 proporciona um diagrama de blocos exemplificativo de um transmissor OFDM Codificado que pode ser utilizado, por exemplo, para transmitir imagens vídeo e sinais áudio de acordo com o padrão DVB-T2. Na Figura 1, um programa fonte gera dados a serem transmitidos pelo transmissor COFDM. Um codificador 2 vídeo, um codificador 4 áudio e um codificador 6 de dados geram vídeo, áudio e outros dados a ser transmitidos que são alimentados a um programa 10 multiplexador. A saída do programa 10 multiplexador forma um fluxo multiplexado com outra informação exigida para comunicar o vídeo, áudio e outros dados. O multiplexador 10 proporciona um fluxo num canal 12 de ligação. Podem existir muitos destes fluxos multiplexados que são alimentados a diferentes derivações A, B, etc. Por simplicidade, apenas será descrita a derivação A.
Como mostrado na Figura, 1 um transmissor 20 COFDM recebe o fluxo num bloco 22 de adaptação de multiplexador e dispersão de energia. O bloco 22 de adaptação de multiplexador e dispersão de energia aplica uma função aleatória aos dados e alimenta os dados apropriados a um codificador de correcção de erros 24 de dados a encaminhar que executa codificação de correcção de erros 10 do fluxo. Um dispositivo 26 de entrelaçamento de bits é proporcionado para entrelaçar os bits de dados codificados que, para o exemplo de DVB-T2, são a saída do codificador LDCP/BCH. A saída do dispositivo 26 de entrelaçamento de bits é alimentada a um bit no mapeador 28 de constelação, que mapeia qrupos de bits num ponto de constelação, que deve ser utilizado para transportar os bits de dados codificados. As saídas do bit para o mapeador 28 de constelação são etiquetas do ponto de constelação representando componentes reais e imaginários. As etiquetas do ponto de constelação representam símbolos de dados formados a partir de dois ou mais bits dependendo do esquema de modulação utilizado. Estes serão referidos como células de dados. Estas células de dados são passadas através um dispositivo 30 de entrelaçamento de tempo cujo efeito é entrelaçar células de dados resultantes de múltiplas palavras de código LDPC.
As células de dados são recebidas por um construtor 32 de quadros, com células de dados produzidas pelo ramo B etc., na Figura 1, através de outros canais 31. O construtor 32 de quadros em seguida forma muitas células de dados em sequências a ser transportadas sobre símbolos COFDM, onde um símbolo COFDM compreende um número de células de dados, cada célula de dados sendo mapeada sobre uma das subportadoras. O número de subportadoras dependerá do modo de funcionamento do sistema, que pode incluir um de lk, 2k, 4k, 8k, 16k ou 32k, cada um dos quais proporciona um número diferente de subportadoras de acordo, por exemplo, com a seguinte tabela: 11
Modo Subportadoras 1K 756 2K 1512 4K 3024 8K 6048 16K 12096 32K 24192
Número de Subportadoras Adaptadas a partir de DVB-T/H
Assim, num exemplo, o número de subportadoras para o modo 32k é vinte e quatro mil cento e noventa e duas. Para o sistema DVB-T2, o número de subportadoras por símbolo OFDM pode variar segundo o número de portadoras piloto e de outras reservadas. Assim, em DVB-T2, ao contrário de DVB-T, o número de subportadoras para transportar dados não é fixo. Os operadores de radiodifusão podem seleccionar um dos modos de funcionamento lk, 2k, 4k, 8k, 16k, 32k cada um proporcionando um intervalo de subportadoras para dados por símbolo OFDM, o máximo disponível para cada um destes modos sendo 1024, 2048, 4096, 8192, 16384, 32768, respectivamente. Em DVB-T2, uma estrutura de camada física é composta de muitos símbolos OFDM. Tipicamente, a estrutura começa com um ou mais preâmbulos ou símbolos P2 OFDM, que são, então, seguidos por um número carga útil transportando símbolos OFDM. O final da estrutura da camada física é marcado por símbolos de fecho de uma estrutura. Para cada modo de funcionamento, o número de subportadoras pode ser diferente para cada tipo de símbolo. Além disso, isto pode variar para cada um conforme a extensão da largura de banda está ou não seleccionada, a reserva de tom é ou não permitida e de acordo com o padrão piloto de subportadoras que foi seleccionado. Como 12 tal, uma generalização para um número específico de subportadoras por símbolo OFDM é difícil. Porém, o dispositivo de entrelaçamento de frequência para cada modo pode entrelaçar qualquer símbolo cujo número de subportadoras seja menor do que, ou o mesmo que, o número disponível máximo de subportadoras para o modo dado. Por exemplo, no modo lk, o dispositivo de entrelaçamento trabalharia para símbolos com o número de subportadoras sendo inferior ou igual a 1024 e, para o modo 16k, com o número de subportadoras sendo inferior ou igual a 16384. A sequência das células de dados a ser transportadas dentro de cada símbolo COFDM é, em seguida, passada para o dispositivo 33 de entrelaçamento de símbolos. O símbolo COFDM é, em seguida, gerado por um bloco 37 construtor de símbolos COFDM que introduz sinais piloto e de sincronização alimentados a partir de um formador 36 de sinais piloto e embebidos. Um modulador 38 de OFDM forma, em seguida, o símbolo OFDM no domínio do tempo que é alimentado a um processador 40 de introdução de proteção para gerar um intervalo de protecção entre símbolos e, em seguida, a um conversor 42 digital analógico e, finalmente, a um amplificador RF dentro de uma interface 44 RF para transmissão eventual pelo transmissor COFDM a partir de uma antena 46.
Proporcionar um Modo 32k
Para criar um novo modo 32K, diversos elementos devem ser definidos, um dos quais é o dispositivo 33 de entrelaçamento de símbolo de 32K. O mapeador 28 de bit para constelação, dispositivo 33 de entrelaçamento de símbolos e o construtor 32 de quadros são mostrados com maior pormenor na Figura 2. 13
Como explicado acima, a presente invenção proporciona uma facilidade para proporcionar um mapeamento quase-óptimo dos símbolos de dados sobre os sinais de subportadoras OFDM. De acordo com a técnica exemplificativa, o dispositivo de entrelaçamento de símbolos é proporcionado para efectuar o mapeamento óptimo de símbolos de dados de entrada em sinais de subportadoras COFDM de acordo com um código de permutação e um polinómio gerador, que foi verificado por análise de simulação.
Como mostrado na Figura 2, uma ilustração exemplificativa mais pormenorizada do mapeador 28 de bit para símbolo de constelação e do construtor 32 de quadros é proporcionada para ilustrar uma forma de realização exemplificativa da presente técnica. Os bits de dados recebidos do dispositivo 26 de entrelaçamento de bits através de um canal 62 são agrupados em conjuntos de bits a ser mapeados sobre uma célula de dados, de acordo com um número de bits por símbolo proporcionado pelo esquema de modulação. Os grupos de bits, que formam uma palavra de dados, são alimentados em paralelo através de canais 64 de dados a um processador 66 de mapeamento. 0 processador 66 de mapeamento selecciona, em seguida, um dos símbolos de dados, de acordo com um mapeamento pré-atribuído. 0 ponto de constelação é representado por um componente real e um imaginário e é proporcionado ao canal 29 de saída como um de um grupo de entradas para o construtor 32 de quadros. 0 construtor 32 de quadros recebe as células de dados a partir do mapeador 28 de bit para constelação através do canal 29, conjuntamente com células de dados dos outros canais 31. Após construir uma estrutura de muitas sequências de células COFDM, as células de cada símbolo COFDM são, em seguida, 14 escritas numa memória 100 de entrelaçamento e lidas da memória 100 de entrelaçamento de acordo com endereços de escrita e endereços de leitura gerados por um gerador 102 de endereços. De acordo com a ordem de escrita e leitura, o entrelaçamento das células de dados é conseguido, gerando endereços apropriados. O funcionamento do gerador 102 de endereços e da memória 100 de entrelaçamento será em breve descrito com mais pormenor, com referência às Figuras 3, 4 e 5. As células de dados entrelaçados são, em seguida, combinadas com símbolos piloto e de sincronização, recebidos do formador 36 de piloto e sinalização embebida, num construtor 37 de símbolos OFDM, para formar o símbolo COFDM, que é alimentado ao modulador 38 de OFDM como explicado acima.
Dispositivo de entrelaçamento A Figura 3 proporciona um exemplo de partes do dispositivo 33 de entrelaçamento de símbolos, que ilustra a presente técnica para entrelaçar símbolos. Na Figura 3, as células de dados de entrada provenientes do construtor 32 de quadros são escritas na memória 100 de entrelaçamento. As células de dados são escritas na memória 100 de entrelaçamento de acordo com um endereço de escrita alimentado do gerador 102 de endereços no canal 104 e lido da memória 100 de entrelaçamento de acordo com um endereço de leitura alimentado do gerador 102 de endereços sobre um canal 106. O gerador 102 de endereços gera o endereço de escrita e o endereço de leitura como explicado abaixo, dependendo de o símbolo COFDM ser ímpar ou par, o que é identificado a partir de um sinal alimentado de um canal 108, e dependendo de um modo selecionado, o qual é identificado a partir de um sinal alimentado de um canal 110. Como explicado, o 15 modo pode ser um de um modo lk, modo 2k, modo 4k, modo 8k, modo 16k ou modo 32k. Como explicado abaixo, o endereço de escrita e o endereço de leitura são gerados de modo diferente para símbolos ímpares e pares como explicado com referência à Figura 4, o que proporciona uma implementação exemplificativa da memória 100 de entrelaçamento.
No exemplo mostrado na Figura 4, a memória de entrelaçamento é mostrada para compreender uma parte 100 superior ilustrando o funcionamento da memória de entrelaçamento no transmissor e uma parte 340 inferior, que ilustra o funcionamento da memória de desentrelaçamento no receptor. O dispositivo 100 de entrelaçamento e o dispositivo 340 de desentrelaçamento são mostrados conjuntamente na Figura 4 de modo a facilitar a compreensão do seu funcionamento. Como mostrado na Figura 4, uma representação da comunicação entre o dispositivo 100 de entrelaçamento e o dispositivo 340 de desentrelaçamento através de outros dispositivos e através de um canal de transmissão foi simplificada e representada como uma secção 140 entre o dispositivo 100 de entrelaçamento e o dispositivo 340 de desentrelaçamento. O funcionamento do dispositivo 100 de entrelaçamento é descrito nos parágrafos seguintes:
Embora a Figura 4 proporcione uma ilustração de apenas quatro células de dados de entrada num exemplo de quatro sinais de subportadoras de um símbolo COFDM, deverá apreciar-se que a técnica ilustrada na Figura 4 pode ser estendida a um número maior de subportadoras, tais como 756 para o modo lk, 1512 para o modo 2k, 3024 para o modo 4k e 6048 para o modo 8k, 12096 para o modo 16k e 24192 para o modo 32k. 16 0 endereçamento de entrada e de saída da memória 100 de entrelaçamento mostrado na Figura 4 é mostrado para símbolos ímpares e pares. Para um símbolo COFDM par as células de dados são tomadas a partir do canal 77 de entrada e escritas na memória 124.1 do dispositivo de entrelaçamento, de acordo com uma sequência de endereços 120 gerados para cada símbolo COFDM pelo gerador 102 de endereços. Os endereços de escrita são aplicados ao símbolo par de a modo que, como ilustrado, o entrelaçamento seja efectuado reorganizando os endereços de escrita. Portanto, para cada símbolo entrelaçado y(h(q)) = y'(q).
Para símbolos ímpares a mesma memória 124.2 de entrelaçamento é utilizada. Porém, como mostrado na Figura 4, para o símbolo ímpar, a ordem 132 de escrita está na mesma sequência de endereços utilizada para ler o símbolo 126 par anterior. Esta característica permite que implementações do dispositivo de entrelaçamento de símbolos ímpares e pares utilizem apenas uma memória 100 de entrelaçamento, desde que a operação de leitura para um endereço dado seja executada antes da operação de escrita. As células de dados escritas na memória 124 de entrelaçamento durante os símbolos ímpares são em seguida lidas numa sequência 134 gerada pelo gerador 102 de endereços para o símbolo COFDM par seguinte e assim por diante. Deste modo, apenas um endereço é gerado por símbolo, com a escrita e leitura para o símbolo COFDM par/ímpar que está a ser executado concomitantemente.
Em resumo, como representado na Figura 4, uma vez o que conjunto de endereços H(q) tenha sido calculado para todas as subportadoras activas, o vector de entrada Y' = (y0', yl', y2yNmax-l' ) é processado para produzir o vector entrelaçado Y = (Y0, yl, y2,yNmax-l) definido por: 17 yH(q) = y'q para símbolos pares para q = 0,..., Nmax-1 yq = y'H(q) para símbolos ímpares para q = 0,..., Nmax-1
Por outras palavras, para símbolos OFDM pares, as palavras de entrada são escritas de um modo permutado numa memória e lidas de volta de um modo sequencial, ao passo que para símbolos ímpares, são escritas sequencialmente e lidas de volta permutadas. No caso acima, a permutação H(q) é definido pela seguinte tabela: q 0 1 2 3 H (q) 1 3 0 2
Tabela 1: permutação para o caso simples onde Nmax = 4
Como mostrado na Figura 4, o dispositivo 340 de desentrelaçamento funciona para inverter o entrelaçamento aplicado pelo dispositivo 100 de entrelaçamento, aplicando o mesmo conjunto de endereços como gerados por um gerador de endereços equivalente, mas aplicando os endereços de escrita e de leitura ao contrário. Como tal, para símbolos pares, os endereços 342 de escrita estão em ordem sequencial, ao passo que o endereço 344 de leitura é proporcionado pelo gerador de endereços. De modo correspondente, para os símbolos ímpares, a ordem 346 de escrita é determinada a partir do conjunto de endereços gerados pelo gerador de endereços, ao passo que a de leitura 348 está em ordem sequencial. 18
Geração de Endereços para o Modo 32k
Um diagrama de blocos esquemático do algoritmo utilizado para gerar a função H(q) de permutação está representado na Figura 5 para o modo 32K.
Uma implementação do gerador 102 de endereços para o modo 32k é mostrada na Figura 5. Na Figura 5, um registo de deslocamento de feedback linear é formado por treze fases 200 do registo e por uma porta 202 xor que está ligada às fases de registo 200 de deslocamento de acordo com um polinómio gerador. Portanto, de acordo com o conteúdo do registo 200 de deslocamento um bit seguinte do registo de deslocamento é proporcionado a partir da saida da porta 202 xor, aplicando um operador xor ao conteúdo dos registos R[0], R[l], R[2], R[12] de deslocamento de acordo com o polinómio gerador: R, [l 3] = R,., [0]Φ R’_, [1] ® Ri, [2]® Ri, [12]
De acordo com o polinómio gerador, uma sequência pseudoaleatória de bits é gerada a partir do conteúdo do registo 200 de deslocamento. Porém, de modo a gerar um endereço para o modo 32k, como ilustrado, é proporcionado um circuito 210 de permutação que efectivamente permuta a ordem dos bits dentro do registo 200.1 de deslocamento de uma ordem R'i[n] para uma ordem Ri[n] à saida do circuito 210 de permutação. Catorze bits provenientes da saida do circuito 210 de permutação são alimentados, em seguida, a um canal 212 de ligação aos quais é adicionado um bit mais significativo através de um canal 214 que é proporcionado por um circuito 218 de comutação. Um endereço de quinze bits é, portanto, gerado no canal 212. Porém, de modo a 19 assegurar a autenticidade de um endereço, um circuito 216 de verificação de endereços analisa o endereço gerado para determinar se excede um valor máximo predeterminado. 0 valor máximo predeterminado pode corresponder ao número máximo de sinais de subportadoras, gue estão disponíveis para símbolos de dados dentro do símbolo COFDM, disponível para o modo sendo utilizado. Porém, o dispositivo de entrelaçamento para o modo 32k pode ser igualmente utilizado para outros modos, de modo a que o gerador 102 de endereços possa ser igualmente utilizado para o modo 2k, o modo 4k, o modo 8k, o modo 16k e o modo 32k, ajustando em conformidade o número do endereço válido máximo.
Se o endereço gerado excede o valor máximo predeterminado, então, um sinal de controlo é gerado pela unidade 216 de verificação de endereços e alimentado através de um canal 220 de ligação a uma unidade de controlo 224. Se o endereço gerado excede o valor máximo predeterminado, então, este endereço é rejeitado e um novo endereço regenerado para o símbolo particular.
Para o modo 32k, uma palavra R'i de (Nr - 1) bits é definida, com Nr = log2 Mmax, onde Mmax = 32768 utilizando um LFSR (Registo de Deslocamento de Feedback Linear). O polinómio utilizado para gerar esta sequência é: modo 32K: R,[l3] = Λ,_,[θ]©R'_y[I] ©[2]©[12] onde i varia de 0 a Mmax-1 20
Uma vez que uma palavra R'i tenha sido gerada, a palavra R'i sofre uma permutação para produzir uma outra palavra de (Nr-1) bits chamada R±. R± é derivada de R' ± pelas permutações de bit dadas como segue: R'i posiçoes de bit 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Ri posições de bit 6 5 0 10 8 1 11 12 2 9 4 3 13 7
Permutação de bits para o modo 32K
Como um exemplo, isto significa que para o modo 32K, o bit número 12 de R'i é enviado para a posição de bit número 5 de Rj_. 0 endereço H(q) é, em seguida, derivado de Ri através da seguinte equação:
H(q) = (i mod2) 2"'-' + ^R, 0) - 2J j=o A parte (i mod2)· 2Nr_1 da equação acima é representada na Figura 5 pelo bloco T 218 de comutação.
Uma verificação de endereço é, em seguida, executada em H(q) para verificar que o endereço gerado está dentro do intervalo de endereços aceitáveis: se (H (q) <Nmax) , onde Nmax=24192, por exemplo, no modo 32K, então, o endereço é válido. Se o endereço é inválido, a unidade de controlo é informada e tentará gerar um novo H(q) incrementando o indice i. O papel do bloco de comutação é assegurar que não se gera um endereço que exceda Nmax duas vezes seguidas. Com efeito, se um 21 valor em excesso foi gerado, isto significa que o MSB (i. e., o bit de comutação) do endereço H(q) era um. Deste modo, o valor seguinte gerado terá um MSB colocado a zero, assegurando a produção de um endereço válido.
As seguintes equações resumem o comportamento geral e ajudam a compreender a estrutura em ciclo deste algoritmo: q = 0; for (i = 0; i < Mmax; i = i + 1) N,-2 { + £RíG>2j; j=0 if (H(q)<Nmax) q = q+1; }
Análise Suportando o Gerador de Endereços para o Modo 32k A selecção do gerador de polinómios e o código de permutação explicado acima para o gerador 102 de endereços para o modo lk foram identificados após análise de simulação do desempenho relativo do dispositivo de entrelaçamento. 0 desempenho relativo do dispositivo de entrelaçamento foi avaliado utilizando uma capacidade relativa do dispositivo de entrelaçamento para separar símbolos sucessivos ou uma "qualidade de entrelaçamento". Como mencionado acima, efectivamente, o entrelaçamento deve ser executado para símbolos ímpares e pares, de modo a utilizar uma única memória de entrelaçamento. A medida relativa da qualidade do dispositivo de entrelaçamento é determinada definindo uma distância D (em 22 número de subportadoras) . Um critério C é escolhido para identificar um número de subportadoras que estão a uma distância < D à saída do dispositivo de entrelaçamento, que estavam a uma distância ^ D à entrada do dispositivo de entrelaçamento, o número de subportadoras para cada distância D sendo, em seguida, ponderado no que se refere à distância relativa. 0 critério C é avaliado para símbolos COFDM ímpares e pares. Minimizar C produz um dispositivo de entrelaçamento de qualidade superior. C = XN„.r (d)/d + ΣN„„(rf)/d 1 1 onde: Npar (d) e Nlmpar (d) são o número de sub-dependentes num símbolo par e ímpar respectivamente à saída do dispositivo de entrelaçamento que permanecem dentro do afastamento das subportadoras entre si. A análise do dispositivo de entrelaçamento identificado acima para o modo 32k para um valor de D = 5 é mostrada na Figura 6(a) para os símbolos COFDM pares e na Figura 6(b) para o símbolo COFDM ímpar. De acordo com a análise acima, o valor de C para o código de permutação identificado acima para o modo 32k produziu um valor de C = 21,75, que o número ponderado de subportadoras com símbolos que estão separadas por cinco ou menos na saída de acordo com a equação acima era 21,75.
Uma análise correspondente é proporcionada para um código de permutação alternativo para símbolos COFDM pares na Figura 6(c) e para símbolos COFDM ímpares na Figura 6 (d) . Como pode ser visto em comparação com os resultados ilustrados na Figuras 6(a) e 6(b), existem mais componentes presentes que 23 representam símbolos separados por pequenas distâncias, tais como D = 1 e D = 2, quando comparados com os resultados mostrados na Figura 6 (a) e 6 (b) , ilustrando que o código de permutação identificado acima para o dispositivo de entrelaçamento de símbolos do modo 32k produz um dispositivo de entrelaçamento de qualidade superior. Códigos de Permutação Alternativos
Verificou-se que os seguintes quinze códigos alternativos possíveis ([n]Ri posições de bit, onde η = 1 a 15) proporcionam um dispositivo de entrelaçamento de símbolos com uma boa qualidade, como determinada pelo critério C identificado acima. R'i posições de bit 13 12 11 10 9 8 7 6 5 4 3 2 1 0 [ 1 ] R± posições de bit 0 6 1 7 2 11 12 5 9 8 3 10 4 13 [2 ] Ri posições de bit 9 5 0 7 2 8 3 6 12 11 4 1 10 13 [3 ] R± posições de bit 9 12 0 1 2 13 5 8 6 3 7 4 10 11 [ 4 ] Ri posições de bit 13 8 1 12 11 0 9 5 3 7 6 2 10 4 [5 ] Ri posições de bit 5 8 7 0 3 2 11 4 13 6 1 10 12 9 [6]Ri posições de bit 8 9 5 13 0 10 7 1 12 3 2 4 11 6 [ 7] Ri posições de bit 11 10 0 7 2 9 8 1 5 3 6 4 12 13 [8] Ri posições de bit 11 4 0 13 10 12 5 7 2 8 3 1 6 9 [9]Ri posições de bit 4 0 5 1 12 2 10 3 13 9 6 11 8 7 [10]R± posições de bit 4 7 0 8 10 1 6 3 2 9 11 12 13 5 [11]Ri posições de bit 4 6 0 13 12 1 11 2 8 3 10 7 9 5 [12]Ri posições de bit 0 5 1 9 2 12 3 6 8 7 4 10 11 13 [13]Ri posições de bit 12 4 2 11 10 1 13 6 0 9 3 8 5 7 [14]Ri posições de bit 10 6 0 13 12 11 8 5 2 4 3 1 9 7 [15]Ri posições de bit 7 6 0 1 10 3 9 4 2 5 8 11 12 13 24
Permutação de bits para o modo 32K
Receptor A Figura 7 proporciona uma ilustração exemplificativa de um receptor que pode ser utilizado com a presente técnica. Como mostrado na Figura 7, um sinal COFDM é recebido por uma antena 300 e detectado por um sintonizador 302 e convertido para uma forma digital por um conversor 304 analógico digital. Um processador 306 de remoção do intervalo de proteção remove o intervalo de proteção de um simbolo COFDM recebido, antes que os dados sejam recuperados do simbolo COFDM utilizando um processador 308 de Transformada Rápida de Fourier (FFT) em combinação com um calculador de canal e correcção 310 em colaboração com uma unidade 311 descodificadora de sinalização embebida, de acordo com técnicas conhecidas. Os dados desmodulados são recuperados a partir de um mapeador 312 e alimentados a um dispositivo 314 de desentrelaçamento de símbolos, que funciona para efectuar o mapeamento inverso do símbolo de dados recebido para regenerar um fluxo de dados de saída com os dados desentrelaçados. O dispositivo 314 de desentrelaçamento de símbolos é formado a partir de um aparelho de processamento de dados como mostrado na Figura 7, com uma memória 540 de entrelaçamento e um gerador 542 de endereços. A memória de entrelaçamento é como mostrado na Figura 4 e funciona como já explicado acima para efectuar o desentrelaçamento utilizando grupos de endereços gerados pelo gerador 542 de endereços. O gerador 542 de endereços é formado como mostrado na Figura 8 e configurado para gerar endereços correspondentes para mapear os símbolos de dados 25 recuperados a partir dos sinais de cada subportadora COFDM para um fluxo de dados de sarda.
As restantes partes do receptor COFDM mostrado na Figura 7 são proporcionadas para efectuar descodificação 318 de correcção de erros para corrigir erros e recuperar um cálculo dos dados de origem.
Uma vantagem proporcionada pela presente técnica para o receptor e o transmissor é que um dispositivo de entrelaçamento de simbolos e um dispositivo de desentrelaçamento de símbolos funcionando nos receptores e nos transmissores podem ser comutados entre o modo lk, 2k, 4k, 8k, 16k e 32k modificando os geradores de polinómios e a ordem de permutação. Deste modo, o gerador 542 de endereços mostrado na Figura 8 inclui uma entrada 544, proporcionando uma indicação do modo, bem como uma entrada 546 indicando se existem símbolos COFDM ímpares/pares. Uma implementação flexível é desse modo proporcionada porque um dispositivo de entrelaçamento de símbolos e um dispositivo de desentrelaçamento podem ser formados como mostrado na Figuras 3 e 8, com um gerador de endereços como ilustrado em quaisquer das Figuras 5. 0 gerador de endereços pode, portanto, ser adaptado aos diferentes modos, modificando os polinómios geradores e as ordens da permutação indicadas para cada um dos modos. Por exemplo, isto pode ser efectuado utilizando uma modificação do software. De modo alternativo, em outras formas de realização, um sinal integrado (TOT) indicando o modo da transmissão DVB-T2 pode ser detectado no receptor na unidade 311 de processamento de sinalização embebida e ser utilizado para configurar automaticamente o dispositivo de desentrelaçamento de símbolos de acordo com o modo detectado. 26 Várias modificações podem ser feitas às formas de realização descritas acima sem sair do âmbito da presente invenção. Em particular, a representação exemplificativa do polinómio gerador e a ordem de permutação que foram utilizadas para representar aspectos da invenção não se destinam a ser limitativas e estendem-se a formas equivalentes do polinómio gerador e da ordem de permutação dentro do âmbito das reivindicações corrigidas.
Como será apreciado, o transmissor e o receptor mostrados na Figuras 1 e 7, respectivamente, são proporcionados como ilustrações apenas e não são destinados a ser limitativos. Por exemplo, será apreciado que a posição do dispositivo de entrelaçamento de símbolos e do dispositivo de desentrelaçamento relativamente, por exemplo, ao dispositivo de entrelaçamento de bits e ao mapeador pode ser modificada. Como será apreciado, o efeito do dispositivo de entrelaçamento e do dispositivo de desentrelaçamento não é alterado pela sua posição relativa, embora o dispositivo de entrelaçamento possa entrelaçar símbolos I/Q em vez de vectores v-bit. Uma modificação correspondente pode ser feita no receptor. Em conformidade, o dispositivo de entrelaçamento e o dispositivo de desentrelaçamento podem funcionar sobre diferentes tipos de dados e podem ser posicionados de modo diferente da posição descrita nas formas de realização exemplificativas.
De acordo com uma implementação exemplificativa de um receptor é proporcionado um aparelho de processamento de dados que pode funcionar para mapear símbolos de entrada a serem comunicados sobre um número predeterminado de sinais de subportadoras de um símbolo Multiplexado por Divisão de Frequência Ortogonal (OFDM). 0 aparelho de processamento de dados 27 compreende um dispositivo de desentrelaçamento podendo funcionar para escrever para uma memória o número predeterminado de símbolos de dados para mapear sobre os sinais das subportadoras OFDM e ler da memória os símbolos de dados para o fluxo de símbolos de saída para efectuar o mapeamento. A leitura é numa ordem diferente da introdução, a ordem sendo determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem entrelaçados sobre os sinais das subportadoras OFDM. 0 conjunto de endereços é determinado por um gerador de endereços, um endereço sendo gerado para cada um dos símbolos de dados recebidos para indicar um dos sinais das subportadoras sobre o qual o símbolo de dados recebido deve ser mapeado. 0 gerador de endereços compreende um registo de deslocamento de feedback linear, incluindo um número predeterminado de fases de registo e pode funcionar para gerar uma sequência pseudoaleatória de bits de acordo com um polinómio gerador e um circuito de permutação e uma unidade de controlo. 0 circuito de permutação pode funcionar para receber o conteúdo das fases de registo de deslocamento e permutar os bits presentes nas fases de registo de acordo com uma ordem de permutação para formar um endereço de uma das subportadoras OFDM. A unidade de controlo pode funcionar em combinação com um circuito de verificação de endereços para regenerar um endereço quando um endereço gerado exceder um endereço válido máximo predeterminado. 0 aparelho de processamento de dados é caracterizado por o endereço válido máximo predeterminado ser, aproximadamente, trinta e dois mil, o registo de deslocamento de feedback linear ter catorze fases de registo com um polinómio gerador para o registo de deslocamento de feedback linear de 28 *;& 3] - κ, [0]® χ;., [1] ® Λη [2]® RL [12¾ e a ordem de permutação formar, com um bit adicional, um endereço Ri[n] de quinze bits para o símbolo de dados de ordem i do bit actual na fase R'i[n] do registo de ordem n de acordo com a tabela: R' i posições de bit 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Ri posições de bit 6 5 0 10 8 1 11 12 2 9 4 3 13 7
Como explicado acima, os códigos de permutação e o polinómio gerador do dispositivo de entrelaçamento, que foi descrito com referência a uma implementação de um modo particular, podem ser igualmente aplicados a outros modos, modificando o endereço máximo permitido predeterminado de acordo com o número de subportadoras para esse modo.
Como mencionado acima, formas de realização da presente invenção encontram aplicação com padrões de DVB, tais como DVB-T, DVB-T2 e DVB-H. Por exemplo, formas de realização da presente invenção podem ser utilizadas num transmissor ou num receptor funcionando de acordo com o padrão DVB-H, em terminais móveis. Os terminais móveis podem ser integrados com telemóveis (quer sejam de segunda geração, terceira ou posterior) ou Assistentes Digitais Pessoais ou Tablet PC, por exemplo. Estes terminais móveis podem ser capazes de receber sinais compatíveis de DVB-H ou DVB-T dentro de edifícios ou em movimento, por exemplo, em carros ou em comboios, mesmo a altas velocidades. Os terminais móveis podem, por exemplo, ser alimentados por pilhas, por electricidade da rede ou por alimentação em D.C. de baixa tensão ou ser alimentados a partir de uma bateria de carro. Os serviços que podem ser proporcionados por DVB-H podem incluir voz, mensagens, navegação na Internet, rádio, imagens vídeo 29 fixas e/ou móveis, serviços de televisão, serviços interactivos, vídeo ou quase-vídeo a pedido e por opção. Os serviços podem funcionar em combinação uns com os outros.
Em outros exemplos, formas de realização dos exemplos da presente invenção encontram aplicação com o padrão DVB-T2, como especificado de acordo com o padrão ETSI EN 302755. Em outros exemplos, formas de realização da presente invenção encontram aplicação com o padrão de transmissão por cabo conhecido como DVB-C2. Porém, deverá apreciar-se que a presente invenção não está limitada a aplicação com DVB e pode ser estendida a outros padrões para transmissão ou recepção, fixa e móvel.
Lisboa, 26 de Abril de 2012 30

Claims (11)

  1. REIVINDICAÇÕES Aparelho (314) de processamento de dados podendo funcionar para mapear símbolos recebidos de um número predeterminado de sinais de subportadoras de um símbolo Multiplexado por Divisão de Frequência Ortogonal (OFDM), compreendendo o aparelho de processamento de dados um dispositivo (314) de desentrelaçamento podendo funcionar para escrever numa memória (540) o número predeterminado de símbolos de dados a partir dos sinais de subportadoras OFDM e para ler da memória (540) os símbolos de dados para o fluxo de símbolos de saída para efectuar o mapeamento, sendo a leitura numa ordem diferente da escrita, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem desentrelaçados dos sinais das subportadoras, um gerador (542) de endereços podendo funcionar para gerar o conjunto de endereços, sendo um endereço gerado para cada um dos símbolos de dados recebidos para indicar o sinal de subportadora a partir do qual o símbolo de dados recebido deve ser mapeado, compreendendo o gerador (542) de endereços um registo (280) de deslocamento de feedback linear incluindo um número predeterminado de fases de registo e que pode funcionar para gerar uma sequência pseudoaleatória de bits de acordo com um polinómio gerador, 1 um circuito (210) de permutação podendo funcionar para receber o conteúdo das fases de registo de deslocamento e para permutar os bits presentes nas fases de registo de acordo com uma ordem de permutação para formar um endereço de uma das subportadoras OFDM, e uma unidade (224) de controlo podendo funcionar em combinação com um circuito de verificação de endereço para regenerar um endereço quando um endereço gerado exceder um endereço válido máximo predeterminado, caracterizado por o endereço válido máximo predeterminado ser, aproximadamente, trinta e dois mil, o registo (200) de deslocamento de feedback linear ter catorze fases de registo com um polinómio gerador para o registo de deslocamento de feedback linear de λ;&3]=[ο]© λ;.,[ι]® [2]® e a ordem de permutação formar, com um bit adicional, um endereço R±[n] de quinze bits para o símbolo de dados de ordem i a partir do bit presente na fase R'i[n] do registo de ordem n de acordo com a tabela: R'i posições de bit 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Ri posições de bit 6 5 0 10 8 1 11 12 2 9 4 3 13 7
  2. 2. Aparelho de processamento de dados como reivindicado na Reivindicação 1, em que o endereço válido máximo 2 predeterminado é um valor substancialmente entre vinte quatro mil e trinta e dois mil setecentos e sessenta e oito.
  3. 3. Aparelho de processamento de dados como reivindicado na Reivindicação 1, em que o simbolo OFDM inclui subportadoras piloto, que estão confiquradas para transportar simbolos conhecidos e o endereço válido máximo predeterminado depende de um número de símbolos piloto das subportadoras presentes no símbolo OFDM.
  4. 4. Aparelho de processamento de dados como reivindicado em qualquer das Reivindicações 1 a 3, em que a memória (840) de entrelaçamento está configurada para efectuar o mapeamento dos símbolos de dados recebidos dos sinais das subportadoras sobre o fluxo de dados de saída para símbolos OFDM pares, escrevendo os símbolos de dados de acordo com uma ordem sequencial e lendo os símbolos de dados da memória de acordo com o conjunto de endereços gerados pelo gerador (542) de endereços e para símbolos OFDM ímpares escrevendo os símbolos na memória de acordo com o conjunto de endereços gerados pelo gerador de endereços e lendo os símbolos de dados da memória de acordo com uma ordem sequencial.
  5. 5. Receptor para receber dados a partir de um sinal modulado por Multiplexagem por Divisão de Frequência Ortogonal (OFDM), o transmissor incluindo um aparelho de processamento de dados de acordo com qualquer uma das Reivindicações 1 a 4. Receptor como reivindicado na Reivindicação 5, em que o receptor pode funcionar para receber dados que foram modulados de acordo com um padrão de Transmissão de Vídeo 3 Digital, tal como o padrão de Transmissão de Vídeo Digital Terrestre, padrão de Transmissão de Vídeo Digital Portátil ou o padrão de Transmissão de Vídeo Digital Terrestre2.
  6. 7. Método de mapear símbolos recebidos de um número predeterminado de sinais de subportadoras de um símbolo Multiplexado por Divisão de Frequência Ortogonal (OFDM) para um fluxo de dados de saída, compreendendo o método escrever numa memória (540) o número predeterminado de símbolos de dados a partir dos sinais das subportadoras OFDM, ler da memória (540) os símbolos de dados para um fluxo de dados de saída para efectuar o mapeamento, sendo a leitura numa ordem diferente da escrita, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem desentrelaçados dos sinais das subportadoras OFDM, gerar o conjunto de endereços, um endereço sendo gerado para cada um dos símbolos de entrada para indicar o sinal das subportadoras a partir do qual o símbolo de dados deve ser mapeado, a geração do conjunto de endereços compreendendo utilizar um registo (200) de deslocamento de feedback linear incluindo um número predeterminado de fases de registo para gerar uma sequência pseudoaleatória de bits de acordo com um polinómio gerador, 4 utilizar um circuito (210) de permutação podendo funcionar para receber o conteúdo das fases de registo de deslocamento para permutar os bits presentes nas fases de registo de acordo com uma ordem de permutação para formar um endereço, e regenerar um endereço quando um endereço gerado exceder um endereço válido máximo predeterminado, caracterizado por o endereço válido máximo predeterminado ser aproximadamente trinta e dois mil, o registo de deslocamento de feedback linear ter catorze fases de registo com um polinómio gerador para o registo de deslocamento de feedback linear de r; [i 3] = JC, [o]© RU [1] © R,-> [2]e RU [i 2] e a ordem de permutação formar, com um bit adicional, um endereço Ri[n] de quinze bits para o símbolo de dados de ordem i do bit presente na fase R'i[n] do registo de ordem n, de acordo com a tabela: R'i posições de bit 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Ri posições de bit 6 5 0 10 8 1 11 12 2 9 4 3 13 7
  7. 8. Método como reivindicado na Reivindicação 7, em que o endereço válido máximo predeterminado é um valor substancialmente entre vinte e quatro mil e trinta e dois mil setecentos e sessenta e oito. 5
  8. 9. Método como reivindicado na Reivindicação 7, em que o símbolo OFDM inclui subportadoras piloto, que são configuradas para transportar símbolos conhecidos e o endereço válido máximo predeterminado depende de um número de símbolos piloto das subportadoras presentes no símbolo OFDM.
  9. 10. Método de receber dados a partir de um sinal modulado por Multiplexagem por Divisão de Frequência Ortogonal (OFDM), incluindo o método receber um número predeterminado de símbolos de dados a partir de um número predeterminado de sinais de subportadoras de um símbolo Multiplexado por Divisão de Frequência Ortogonal (OFDM), e mapear os símbolos recebidos do número predeterminado de sinais de subportadoras doe símbolo OFDM num fluxo de símbolos de saída de acordo com qualquer das Reivindicações 7 a 9.
  10. 11. Método de recepção como reivindicado na Reivindicação 10, em que a recepção dos símbolos de dados a partir dos sinais de subportadoras do símbolo Multiplexado por Divisão de Frequência Ortogonal (OFDM) inclui receber os símbolos de dados de acordo com um padrão de Transmissão de Vídeo Digital, tal como o padrão de Transmissão de Vídeo Digital-Terrestre, Transmissão de Vídeo Digital-Portátil ou Transmissão de Vídeo Digital Terrestre2.
  11. 12. Gerador de endereços para utilização com recepção de símbolos de dados entrelaçados sobre subportadoras de um 6 símbolo Multiplexado por Divisão de Frequência Ortogonal, o gerador de endereços podendo funcionar para gerar um conjunto de endereços, sendo cada endereço gerado para cada um dos símbolos de dados para indicar um dos sinais das subportadoras sobre o qual o símbolo de dados deve ser mapeado, compreendendo o gerador de endereços um registo de deslocamento de feedback linear incluindo um número predeterminado de fases de registo e podendo funcionar para gerar uma sequência pseudoaleatória de bits de acordo com um polinómio gerador, um circuito de permutação podendo funcionar para receber o conteúdo das fases de registo de deslocamento e permutar os bits presentes nas fases de registo de acordo com uma ordem de permutação para formar um endereço, e uma unidade de controlo podendo funcionar em combinação com um circuito de verificação de endereços para regenerar um endereço quando um endereço gerado exceder um endereço válido máximo predeterminado, caracterizado por o endereço válido máximo predeterminado ser aproximadamente trinta e dois mil, o registo de deslocamento de feedback linear ter catorze fases de registo com um polinómio gerador para o registo de deslocamento de feedback linear de Λ;[13] = [0]θ RU [1] Φ Ri, [2]θ RU [12] e a ordem de permutação formar, com um bit adicional, um endereço Ri[n] de quinze 7 bits para o símbolo de dados de ordem i do bit presente na fase R'i[n] do registo de ordem n de acordo com a tabela: R'i posições de bit 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Ri posições de bit 6 5 0 10 8 1 11 12 2 9 4 3 13 7 Lisboa, 26 de Abril de 2012 8
PT08253327T 2007-10-30 2008-10-13 Aparelho e método de processamento de dados PT2056467E (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB0721272.3A GB2454196B (en) 2007-10-30 2007-10-30 Data processsing apparatus and method

Publications (1)

Publication Number Publication Date
PT2056467E true PT2056467E (pt) 2012-05-10

Family

ID=38834519

Family Applications (2)

Application Number Title Priority Date Filing Date
PT08253327T PT2056467E (pt) 2007-10-30 2008-10-13 Aparelho e método de processamento de dados
PT08253325T PT2056466E (pt) 2007-10-30 2008-10-13 Aparelho e método de processamento de dados

Family Applications After (1)

Application Number Title Priority Date Filing Date
PT08253325T PT2056466E (pt) 2007-10-30 2008-10-13 Aparelho e método de processamento de dados

Country Status (16)

Country Link
US (1) US8170090B2 (pt)
EP (2) EP2056467B1 (pt)
JP (1) JP5371374B2 (pt)
KR (2) KR101463623B1 (pt)
CN (1) CN101425993B (pt)
AT (2) ATE547879T1 (pt)
AU (1) AU2008230049B2 (pt)
DK (2) DK2056466T3 (pt)
EA (1) EA014415B1 (pt)
ES (2) ES2381053T3 (pt)
GB (2) GB2454196B (pt)
PL (2) PL2056467T3 (pt)
PT (2) PT2056467E (pt)
TW (2) TWI451715B (pt)
UA (1) UA99256C2 (pt)
ZA (1) ZA200808857B (pt)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
PL2056549T3 (pl) 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
DK2056471T3 (da) 2007-10-30 2009-11-30 Sony Corp Databehandlingsapparat og fremgangsmåde
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
JP5564853B2 (ja) * 2009-08-14 2014-08-06 ソニー株式会社 受信装置および方法、プログラム、並びに受信システム
CN104038453B (zh) * 2013-03-08 2017-04-05 清华大学 一种抗连续波干扰的通信方法和系统
WO2014175606A1 (en) 2013-04-21 2014-10-30 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101809960B1 (ko) 2013-06-19 2018-01-18 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR101477463B1 (ko) * 2014-09-12 2014-12-29 김영재 칩 운반용 릴테이프 듀얼 와인딩 장치
CN104317525B (zh) * 2014-09-23 2017-08-11 天津国芯科技有限公司 一种随机存储器的扩展方法及装置
EP3376673B1 (en) 2015-11-10 2022-06-29 Sony Group Corporation Data processing devices and data processing methods for frequency interleaving and deinterleaving
CN113887160B (zh) * 2021-09-30 2022-03-11 北京智芯仿真科技有限公司 有损耗无频散介质下的集成电路全波电磁仿真方法及系统

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US333844A (en) * 1886-01-05 Dumping-wagon
US333736A (en) * 1886-01-05 Half to asa k
US333852A (en) * 1886-01-05 Switch and signal apparatus
US333737A (en) * 1886-01-05 Doiee
US332791A (en) * 1885-12-22 Ink-ribbon annunciator for type-writing machines
US33278A (en) * 1861-09-10 Improvement in melodeons
US333116A (en) * 1885-12-29 Spring-bed
US333588A (en) * 1886-01-05 Vehicle-spring
DK1239596T3 (da) 1995-02-01 2006-04-10 Koninkl Philips Electronics Nv Fremgangsmåde til fejlbeskyttet transmission, fremgangsmåde til fejlbeskyttet modtagelse af data og transmissionssystem til transmission af data
EP2302810B1 (en) 1995-02-01 2013-06-05 Sony Corporation Multi-channel transmission with interleaving through in-place addressing of RAM memory
US6353900B1 (en) 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
US7170849B1 (en) 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
GB0110907D0 (en) 2001-05-03 2001-06-27 British Broadcasting Corp Improvements in decoders for many carrier signals, in particular in DVB-T recievers
AU2002319335B2 (en) * 2002-08-13 2008-12-04 Nokia Corporation Symbol interleaving
KR100927144B1 (ko) * 2002-10-19 2009-11-18 삼성전자주식회사 램덤화 특성이 개선된 내부 인터리버를 가지는 디지털방송시스템의 전송장치 및 그의 전송방법
US8179954B2 (en) * 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
GB2454193B (en) * 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
KR100505694B1 (ko) * 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
EP1575175B1 (en) * 2004-03-10 2008-10-08 Telefonaktiebolaget LM Ericsson (publ) Address generator for an interleaver memory and a deinterleaver memory
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US20070115960A1 (en) * 2005-11-04 2007-05-24 Mediatek Inc. De-interleaver for data decoding
US7688908B2 (en) * 2007-03-12 2010-03-30 Samsung Electronics Co., Ltd. System and method for processing wireless high definition video data using a shortened last codeword
DK2056471T3 (da) * 2007-10-30 2009-11-30 Sony Corp Databehandlingsapparat og fremgangsmåde
PL2056549T3 (pl) * 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
EP2204002B1 (en) * 2007-10-30 2013-05-01 Sony Corporation Data processing apparatus and method
GB2460459B (en) * 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method

Also Published As

Publication number Publication date
EP2056466A1 (en) 2009-05-06
ZA200808857B (en) 2009-11-25
PT2056466E (pt) 2012-05-11
JP2009112011A (ja) 2009-05-21
TW200935835A (en) 2009-08-16
GB0721272D0 (en) 2007-12-12
EA014415B1 (ru) 2010-12-30
GB2454196B (en) 2012-10-10
DK2056467T3 (da) 2012-05-14
EA200802078A1 (ru) 2009-06-30
KR101463625B1 (ko) 2014-11-19
TWI429247B (zh) 2014-03-01
AU2008230049B2 (en) 2012-04-12
KR20090045056A (ko) 2009-05-07
PL2056467T3 (pl) 2012-07-31
GB2454307B (en) 2012-10-10
ATE547879T1 (de) 2012-03-15
GB2454196A (en) 2009-05-06
PL2056466T3 (pl) 2012-07-31
EP2056467B1 (en) 2012-02-29
CN101425993A (zh) 2009-05-06
EP2056467A1 (en) 2009-05-06
UA99256C2 (ru) 2012-08-10
GB2454307A (en) 2009-05-06
CN101425993B (zh) 2013-08-28
JP5371374B2 (ja) 2013-12-18
ES2381053T3 (es) 2012-05-22
US20090110091A1 (en) 2009-04-30
TWI451715B (zh) 2014-09-01
KR101463623B1 (ko) 2014-11-19
DK2056466T3 (da) 2012-05-14
US8170090B2 (en) 2012-05-01
EP2056466B1 (en) 2012-02-29
GB0818760D0 (en) 2008-11-19
KR20090045050A (ko) 2009-05-07
AU2008230049A1 (en) 2009-05-14
ES2381051T3 (es) 2012-05-22
TW200926663A (en) 2009-06-16
ATE547880T1 (de) 2012-03-15

Similar Documents

Publication Publication Date Title
PT2056467E (pt) Aparelho e método de processamento de dados
USRE48147E1 (en) 16K mode interleaver in a digital video broadcasting (DVB) standard
ES2881720T3 (es) Aparato y método de procesamiento de datos
US10164743B2 (en) Data processing apparatus and method for use in an interleaver suitable for multiple operating modes
TWI450540B (zh) 資料處理設備及方法
PT2056472E (pt) Equipamento e método de processamento de dados
PT2247055E (pt) Entrelaçador para mapeamento de símbolos nas portadoras de um sistema ofdm
GB2454195A (en) Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver