PT1475913E - Aparelho e método para a codificação/descodificação de um indicador de combinação de formato de transporte para um sistema cdma de comunicações móveis - Google Patents

Description

DESCRIÇÃO "APARELHO E MÉTODO PARA A CODIFICAÇÃO/DESCODIFICAÇÃO DE UM INDICADOR DE COMBINAÇÃO DE FORMATO DE TRANSPORTE PARA UM SISTEMA CDMA DE COMUNICAÇÕES MÓVEIS"

ANTECEDENTES DA INVENÇÃO 1. Campo da Invenção A presente invenção refere-se, em geral, a um aparelho e método de transmissão de informação num sistema de IMT 2000 e, em particular, a um aparelho e método para transmitir um indicador de combinação de formato de transporte (TFCI). 2. Descrição da Técnica Relacionada

Um sistema de comunicações móveis CDMA (de aqui em diante designado por sistema IMT 2000) transmite, de um modo geral, tramas que proporcionam um serviço de voz, um serviço de imagem, um serviço de caracteres num canal fisico, como por exemplo um canal de dados fisico dedicado (DPDCH) , com um débito de dados fixo ou variável. No caso em que as tramas de dados, que incluem aqueles tipos de serviços, são transmitidas com um débito de dados fixo, não há qualquer necessidade de informar um receptor sobre o débito de dispersão de cada trama de dados. Por outro lado, se as tramas de dados forem transmitidas com um débito de dados variável, que implica que cada trama de dados tem um débito de dados diferente, um transmissor deveria informar o receptor sobre o débito de dispersão de cada trama de dados determinado pelo seu débito de dados. Um débito de dados é 1 proporcional a uma velocidade de transmissão de dados e a velocidade de transmissão de dados é inversamente proporcional a um débito de dispersão num sistema IMT 2000 genérico.

Para a transmissão de tramas de dados com um débito de dados variável, um campo de TFCI de um DPCCH informa um receptor sobre o débito de dados da actual trama de serviço. O campo de TFCI inclui um TFCI que indica muita informação, incluindo o débito de dados de uma trama de serviço. O TFCI é informação que ajuda a que um serviço de voz ou de dados possa ser proporcionado com confiança.

As FIGS. IA a 1D ilustram exemplos de aplicações de um TFCI. A FIG. IA ilustra a aplicação do TFCI a uma ligação ascendente do DPDCH e a uma ligação ascendente do canal de controlo fisico dedicado (DPCCH). A FIG. 1B ilustra a aplicação do TFCI a um canal de acesso aleatório (RACH). A FIG. 1C ilustra a aplicação do TFCI a uma ligação descendente do DPDCH e a uma ligação descendente do DPCCH. A FIG. 1D ilustra a aplicação do TFCI a um canal fisico de controlo comum secundário (SCCPCH).

No que se refere às FIGS. IA a 1D, uma trama é constituída por 16 intervalos e cada intervalo tem um campo de TFCI. Assim, uma trama inclui 16 campos de TFCI. Um campo de TFCI inclui NTFCi bits e um TFCI tem, geralmente, 32 bits numa trama. Para transmitir o TFCI de 32 bits numa trama, podem ser atribuídos dois bits de TFCI a cada um dos 16 intervalos (Tsiot=0.625ms) . A FIG. 2 é um diagrama de blocos de um transmissor de estação de base num sistema IMT 2000 genérico.

No que se refere à FIG. 2, os multiplicadores 211, 231 e 232 multiplicam os sinais de entrada por coeficientes de ganho Gi, G3 e G5. Os multiplicadores 221, 241 e 242 multiplicam as 2 palavras de código do TFCI (símbolos de código do TFCI) recebidas dos correspondentes codificadores de TFCI por coeficientes de ganho G2, G4 e G6. Os coeficientes de ganho Gi a Gê poderão ter valores diferentes de acordo com os tipos de serviços ou situações de transferência. Os sinais de entrada incluem sinais piloto e de controlo de potência (TPCs) de dados de um DPCCH e de um DPDCH. Um multiplexador 212 insere símbolos de código de TFCI com 32 bits (palavra de código de TFCI) recebidos do multiplicador 221 nos campos de TFCI conforme mostrado na FIG. 1C. Um multiplexador 242 insere símbolos de código de TFCI com 32 bits recebidos do multiplicador 241 nos campos de TFCI. Um multiplexador 252 insere símbolos de código de TFCI com 32 bits recebidos do multiplicador 242 nos campos de TFCI. A inserção de símbolos de código de TFCI nos campos de TFCI é mostrada nas FIGS. IA a 1D. Os símbolos de código com 32 bits são obtidos através da codificação dos bits de TFCI (bits de informação) que definem o débito de dados de um sinal de dados num correspondente canal de dados. O Io, 2o e 3o conversores de série para paralelo (S/Ps) 213, 233, 234 separam as saídas dos multiplexadores 212, 242 e 252 em canais I e canais Q. Os multiplicadores 214, 222 e 235 a 238 multiplicam as saídas dos S/Ps 213, 233 e 234 por códigos de canalização CChi, CCh2 e CCh3 · Os códigos de canalização são códigos ortogonais. Um primeiro adicionador 215 soma as saídas dos multiplicadores 214, 235 e 237 e gera um sinal de canal I e um segundo adicionador 223 soma as saídas dos multiplicadores 222, 236 e 238 e gera um sinal de canal Q. Um conversor de fase 224 desloca a fase do sinal de canal Q recebido do segundo adicionador 223 em 90°. O adicionador 216 adiciona as saídas do primeiro adicionador 215 e do conversor de fase 224 e gera um sinal complexo I + jQ. Um multiplicador 217 mistura o sinal complexo com uma sequência PN complexa CSCramb atribuída a uma estação de base. Um processador 218 de sinal (S/P) separa o sinal misturado num canal I e num canal Q. Filtros passa-baixo (LPFs) 219 e 225 limitam as 3 larguras de banda dos sinais de canal I e canal Q recebidos do S/P 218 através da filtragem de passa-baixo. Os multiplicadores 220 e 226 multiplicam as saídas dos LPFs 219 e 225 por portadoras coseno (2Tífct) e βεηο^πί^), respectivamente, transformando assim as saídas dos LPFs 219 e 225 numa banda RF (Radiofrequência) . Um adicionador 227 soma os sinais RF do canal I e do canal Q. A FIG. 3 é um diagrama de blocos de um transmissor de estação móvel no sistema IMT 2000 genérico.

No que se refere à FIG. 3, os multiplicadores 311, 321 e 323 multiplicam sinais correspondentes por códigos de canalização CGhi, CCh2 e CCh3 · Os sinais 1, 2 e 3 são o primeiro, o segundo e o terceiro sinais de DPDCH. Um sinal 4 de entrada inclui pilotos e TPCs de um DPCCH. Os bits de informação de TFCI são codificados em símbolos de código de TFCI com 32 bits por um codificador 309 de TFCI. Um multiplicador 310 insere um símbolo de código de TFCI com 32 bits no sinal 4, conforme mostrado na FIG. IA. Um multiplicador 325 multiplica um sinal de DPCCH, que inclui um símbolo de código de TFCI recebido do multiplicador 310, por um código de canalização Ccm . Os códigos de canalização Cchi a CCh4 são códigos ortogonais. Os símbolos de código de TFCI com 32 bits são obtidos através da codificação de bits de informação de TFCI que definem o débito de dados dos sinais de DPDCH. Os multiplicadores 312, 322, 324 e 326 multiplicam as saídas dos multiplicadores 311, 321, 323 e 325 por coeficientes de ganho Gi a G4, respectivamente. Os coeficientes de ganho Gi a G4 poderão ter valores diferentes. Um primeiro adicionador 313 gera um sinal de canal I adicionando as saídas dos multiplicadores 312 e 322. Um segundo adicionador 327 gera um sinal de canal Q adicionando as saídas dos multiplicadores 324 e 326. Um conversor de fase 328 desloca a fase do sinal de canal Q 4 recebido do segundo adicionador 327 em 90°. Um adicionador 314 soma as saídas do primeiro adicionador 313 e do conversor de fase 328 e gera um sinal complexo I + jQ. Um multiplicador 315 mistura o sinal complexo com uma sequência PN Cscramb atribuída a uma estação de base. Um S/P 329 divide o sinal misturado num canal I e canal Q. Os filtros passa-baixo 316 e 330 efectuam uma filtragem passa-baixo dos sinais de canal I e de canal Q recebidos do S/P 329 e geram sinais com larguras de banda limitadas. Os multiplicadores 317 e 331 multiplicam as saídas dos LPFs 316 e 330 por portadoras coseno (2πί<^) e seno (2%fct) , respectivamente, transformando assim as saídas dos LPFs 316 e 330 numa banda RF. Um adicionador 318 soma os sinais RF do canal I e do canal Q.

Os TFCIs são classificados num TFCI básico e num TFCI ampliado. O TFCI básico representa 1 a 64 informações diferentes incluindo os débitos de dados de correspondentes canais de dados utilizando 6 bits de informação de TFCI, enquanto que o TFCI ampliado representa 1 a 128, 1 a 256, 1 a 512 ou 1 a 1024 diferentes informações utilizando 7, 8, 9 ou 10 bits de informação de TFCI. O TFCI ampliado tem sido sugerido para satisfazer os requisitos do sistema IMT 2000 para serviços mais variados. Os bits de TFCI são essenciais para um receptor poder receber tramas de dados vindas de um transmissor. Esta é a razão por que a transmissão inexacta dos bits de informação de TFCI, devido a erros de transmissão, leva a interpretações erradas das tramas no receptor. Consequentemente, o transmissor codifica os bits de TFCI com um código de correcção de erros antes da transmissão, para que o receptor possa corrigir erros possivelmente gerados no TFCI. A FIG. 4A ilustra, conceptualmente, uma estrutura de codificação de bits de TFCI básico num sistema IMT 2000 5 convencional e a FIG. 4B é uma tabela de codificação exemplar aplicada a um codificador bi-ortogonal mostrado na FIG. 4A. Conforme acima referido, o TFCI básico tem 6 bits de TFCI (de aqui em diante designados por bits de TFCI básico) que indicam de 1 a 64 informações diferentes.

No que se refere às FIGS. 4A e 4B, o codificador 402 bi-ortogonal recebe bits de TFCI básico e emite 32 simbolos de código (palavra de código de TFCI ou simbolos de código de TFCI). O TFCI básico é basicamente expresso em 6 bits. Consequentemente, no caso em que um conjunto de bits de TFCI básico inferior 6 bits é aplicado ao codificador 402 bi-ortogonal, adicionam-se Os à extremidade esquerda, i. e., MSB (Bit Mais Significativo) dos bits de TFCI básico para aumentar o número de bits de TFCI básico para 6. O codificador 402 bi-ortogonal tem uma tabela de codificação pré-determinada, conforme mostrado na FIG. 4B, para emitir 32 simbolos codificados para a entrada dos 6 bits de TFCI básico. Conforme mostrado na FIG. 4B, a tabela de codificação apresenta 32 (32 simbolos) palavras de código ortogonal c32.i a C32.32 e 32 palavras de código bi-ortogonal c32.i a C32.32 que são os complementos das palavras de código c32.i a c32.32 . Se o LSB (Bit Menos Significativo) do TFCI básico for 1, o codificador 402 bi-ortogonal efectua uma selecção a partir das 32 palavras de código bi-ortogonais. Se o LSB for 0, o codificador 402 bi-ortogonal efectua uma selecção a partir das 32 palavras de código ortogonais. Uma das palavras de código ortogonais ou palavras de código bi-ortogonais seleccionada é então seleccionada com base nos outros bits de TFCI.

Uma palavra de código de TFCI deveria ter poderosas capacidades de correcção de erros conforme anteriormente referido. A capacidade de correcção de erros de códigos lineares binários depende da distância minima (dmin) entre os códigos 6 lineares binários. Uma distância mínima para códigos lineares binários óptimos é descrita em "An Updated Table of Minimum-Distance Bounds for Binary Linear Codes", de A.E. Brouwer e Tom Verhoeff, IEEE Transactions on Information Theory, vol. 39, N° 2, Março de 1993 (de aqui em diante designada por referência 1). A referência 1 dá 16 como uma distância mínima para códigos lineares binários através da qual 32 bits são emitidos para a entrada de 6 bits. As palavras de código de TFCI emitidas do codificador 402 bi-ortogonal têm uma distância mínima de 16, o que implica que as palavras de código de TFCI são códigos óptimos. A FIG. 5A ilustra conceptualmente uma estrutura de codificação de bits de TFCI ampliado num sistema IMT 2000 convencional, a FIG. 5B é um algoritmo exemplar de distribuição de bits de TFCI num controlador mostrado na FIG. 5A, e a FIG. 5C ilustra uma tabela de codificação exemplar aplicada a codificadores bi-ortogonais mostrados na FIG. 5A. Um TFCI ampliado também é definido pelo número de bits de TFCI. Ou seja, o TFCI ampliado inclui 7, 8, 9 ou 10 bits de TFCI (de aqui em diante designados por bits de TFCI ampliado) que representam 1 a 128, 1 a 256, 1 a 512 ou 1 a 1024 informações diferentes, conforme anteriormente referido.

No que se refere às FIGS. 5A, 5B e 5C, um controlador 500

divide os bits de TFCI em duas metades. Por exemplo, para a entrada de 10 bits de TFCI ampliado, o controlador 500 emite a primeira metade do TFCI ampliado como primeiros bits de TFCI (palavra 1) e a última metade como segundos bits de TFCI (palavra 2) . Os TFCI ampliados são basicamente expressos em 10 bits. Consequentemente, no caso em que uns bits de TFCI ampliado de menos de 10 bits forem dados como entrada, o controlador 500 adiciona Os ao MSB dos bits de TFCI ampliado para representar o 7 TFCI ampliado em 10 bits. Depois, o controlador 500 divide os 10 bits de TFCI ampliado formando a palavra 1 e a palavra 2. A palavra 1 e a palavra 2 são fornecidas aos codificadores 502 e 504 bi-ortogonais, respectivamente. Um método de separação dos bits ai a aio de TFCI ampliado formando a palavra 1 e a palavra 2, é ilustrado na FIG. 5B. O codificador 502 bi-ortogonal gera uma primeira palavra de código de TFCI que tem 16 símbolos através da codificação da palavra 1 recebida do controlador 500. O codificador 504 bi-ortogonal gera uma segunda palavra de código de TFCI que tem 16 símbolos através da codificação da palavra 2 recebida do controlador 500. Os codificadores 502 e 504 bi-ortogonais têm tabelas de codificação predeterminadas para emitir as palavras de código de TFCI com 16 símbolos para as duas entradas de 5 bits de TFCI (palavra 1 e palavra 2) . Uma tabela de codificação exemplar é ilustrada na FIG. 5C. Conforme mostrado na FIG. 5C, a tabela de codificação apresenta 16 palavras de código Cie.i a Ci6.i6 ortogonais com comprimento de 16 bits e palavras de código Ci6.i a Ci 6.16 bi-ortogonais que são os complementos das 16 palavras de código ortogonais. Se o LSB de 5 bits de TFCI for 1, um codificador (502 ou 504) bi-ortogonal selecciona as 16 palavras de código bi-ortogonais. Se o LSB for 0, o codificador bi- ortogonal selecciona as 16 palavras de código ortogonais. Depois, o codificador bi-ortogonal selecciona uma das palavras de código ortogonais ou palavras de código bi-ortogonais seleccionadas com base nos outros bits de TFCI e emite a palavra de código seleccionada como a primeira ou segunda palavra de código de TFCI.

Um multiplexador 510 multiplexa a primeira e segunda palavras de código de TFCI formando uma palavra de código de TFCI final com 32 símbolos.

Ao receber a palavra de código de TFCI com 32 símbolos, um receptor descodifica a palavra de código de TFCI separadamente em metades (palavra 1 e palavra 2) e obtém 10 bits de TFCI através da combinação das duas metades com 5 bits de TFCI descodificadas. Nesta situação, um possível erro, mesmo num dos 5 bits de TFCI descodificados, emitidos durante a descodificação, leva a um erro sobre os 10 bits de TFCI.

Uma palavra de código de TFCI ampliado deverá, também, ter uma poderosa capacidade de correcção de erro. Para consegui-lo, a palavra de código de TFCI ampliado deverá ter a distância mínima conforme sugerida na referência 1.

Em consideração ao número 10 de bits de TFCI ampliado e ao número 32 dos símbolos de uma palavra de código de TFCI, a referência 1 dá 12 como uma distância mínima para um código óptimo. Todavia, uma palavra de código de TFCI emitida a partir da estrutura mostrada na FIG. 5A tem uma distância mínima de 8 porque um erro, em pelo menos uma palavra de entre a palavra 1 e palavra 2 durante a descodificação, resulta num erro nos 10 bits de TFCI. Isto é, embora os bits de TFCI ampliado sejam codificados separadamente em metades, uma distância mínima entre palavras de código de TFCI finais é igual a uma distância mínima 8 entre as saídas das palavras de código dos codificadores 502 e 504 bi-ortogonais.

Consequentemente, uma palavra de código de TFCI transmitida a partir da estrutura de codificação mostrada na FIG. 5A não é óptima, o que pode aumentar uma probabilidade de erro dos bits de TFCI no mesmo ambiente de canal de rádio. Com o aumento da probabilidade de erro de bits de TFCI, o receptor julga mal o débito de dados das tramas de dados recebidos e descodifica as tramas de dados com um débito de erro aumentado, diminuindo assim a eficiência do sistema IMT 2000. 9

De acordo com a tecnologia convencional, são requeridas estruturas de hardware separadas para suportar o TFCI básico e o TFCI ampliado. Como resultado disto, são impostos limites na implementação de um sistema IMT 2000 em termos de custo e de tamanho do sistema.

SUMÁRIO DA INVENÇÃO

Um objectivo da invenção consiste em proporcionar um aparelho e método de codificação de um TFCI que esteja apto a codificar palavras de código de TFCI com diferentes comprimentos e proporcionar uma melhor correcção de erro através de uma reduzida complexidade do hardware.

Este objectivo é conseguido pela invenção como reivindicada nas reivindicações independentes.

As formas de realização preferidas são especificadas nas reivindicações dependentes.

Um aspecto da presente invenção consiste em proporcionar um aparelho e método para a codificação de um TFCI ampliado num sistema IMT 2000.

Um aspecto da presente invenção também consiste em proporcionar um aparelho e método para a codificação compatível de um TFCI básico e um TFCI ampliado num sistema IMT 2000.

Outro aspecto da presente invenção consiste em proporcionar um aparelho e método para a descodificação de um TFCI ampliado num sistema IMT 2000. 10

Outro aspecto da presente invenção consiste ainda em proporcionar um aparelho e método para a descodificação compatível de um TFCI básico e de um TFCI ampliado num sistema IMT 2000.

Ainda outro aspecto da presente invenção consiste em proporcionar um aparelho e método para a geração de um código óptimo através da codificação de um TFCI ampliado num sistema IMT 2000.

Ainda outro aspecto da presente invenção consiste em proporcionar um método para a geração de sequências de máscara a utilizar na codificação/descodificação de um TFCI ampliado num sistema IMT 2000.

Proporciona-se um aparelho e método de codificação/descodificação de um TFCI num sistema de comunicações móveis CDMA. No aparelho de codificação de um TFCI, um gerador de um bit gera uma sequência que tem os mesmos simbolos. Um gerador de sequência ortogonal de base gera uma pluralidade de sequências ortogonais de base. Um gerador de sequência de máscara de base gera uma pluralidade de sequências de máscaras de base. Uma unidade operacional recebe bits de TFCI que são divididos numa Ia parte de informação representando a conversão da sequência bi-ortogonal, uma 2a parte de informação representando a conversão da sequência ortogonal, e uma 3a parte de informação representando a conversão da sequência de máscara e combina uma sequência ortogonal seleccionada a partir da sequência ortogonal de base com base na 2a informação, uma sequência bi-ortogonal obtida pela combinação da sequência ortogonal seleccionada com os mesmos simbolos, seleccionada com base na Ia parte de informação, e uma sequência de máscara seleccionada com base na sequência de código bi-ortogonal e a 3a parte de informação, gerando assim uma sequência de TFCI. 11

BREVE DESCRIÇÃO DOS DESENHOS

Os objectivos, características e vantagens da presente invenção acima descritas e outras, tornar-se-ão mais evidentes a partir da descrição detalhada que se segue quando consideradas em conjunto com os desenhos em anexo, em que:

As FIGS. IA a 1D ilustram aplicações exemplares de um TFCI a tramas de canais num sistema IMT 2000 genérico; A FIG. 2 é um diagrama de blocos de um transmissor de estação de base no sistema IMT 2000 genérico; A FIG. 3 é um diagrama de blocos de um transmissor de estação móvel no sistema IMT 2000 genérico; A FIG. 4A ilustra, conceptualmente, uma estrutura de codificação de TFCI básico num sistema IMT 2000 convencional; A FIG. 4B é um exemplo de uma tabela de codificação utilizada num codificador bi-ortogonal mostrado na FIG. 4A; A FIG. 5A ilustra, conceptualmente, uma estrutura de codificação de TFCI ampliado no sistema IMT 2000 convencional; A FIG. 5B é um exemplo de um algoritmo de distribuição de bits de TFCI num controlador mostrado na FIG. 5A; A FIG. 5C é um exemplo de uma tabela de codificação utilizada em codificadores bi-ortogonais mostrados na FIG. 5A; 12 A FIG. 6 ilustra, conceptualmente, uma estrutura de codificação de TFCI num sistema IMT 2000 de acordo com a presente invenção; A FIG. 7 é um fluxograma que ilustra uma forma de realização de um processo de geração de sequência de máscara para a codificação de TFCI no sistema IMT 2000 de acordo com a presente invenção; A FIG. 8 é um diagrama de blocos de uma forma de realização de um aparelho de codificação de TFCI no sistema IMT 2000 de acordo com a presente invenção; A FIG. 9 é um diagrama de blocos de uma forma de realização de um aparelho de descodificação de TFCI sistema de IMT 2000 de acordo com a presente invenção; A FIG. 10 é um fluxograma que ilustra uma operação de controlo para um comparador de correlação mostrado na FIG. 9; A FIG. 11 é um fluxograma que ilustra uma forma de realização de um processo de codificação de TFCI no sistema IMT 2000 de acordo com a presente invenção; A FIG. 12 é um fluxograma que ilustra outra forma de realização do processo de codificação de TFCI no sistema IMT 2000 de acordo com a presente invenção; A FIG. 13 ilustra uma forma de realização das estruturas de sequências ortogonais e de sequências de máscara determinadas por um TFCI de acordo com a presente invenção; 13 A FIG. 14 é um diagrama de blocos de outra forma de realização do aparelho de codificação de TFCI no sistema IMT 2000 de acordo com a presente invenção; A FIG. 15 é um diagrama de blocos de outra forma de realização do aparelho de descodificação de TFCI no sistema IMT 2000 de acordo com a presente invenção; A FIG. 16 é um fluxograma ilustrando outra forma de realização do processo de codificação de TFCI no sistema IMT 2000 de acordo com a presente invenção; A FIG. 17 é um diagrama de blocos de uma terceira forma de realização do aparelho de descodificação de TFCI no sistema IMT 2000 de acordo com a presente invenção;

DESCRIÇÃO PORMENORIZADA DAS FORMAS DE REALIZAÇÃO PREFERIDAS

As formas de realização preferidas da presente invenção serão de seguida descritas fazendo referência aos desenhos em anexo. Na descrição que se segue, as funções e construções bem conhecidas não são descritas em pormenor uma vez que estas iriam atulhar a invenção com pormenores desnecessários. A presente invenção destina-se a um conceito de codificação de TFCI para emitir símbolos de código finais (uma palavra de código de TFCI) adicionando primeiros símbolos de código (uma primeira palavra de código de TFCI) resultante de primeiros bits de TFCI e segundos símbolos de código (uma segunda palavra de código de TFCI) resultante de segundos bits de TFCI num sistema IMT 2000. O conceito de codificação de TFCI é mostrado na FIG. 6. Aqui, uma sequência bi-ortogonal e uma sequência de máscara 14 são dadas como sendo a primeira palavra de código de TFCI e a segunda palavra de código de TFCI, respectivamente.

No que se refere à FIG. 6, os bits de TFCI são separados, formando primeiros bits de TFCI e segundos bits de TFCI. Um gerador 602 de sequência de máscara gera uma sequência de máscara predeterminada através da codificação dos segundos bits de TFCI e um gerador 604 de sequência bi-ortogonal gera uma sequência bi-ortogonal predeterminada através da codificação dos primeiros bits de TFCI. Um adicionador 610 soma a sequência de máscara e a sequência bi-ortogonal e emite símbolos de código finais (uma palavra de código de TFCI). O gerador 602 de sequência de máscara poderá ter uma tabela de codificação que apresenta sequências de máscara para todos os possíveis segundos bits de TFCI. O gerador 604 de sequência bi-ortogonal poderá também ter uma tabela de codificação que apresenta sequências bi-ortogonais para todos os possíveis primeiros bits de TFCI.

Conforme acima descrito, as sequências de máscara e um método de geração de uma sequência de máscara deveriam ser definidos para implementar a presente invenção. Os códigos de Walsh são dados como sequências ortogonais, a título de exemplo, nas formas de realização da presente invenção. 1. Método de Geração de uma Sequência de Máscara A presente invenção refere-se à codificação e à descodificação de bits de TFCI e à utilização de um código de Reed Muller ampliado num sistema IMT 2000. Para este fim, são utilizadas sequências predeterminadas e as sequências deveriam ter uma distância mínima que assegure um excelente desempenho de correcção de erro. 15

Um parâmetro significativo que determina o desempenho ou a capacidade de um código de correcção de erro linear consiste numa distância minima entre palavras de código do código de correcção de erro. 0 peso de Hamming de uma palavra de código consiste no número dos seus símbolos que não são 0. Se uma palavra de código for dada como "0111", a sua peso de Hamming é 3. O mais pequeno peso de Hamming de uma palavra de código, exceptuando todas as palavras de código "0", é chamada uma ponderação mínima e a distância mínima de cada código linear binário é igual à ponderação mínima. Um código de correcção de erro linear tem um melhor desempenho de correcção de erro à medida que a sua distância mínima aumenta. Para obter pormenores, ver "The Theory of Error-Correcting Codes", de F.J. Macwilliams e N.J.A. Sloane, North-Holland (de aqui em diante designada por referência 2).

Um código de Reed Muller ampliado pode ser derivado a partir de um conjunto de sequências sendo cada uma a soma dos elementos de uma sequência-m e de uma sequência predeterminada. Para utilizar o conjunto de sequências como um código de correcção de erro linear, o conjunto de sequências deveria ter uma grande distância mínima. Tais conjuntos de sequências incluem um conjunto de sequências de Kasami, um conjunto de sequências de Gold e um conjunto de sequências de Kerdock. Se o comprimento total de uma sequência num tal conjunto de sequências é de L=22m, uma distância mínima = (22m-2m)/2. Para L=22m+i, a distância mínima = (22m+1-22m)/2. Isto é, se L=32, a distância mínima = 12.

Será feita uma descrição de um método de geração de um código de correcção de erro linear com excelente desempenho, i. e., um código de correcção de erro ampliado (códigos de Walsh e sequências de máscara). 16

De acordo com uma teoria de codificação, existe uma função de transposição de coluna para fazer códigos de Walsh a partir de sequências-m num grupo que tenha sido formado através do deslocamento ciclico de uma sequência-m original de uma a "n" vezes, em que "n" é um comprimento da sequência-m. Por outras palavras, cada uma das sequências-m é formada através do deslocamento ciclico da sequência-m original por um número particular de vezes. A função de transposição de coluna é uma função de conversão que converte as sequências no grupo de sequência-m em códigos de Walsh. Assume-se que existe uma sequência, como uma sequência de Gold ou uma sequência de

Kasami, que é formada através da adição da sequência-m de origem com outra sequência-m de origem. Outro grupo de sequências-m é formado de forma semelhante através do deslocamento ciclico da outra sequência-m de origem de uma a "n" vezes, em que "n" é o comprimento da sequência predeterminada. Depois, uma função inversa de transposição de coluna é aplicada ao segundo grupo das sequências-m formado a partir da outra sequência-m de origem. A aplicação da função inversa de transposição de coluna ao segundo grupo de sequências-m cria outro conjunto de sequências que será definido como sequências de máscara.

Numa forma de realização da presente invenção, descreve-se um método de geração de uma sequência de máscara em associação com a geração de um código (2n, n+k) (código de Reed Muller ampliado) (aqui k=l, . .., n+1) utilizando o conjunto de sequência de Gold. 0 código (2n, n+k) representa a saida de uma palavra de código de TFCI com 2n simbolos para a entrada de (n+k) bits de TFCI (bits de informação de entrada) . Sabe-se que uma sequência de Gold pode ser expressa como a soma de duas sequências-m diferentes. Consequentemente, para gerar o código (2n, n+k), deveriam ser produzidas sequências de Gold com 17 comprimento de (2n-l) . Aqui, uma sequência de Gold é a soma de duas sequências-m, mi (t) e m2 (t) , que são geradas a partir dos polinómios fl(x) e f2(x) de gerador. Dados os polinómios fl(x) e f2 (x) de gerador, as sequências-m, mi(t) e m2(t), são calculadas utilizando uma função de Trace. m2 (t) =Tr (Aa1) t=0,l, ...,30 e n—1

Tr(a)=£a2i, aG GF(2n) ... (Eq. 1) k-0 em que A é determinada pelo valor inicial de uma sequência-m, cc é a raiz do polinómio e n é a ordem do polinómio. A FIG. 7 é um fluxograma que ilustra um processo de geração de sequência de máscara a utilizar na geração de um código (2n, n+k) a partir de um conjunto de sequências de Gold.

No que se refere à FIG. 7, as sequências-m, m2 (t) e m2(t), são geradas na Eq. 1 utilizando os polinómios fl (x) e f2 (x) de gerador, respectivamente, no passo 710. No passo 712, uma função σ(t) de transposição de sequência é calculada para fazer os códigos de Walsh a partir de um conjunto de sequências que tem sequências-m formadas através do deslocamento ciclico de m2 (t) de 0 a n-2 vezes, onde uma coluna preenchida totalmente com "0" é inserida à frente das sequências-m feitas a partir de m2 (t), conforme abaixo apresentado: o: {0, 1, 2, ..., 2n-2} - {1, 2, 3, ..., 2n-l} η—1 σ (y) = Σ*η2 (t+i) 2n"1_I t=0, 1, 2, ... .....(Eq. 2) z-0 18

Um conjunto de 31 sequências produzidas através do deslocamento ciclico da sequência-m mi (t) , de 0 a 30 vezes, são transpostas em coluna com a utilização de a_1(t)+2 derivada da função inversa de a(t) no passo 730. Depois, são adicionados Os ao inicio de cada uma das resultantes sequências transpostas em coluna para fazer o comprimento da sequência de 2n. Consequentemente, é gerado um conjunto di(t) de (2n-l) sequências com comprimento de 2n (i = 0, ..., 2n-2, t=l, . .., 2n) . {di(t) | t=l,2n, i = 0, ..., 2n-2 } di (t) (Eq.3)

Uma pluralidade de di(t) são funções de máscara que podem ser utilizadas como 31 máscaras. O di(t) é caracterizado por duas máscaras diferentes, entre as máscaras acima apresentadas, serem adicionadas a uma de (2n-l) máscaras com a excepção das duas máscaras. Para generalizar ainda mais, cada uma das (2n-l) máscaras pode ser expressada como a soma de pelo menos duas das n máscaras em particular. As n máscaras são chamadas sequências de máscara de base. Quando se vai gerar o código (2n, n+k), o número total de palavras de código necessárias é 2n+k para n+k bits de informação de entrada (bits de TFCI). O número de 2n sequências ortogonais (sequências de Walsh) e seus complementos, i. e., sequências bi-ortogonais, é de 2nx2=2n+1.2k_1-l (= (2n+k/2n+1)-1) máscaras que não são Os, necessários para a geração do código (2n, n+k) . Aqui, as máscaras de 2k_1-l podem ser expressas através da utilização de k-1 sequências de máscara de base, conforme anteriormente referido. 19

Será agora feita uma descrição de um método de selecção das k-1 sequências de máscara de base. A sequência-m mi (t) é deslocada ciclicamente de 0 a 2n_1 vezes para gerar um conjunto de sequências no passo 730 da FIG. 7. Aqui, uma sequência-m é obtida através do deslocamento ciclico da sequência-m mi (t) de i vezes expressas como Tr (a1·^) de acordo com a Eq. 1. Isto é, é gerado um conjunto de sequências através do deslocamento ciclico da sequência-m mi (t) de 0 a 30 vezes em relação a uma sequência inicial A= {1, a, . .., a2n~2}. Aqui, os k-1 elementos básicos linearmente independentes são encontrados a partir dos elementos de Galois 1, a, . .., cc2n"2 e sequências de máscara correspondendo às sequências emitidas de uma função de Trace com os k-1 elementos básicos na forma de uma sequência inicial, tornam-se em sequências de máscara de base. Uma condição de independência linear é expressa como ai, ..., oík-i: linearmente independente <=> C1 Oíi + c2 a2+ ... + Ck-1 Oík-i Φ 0, Vci, c2 . . ., ck-i . . . (Eq.4)

Para descrever em pormenor o método de geração da função de máscara generalizada acima descrito, como gerar um código (32, 10) utilizando um conjunto de sequências de Gold, será descrito fazendo referência à FIG. 7. É bem conhecido que uma sequência de Gold é expressa como a soma de diferentes sequências-m predeterminadas. Consequentemente, a sequência de Gold com comprimento de 31 deveria ser gerada primeiro para gerar o código (32, 10) pretendido. A sequência de Gold é a soma de duas sequências-m geradas respectivamente a partir dos polinómios x5+x2+l e x5+x4+x+l. Dado um correspondente polinómio de gerador, cada uma das sequências-m mi (t) e m2(t) é calculada utilizando a função de Trace por 20 mi (t) =Tr (Aa1) t=0, 1. ... f 30 e . . . . (Eq. 5)

Tr (a) =^a2" , ae GF (25)

η—O em que A é determinada pelo valor inicial da sequência-m, α é a raiz do polinómio e n é a ordem do polinómio, aqui é 5. A FIG. 7 ilustra o processo de geração da função de máscara para gerar (32, 10) o código.

No que se refere à FIG. 7, as sequências-m nu(t) e m2(t) são geradas na Eq. 1 utilizando os polinómios fl (x) e f2 (x) de gerador, respectivamente, no passo 710. No passo 712, a função σ(t) de transposição de coluna é calculada para fazer um código de Walsh a partir da sequência-m m2(t) por o: {0, 1, 2, . . .,30 } — {1, 2, 3, . . .,31} 4 σ (t) = ^m2(t-i)24"' .....(Eq. 6) 0

Depois, um conjunto de 31 sequências, produzido através do deslocamento ciclico da sequência-m nu(t) de 0 a 30 vezes, é transposto em coluna com a utilização de o"1(t)+2 derivada da função inversa de 0C(t) no passo 730. Depois, são adicionados Os ao inicio de cada uma das resultantes sequências transpostas por sequências para fazer o comprimento da sequência 31. Assim, são gerados 31 d2(t) com comprimento de 32. Aqui, se i=0, ..., 31, t=l, ..., 32. O conjunto de sequências geradas no passo 730 pode ser expresso como 21 {di (t) |t=l, . . .,32, i=0, . . .,30} \ (Eq.7) di(t)= /

Uma pluralidade de di (t) obtidas da Eq. 7 pode ser utilizada como 31 sequências de máscara. O di (t) é caracterizado por duas máscaras diferentes, de entre as máscaras acima referidas, serem adicionadas a uma das 31 máscaras com excepção das duas máscaras. Por outras palavras, cada uma das 31 máscaras pode ser expressa como uma soma de 5 máscaras em particular. Estas 5 máscaras são sequências de máscara de base.

Quando se vai gerar o código (32, 10), o número total de palavras de código necessárias é de 2n=1024 para todos os possíveis 10 bits de informação de entrada (bits de TFCI). O número de sequências bi-ortogonais com comprimento de 32 é de 32x2=64. São necessárias 15 máscaras para gerar o código (32, 10) . As 15 máscaras podem ser expressas como combinações de 4 sequências de máscara de base.

Será agora feita uma descrição de um método para a selecção de 4 sequências de máscara de base. Uma sequência-m obtida através do deslocamento ciclico da sequência-m mi (t) de i vezes é expressa como TríoúiCÚ) de acordo com a Eq. 1. Isto é, um conjunto de sequências é gerado através do deslocamento ciclico da sequência-m mi(t) de 0 a 30 vezes em relação a uma sequência inicial A={1, oc, ..., a2n~2} . Aqui, 4 elementos básicos linearmente independentes são encontrados a partir dos elementos de Galois 1, a, ..., (X2n~2 e sequências de máscara correspondendo às sequências emitidas de uma função de Trace com os 4 elementos 22 básicos como uma sequência inicial tornam-se em sequências de máscara de base. A condição de independência linear é expressa como α,β,γ,δ linearmente independente <=>CiCC+ ο2β+ c3Y+ c4õ#0, Vci,c2, c3,c4 .....(Eq.8)

Na verdade, 1, a, a2, a3 na Galois GF(25) são sub-bases de polinómios que são bem conhecidos como quatro elementos linearmente independentes. Ao substituir a variável A na Eq. 1 por bases de polinómio, são obtidas quatro sequências de máscara de base Ml, M2, M4 e M8.

Ml=00101000011000111111000001110111 M2=00000001110011010110110111000111 M4=00001010111110010001101100101011 M8=00011100001101110010111101010001

Será, de seguida, feita uma descrição de um aparelho e método para a codificação/descodificação de um TFCI utilizando sequências de máscara de base conforme obtidas da forma acima descrita num sistema IMT 2000 de acordo com as formas de realização da presente invenção. 23 2. Primeira Forma de Realização do Aparelho e Método de Codificação/Descodificação

As FIGS. 8 e 9 são diagramas de blocos de aparelhos de codificação e de descodificação do TFCI num sistema IMT 2000 de acordo com uma forma de realização da presente invenção.

No que se refere à FIG. 8, 10 bits de TFCI aO a a9 são aplicados aos correspondentes multiplicadores 840 a 849. Um gerador 800 de um bit gera continuamente um bit de código predeterminado. Isto é, uma vez que a presente invenção trata com sequências bi-ortogonais, são gerados bits necessários para fazer a sequência bi-ortogonal a partir de uma sequência ortogonal. Por exemplo, o gerador 800 de um bit gera bits tendo ls para inverter uma sequência ortogonal (i. e., um código de Nalsh) gerado a partir de um gerador 810 de códigos de Walsh básicos e gera, consequentemente, uma sequência bi-ortogonal. O gerador 810 de códigos de Walsh básicos gera códigos de Walsh básicos com um comprimento predeterminado. Os códigos de Walsh básicos referem-se a códigos de Walsh a partir dos quais todos os códigos de Walsh pretendidos podem ser produzidos através de uma adição arbitrária. Por exemplo, quando são utilizados códigos de Walsh com comprimento de 32, os códigos de Walsh básicos são Io, 2o, 4o, 8o e 16° códigos de Walsh Wl, W2, W4, W8 e W16, em que:

Wl:01010101010101010101010101010101 W2:00110011001100110011001100110011 W4:00001111000011110000111100001111 W8:00000000111111110000000011111111 Wl6:00000000000000001111111111111111 24

Um gerador 820 de sequências de máscara de base gera uma sequência de máscara de base com um comprimento predeterminado. Um método de geração de sequência de máscara de base já foi anteriormente descrito e os seus pormenores não serão descritos. Se for utilizada uma sequência de máscara com comprimento de 32, as sequências de máscara de base são Ia, 2a, 4a e 8a sequências de máscara Ml, M2, M4 e M8 em que:

Ml :00101000011000111111000001110111 M2 :00000001110011010110110111000111 M4 :00001010111110010001101100101011 M8:00011100001101110010111101010001 O multiplicador 840 multiplica os ls emitidos pelo gerador 800 de um bit pelo bit aO de informação de entrada numa base de símbolo. O multiplicador 841 multiplica o código de Walsh básico Wl, recebido do gerador 810 de códigos de Walsh básicos pelo bit al de informação de entrada . 0 multiplicador 842 multiplica o código de Walsh básico W2 recebido do gerador 810 de códigos de Walsh básicos pelo bit a2 de informação de entrada. O multiplicador 843 multiplica 0 código de Walsh básico W4 recebido do gerador 810 de códigos de Walsh básicos pelo bit a3 de in: formação de entrada . 0 multiplicador 844 multiplica 0 código de Walsh básico W8 recebido do gerador 810 de códigos de Walsh básicos pelo bit a4 de informação de entrada. 0 multiplicador 845 multiplica 0 código de Walsh básico W16 recebido do gerador 810 de códigos de Walsh básicos pelo bit a5 de informação de entrada. Os multiplicadores 841 a 845 multiplicam os códigos de Walsh básicos Wl, W2, W4, W8 e W16 25 recebidos pelos seus correspondentes bits de informação de entrada, simbolo a simbolo.

Entretanto, o multiplicador 846 multiplica a sequência Ml de máscara de base pelo bit a6 de informação de entrada. 0 multiplicador 847 multiplica a sequência M2 de máscara de base pelo bit a7 de informação de entrada. 0 multiplicador 848 multiplica a sequência M4 de máscara de base pelo bit a8 de informação de entrada. 0 multiplicador 849 multiplica a sequência M8 de máscara de base pelo bit a9 de informação de entrada. Os multiplicadores 846 a 849 multiplicam as sequências Ml, M2, M4 e M8 de máscara de base recebidas, pelos seus correspondentes bits de informação de entrada, simbolo a simbolo.

Um adicionador 860 adiciona os bits de informação de entrada codificados recebidos dos multiplicadores 840 a 849 e emite símbolos de código finais com comprimento de 32 bits (uma palavra de código de TFCI). O comprimento dos símbolos de código finais (palavra de código de TFCI) é determinado pelos comprimentos dos códigos de Walsh básicos gerados a partir do gerador 810 de códigos de Walsh básicos e das sequências de máscara de base geradas a partir do gerador 820 de sequências de máscara de base.

Por exemplo, se os bits aO a a9 de informação de entrada forem "0111011000", o multiplicador 840 multiplica 0 como aO pelos ls recebidos do gerador 800 de um bit e gera 32 símbolos de código sendo todos "Os". O multiplicador 841 multiplica 1 como al pelo W1 recebido do gerador 810 de códigos de Walsh básicos e gera símbolos de código "01010101010101010101010101010101". O multiplicador 842 multiplica 1 como a2 pelo W2 recebido do gerador 810 de códigos 26 de Nalsh básicos e gera símbolos de código "00110011001100110011001100110011". O multiplicador 843 multiplica 1 como a3 pelo W4 recebido do gerador 810 de códigos de Walsh básicos e gera símbolos de código "00001111000011110000111100001111". O multiplicador 844 multiplica 0 como a4 pelo W8 recebido do gerador 810 de códigos de Walsh básicos e gera 32 símbolos de código sendo todos "Os". O multiplicador 845 multiplica 1 como a5 pelo W16 recebido do gerador 810 de códigos de Walsh básicos e gera "00000000000000001111111111111111". O multiplicador 846 multiplica 1 como a6 pelo Ml recebido do gerador 820 de sequências de máscara de base e gera "00101000011000111111000001110111". O multiplicador 847 multiplica 0 como a7 pelo M2 recebido do gerador 820 de sequências de máscara de base e gera 32 símbolos de código sendo todos "Os". O multiplicador 848 multiplica 0 como a8 pelo M4 recebido do gerador 820 de sequências de máscara de base e gera 32 símbolos de código sendo todos "Os". O multiplicador 849 multiplica 0 como a9 pelo M8 recebido do gerador 820 de sequências de máscara de base e gera 32 símbolos de código sendo todos "Os". O adicionador 860 adiciona símbolos de código recebidos a partir dos multiplicadores 840 a 849 e emite símbolos de código finais "01000001000010100110011011100001". Os símbolos de código finais podem ser obtidos através da adição dos códigos de Walsh básicos Wl, W2, W4 e W16 correspondendo aos bits de informação ls com a sequência de máscara de base Ml, símbolo a símbolo. Por outras palavras, os códigos de Walsh básicos Wl, W2, W4 e W16 são somados a W23 e o código de Walsh W23 e a sequência Ml de máscara de base são adicionados para formar a palavra de código de TFCI (símbolos de código final) (=W23+M1) que é emitida pelo adicionador 860. 27 A FIG. 11 é um fluxograma que ilustra uma forma de realização de um processo de codificação de TFCI num sistema IMT 2000 de acordo com a presente invenção.

No que se refere à FIG. 11, 10 bits de informação de entrada (i. e., bits de TFCI) são recebidos, e as somas variáveis e o j são estabelecidos com um valor inicial 0 no passo 1100. A soma variável indica símbolos de código finais e j indica o número de contagem dos símbolos de código finais emitidos depois da adição de símbolos básicos. No passo 1110, é determinado se j é 32 face ao comprimento de 32 dos símbolos de códigos de Walsh e das sequências de máscara utilizadas para a codificação dos bits de informação de entrada. O passo 1110 é efectuado para verificar se os bits de informação de entrada estão todos codificados com os códigos de Walsh e as sequências de máscara, símbolo a símbolo.

Se j não for 32 no passo 1110, o que implica que os bits de informação de entrada não estão completamente codificados em relação a todos os símbolos dos códigos de Walsh, as sequências de máscara, jesimos símbolos Wl(j), W2(j), W4(j), W8(j) e W16(j) dos códigos de Walsh básicos Wl, W2, W4, W8 e W16 e jesiraos símbolos Ml(j), M2(j), M4(j) e M8(j) das sequências de máscara de base Ml, M2, M4 e M8 são recebidas no passo 1120. Depois, os símbolos recebidos são multiplicados pelos bits de informação de entrada numa base de símbolos e os produtos dos símbolos são somados no passo 1130. A soma torna-se na soma variável. 28 0 passo 1130 pode ser expresso como soma=aO+al-Wl(j)+a2-W2(j)+a3-W4(j)+a4-W8(j)+a5-W16(j)+a6-Ml (j)+a7-M2(j)+a8-M4(j)+a9-M8(j) .....(Eq.9)

Conforme notado a partir da Eq. 9, os bits de informação de entrada são multiplicados por correspondentes simbolos dos códigos de Walsh básicos e das sequências de máscara de base, os produtos dos simbolos são somados e a soma torna-se num simbolo de código pretendido.

No passo 1140 emite-se a soma indicando o jesimo simbolo de código obtido. No passo 1150, j é aumentado em 1 e depois o processo volta ao passo 1110. Entretanto, se j for 32 no passo 1110, o processo de codificação termina. O aparelho de codificação da FIG. 8 de acordo com a forma de realização da presente invenção pode suportar TFCIs ampliados, assim como TFCI básicos. Os codificadores para suportar um TFCI ampliado incluem um codificador (32, 10), um codificador (32, 9), e um codificador (32, 7).

Para a entrada de 10 bits de informação de entrada, o codificador (32, 10) emite uma combinação de 32 códigos de Walsh com comprimento de 32, 32 códigos bi-ortogonais invertidos a partir dos códigos de Walsh e 15 sequências de máscara. Os 32 códigos de Walsh podem ser gerados a partir de combinações de 5 códigos de Walsh básicos. Os 32 códigos bi-ortogonais podem ser obtidos através da adição de 1 aos 32 simbolos de cada código de Walsh. Este resultado tem o mesmo efeito que a multiplicação de -1 pelos 32 códigos de Walsh vistos como números reais. As 15 sequências de máscara podem ser obtidas através de combinações de 5 sequências de máscara de base. Consequentemente, pode ser 29 produzido um total de 1024 palavras de código a partir do codificador (32, 10). O codificador (32, 9) recebe 9 bits de informação de entrada e emite uma combinação de 32 códigos de Walsh com comprimento de 32, 32 códigos bi-ortogonais invertidos a partir dos códigos de Walsh, e 4 sequências de máscara. As 4 sequências de máscara são obtidas através da combinação de duas das 4 sequências de máscara de base. O codificador (32, 7) recebe 7 bits de informação de entrada e emite uma combinação de 32 códigos de Walsh com comprimento entre as 1024 palavras de código, 32 códigos bi-ortogonais invertidos a partir dos códigos de Walsh, e uma das 4 sequências de máscara.

Os codificadores acima descritos para proporcionar TFCI ampliados têm uma distância mínima de 12 e podem ser implementados bloqueando a entrada e a saída de, pelo menos, uma das 4 sequências de máscara de base geradas a partir das sequências de máscara de base 820.

Isto é, o codificador (32, 9) pode ser implementado bloqueando a entrada e a saida de uma das quatro sequências de máscara de base geradas a partir do gerador 820 das sequências de máscara de base mostradas na FIG. 8. O codificador (32, 8) pode ser implementado bloqueando a entrada e a saída de duas das sequências de máscara de base geradas a partir do gerador 820 das sequências de máscara de base. O codificador (32, 7) pode ser implementado bloqueando a entrada e a saída de três das sequências de máscara de base geradas a partir do gerador 820 das sequências de máscara de base. Conforme acima descrito, o aparelho de codificação de acordo com a forma de realização da 30 presente invenção pode codificar, de forma flexivel, de acordo com o número de bits de informação de entrada, isto é, o número de bits de TFCI a serem transmitidos, e maximiza a distância minima que determinou o desempenho do aparelho de codificação.

As palavras de código no aparelho de codificação acima descrito são sequências obtidas através da combinação de 32 códigos de Walsh com comprimento de 32, 32 códigos bi-ortogonais resultando da adição de ls aos códigos de Walsh e 15 sequências de máscara com comprimento de 15. A estrutura das palavras de código é mostrada na FIG. 13.

Para uma melhor compreensão do processo de codificação dos bits de TFCI, as Tabelas la a lf apresentam símbolos de código (palavras de código de TFCI) versus 10 bits de TFCI. (Tabela la) OOOOOOOOOO : 00000000000000000000000000000000 0000000010 : 0000000001 : 11111111111111111111111111111111 0000000011 : 31 (continuação) 01010101010101010101010101010101 0000000100 : 00110011001100110011001100110011 0000000110 : 01100110011001100110011001100110 0000001000 : 00001111000011110000111100001111 0000001010 : 01011010010110100101101001011010 0000001100 : 00111100001111000011110000111100 0000001110 : 01101001011010010110100101101001 0000010000 : 00000000111111110000000011111111 0000010010 : 01010101101010100101010110101010 0000010100 : 00110011110011000011001111001100 0000010110 : 01100110100110010110011010011001 0000011000 : 00001111111100000000111111110000 0000011010 : 01011010101001010101101010100101 0000011100 : 00111100110000110011110011000011 0000011110 : 01101001100101100110100110010110 0000100000 : 00000000000000001111111111111111 0000100010 : 01010101010101011010101010101010 0000100100 : 0011 001 1 001 1 0011 1 1 001 1 0011001 1 00 0000100110: 01100110011001101001100110011001 0000101000 : 00001111000011111111000011110000 0000101010 : 01011010010110101010010110100101 0000101100 : 00111100001111001100001111000011 0000101110 : 01101001011010011001011010010110 0000110000 : 00000000111111111111111100000000 0000110010 : 01010101101010101010101001010101 0000110100 : 00110011110011001100110000110011 10101010101010101010101010101010 0000000101 : 1 1 001 1 001100110011001100110011 00 0000000111 : 10011001100110011001100110011001 0000001001 : 11110000111100001111000011110000 0000001011 : 10100101101001011010010110100101 0000001101 : 11000011110000111100001111000011 0000001111 : 10010110100101101001011010010110 0000010001 : 11111111000000001111111100000000 0000010011 : 10101010010101011010101001010101 0000010101 : 1100110000110011110011000011 0011 0000010111 : 10011001011001101001100101100110 0000011001 : 11110000000011111111000000001111 0000011011 : 10100101010110101010010101011010 0000011101 : 11040011001111001100001100111100 0000011111 : 1001011001101001100101 1001101001 0000100001 : 11111111111111110000000000000000 0000100011 : 10101010101010100101010101010101 0000100101 : 1 1 001 1 00110011000011001100110011 0000100111 : 10011001100110010110011001100110 0000101001 : 11110000111100000000111100001111 0000101011 : 1010010110100101010110100101 1010 0000101101 : 11000011110000110011110000111100 0000101111 : 10010110100101100110100101101001 0000110001 : 11111111000000000000000011111111 0000110011 : 101010100101010101010101 10101010 0000110101 : 11 0011000011 001100110011110011 00 32 (continuação) 0000110110: 0000110111 : 01100110100110011001100101100110 10011001011001100110011010011001 0000111000: 0000111001 : 00001111111100001111000000001111 11110000000011110000111111110000 0000111010 : 0000111011 : 01011010101001011010010101011010 10100101010110100101101010100101 0000111100 : 0000111101 : 00111100110000111100001100111100 11000011001111000011110011000011 0000111110 : 0000111111 : 01101001100101101001011001101001 10010110011010010110100110010110 0001000000 : 0001000001 : 00101000011000111111000001110111 11010111100111000000111110001000 0001000010: 0001000011: 01111101001101101010010100100010 10000010110010010101101011011101 0001000100: 0001000101: 00011011010100001100001101000100 11100100101011110011110010111011 0001000110: 0001000111: 01001110000001011001011000010001 10110001111110100110100111101110 0001001000: 0001001001: 00100111011011001111111101111 000 11011000100100110000000010000111 0001001010: 0001001011: 01 11 001 0001 1 1 0011 0101 01 0001 011 01 10001101110001100101010111010010 0001001100: 0001001101: 0001 01 0001 01 1 1 111 1 001 10001001 011 11101011101000000011001110110100 0001001110: 0001001111: 01000001000010101001100100011110 10111110111101010110011011100001 0001010000: 0001010001: 00101000100111001111000010001000 11010111011000110000111101110111 0001010010: 0001010011: 01111101110010011010010111011101 10000010001101100101101000100010 0001010100: 0001010101: 00011011101011111100001110111011 11100100010100000011110001000100 0001010110: 0001010111: 01001110111110101001011011101110 10110001000001010110100100010001 0001011000: 0001011001: 00100111100100111111111110000111 11011000011011000000000001111 000 0001011010: 0001011011: 01110010110001101010101011010010 10001101001110010101010100101101 000101 1100: 0001011101: 0001 01 001 01 000001 1 001 1 001 01 1 01 00 111 01 011 010111110011 0011 01 001 011 000101 1110: 0001011111: 010000011111010110011001 1 11 00001 10111110000010100110011000011110 0001100000: 0001100001: 00101000011000110000111110001000 11010111100111001111000001110111 0001100010: 0001100011: 01 11110100110110010110101 101 1 101 10000010110010011010010100100010 0001100100: 0001100101: 00011011010100000011110010111011 111 001 001 01 011111100001101000100 0001 1001 10: 0001100111: 01001110000001010110100111101110 10110001111110101001011000010001 0001101000: 0001101001: 33 (continuação) 00100111011011000000000010000111 0001101010: 01110010001110010101010111010010 0001101100: 000101 0001 011111001100111 01101 00 0001101110: 01 000001000010100110011011100001 0001110000: 00101000100111000000111101110111 0001110010: 01111101110010010101101000100010 0001110100: 00011011101011110011110001000100 0001110110: 01001110111110100114100100010001 0001111000: 00100111100100110000000001111 000 0001111010: 01110010110001100101010100101101 0001111100: 00010100101000000011001101001011 0001111110: 01000001111101010110011000011110 0010000000: 00000001110011010110110111000111 0010000010: 01010100100110000011100010010010 0010000100: 00110010111111100101111011110100 0010000110: 01100111101010110000101110100001 0010001000: 00001110110000100110001 011001 000 0010001010: 01011011100101110011011110011101 0010001100: 00111101111100010101000111111011 0010001110: 0110100010100100000001001010111 ο 0010010000: 0000000100110010011 011 0100111 000 0010010010: 010101000110011100111000011 011 01 0010010100: 00110010000000010101111000001 011 0010010110: 01100111010101000000101101011110 0010011000: 00001110001111010110001000110111 0010011010: 01011011011010000011011101100010 11011000100100111111111101111 000 0001101011 : 10001101110001101010101000101101 0001101101: 11101 0111 01000001100110001001 011 0001101111: 10111110111101011001100100011110 0001110001: 11010111011000111111000010001000 0001110011: 10000010001101101010010111011101 0001110101: 11100100010100001100001110111011 0001110111: 10110001000001011001011011101110 0001111001: 11011000011011001111111110000111 0001111011: 1 00011 01 00111 0011 01010101101 001 ο 0001111101: 11101011010111111100110010110100 0001111111: 10111110000010101001100111100001 0010000001: 11111110001100101001001000111000 0010000011: 10101011011001111100011101101101 0010000101: 110011 01000000011010000100001011 0010000111: 1 0011 0000101 0100111101000101111 ο 0010001001: 11110001001111011001110100110111 0010001011: 1010010001101000110010000110001 ο 0010001101: 11000010000011101010111000000100 0010001111: 10010111010110111111101101010001 0010010001: 11111110110011011001001011000111 0010010011: 1 0101 0111 0011 000110001111 001 001 ο 0010010101: 110011 01111111101 010000111110100 0010010111: 1 0011 0001 0101 0111111 01001 0100001 0010011001: 11110001110000101001110111001 000 0010011011: 1010010010010111110010001001 1101 34 (continuação) 0010011100: 0010011101: 00111101000011100101000100000100 11000010111100011010111011111011 0010011110: 0010011111: 01101000010110110000010001010001 10010111101001001111101 1 10101110 0010100000: 0010100001: 000000011100110110010010001 1 1 000 11111110001100100110110111000.111 0010100010: 0010100011: 01010100100110001100011101101 101 10101011011001110011100010010010 0010100100: 0010100101: 00110010111111101010000100001011 11001101000000010101111011110100 0010100110: 0010100111: 01100111101010111111010001011110 10011000010101000000101110100001 0010101000: 0010101001: 0000111011000010100111010011 0111 11110001001111010110001011001000 0010101010: 0010101011: 01 011 0111 001 011111 001000011 00010 101001 0001101000001101111 00111 01 0010101100: 0010101101: 00111101111100011010111000000100 11000010000011100101000111111011 0010101110: 0010101111: 01101000101001001111101101010001 10010111010110110000010010101110 0010110000: 0010110001: 00000001001100101001001011000111 11111110110011010110110100111000 0010110010: 00101 10011: 01010100011001111100011110010010 10101011100110000011100001101101 0010110100: 0010110101: 00110010000000011010000111110100 11001101111111100101111000001011 0010110110: 0010110111: 01100111010101001111010010100001 10011000101010110000101101011110 0010111000: 0010111001: 00001110001111011001110111001 000 11110001110000100110001000110111 0010111010: 0010111011: 01 011 01 1 01 1 01 0001 1 001 0001 001 1 1 01 10100100100101110011011101100010 0010111100: 0010111101: 00111101000011101010111011111011 11 000010111100010101000100000100 0010111110: 0010111111: 01101000010110111111101110101110 10010111101001000000010001010001 0011000000: 0011000001: 00101001101011101001110110110000 11010110010100010110001001001111 0011000010: 0011000011: 01111100111110111100100011100101 10000011000001000011011100011010 0011000100: 0011000101: 00011010100111011010111010000011 11100101011000100101000101111100 0011000110: 0011000111: 0100111111001000111110111101 0110 10110000001101110000010000101 001 0011001000: 00100110101000011001001010111111 (Tabela lb) 0011001001: 0011001010: 110110010101111 00110110101000000 01110011111101001100011111101010 35 (continuação) 0011001011: 0011001100: 1000110000001011001110000001 0101 000101 011001 00101010000110001100 0011001101: 0011001110: 11101010011011010101111001110011 01000000110001111111010011011001 0011001111: 0011010000: 10111111001110000000101100100110 00101001010100011001110101001111 0011010001: 0011010010: 11010110101011100110001010110000 01111100000001001100100000011010 0011010011: 0011010100: 10000011111110110011011111100101 00011010011000101010111001111100 0011010101: 0011010110: 1110010110011101010100011 0000011 01 0011110011 011111111 011 00101 001 0011010111: 0011011000: 10110000110010000000010011010110 0010011 001 01111 01001 001001 000000 0011011001: 0011011010: 11011001101000010110110110111111 01110011000010111100011100010101 0011011011: 0011011100: 10001100111101000011100011101 010 00010101011011011010000101110011 0011011101: 0011011110: 11101010100100100101111010001100 01000000001110001111010000100110 0011011111: 0011100000: 10111111110001110000101111011001 00101001101011100110001001001111 0011100001: 0011100010: 11010110010100011001110110110000 01111100111110110011011100011010 0011100011: 0011100100: 10000011000001001100100011100101 00011010100111010101000101111100 0011100101: 0011100110: 1110010101100010101011101000001 1 01001111110010000000010000101 001 0011100111: 0011101000: 10110000001101111111101111010110 00100110101000010110110101000000 0011101001: 0011101010: 11011001010111101001001010111111 01110011111101000011100000010101 0011101011: 0011101100: 10001100000010111100011111101010 00010101100100100101111001110011 0011101101: 0011101110: 11101010011011011010000110001100 01 000000110001110000101100100110 0011101111 : 0011110000: 1011111100111000111101001 1 011001 00101001010100010110001010110000 0011110001: 0011110010: 11010110101011101001110101001111 01111100000001000011011111100101 0011110011: 0011110100: 1000001111111011110010000001101 0 00011010011000100101000110000011 0011110101: 0011110110: 11100101100111011010111001111100 01001111001101110000010011010110 0011110111: 0011111000: 10110000110010001111101100101001 00100110010111100110110110111111 0011111001: 0011111010: 1101 1 001 1 01 00001 1001001001000000 01110011000010110011100011101010 0011111011: 0011111100: 1 0001 1 00111101001100011100010101 00010101011011010101111010001100 0011111101: 0011111110: 36 (continuação) 11101010100100101010000101110011 0011111111: 1011111111000111111101000010011 ο 0100000001: 11110101000001101110010011010100 0100000011: 10100000010100111011000110000001 0100000101: 11000110001101011101011111100111 0100000111: 1001001101100000100000101011001 ο 0100001001: 11111010000010011110101111011011 0100001011: 10101111010111001011111010001110 0100001101: 1 1 001 001 001 1 1 01 01 1 01 1 0001 1 1 01 000 0100001111: 10011100011011111000110110111101 0100010001: 1 11 1 01 01 1 1 1 1 1 001 1 1 1001 00001 01 011 0100010011: 10100000101011001011000101 111110 0100010101: 11 00011 011 001 01 011 01 0111 00011 000 0100010111: 10010011100111111000001001001101 0100011001: 11111010111101101110101100100100 0100011011: 10101111101000111011111001110001 0100011101: 1 1 001 001 1 1 0001 01 11 011 00000010111 0100011111: 1001110010010000100011010100001 ο 0100100001: 1111 0101 000001100001101100101011 0100100011: 1 0100000010100110100111001111110 0100100101: 11000110001101010010100000011000 0100100111: 10010011011000000111110101001101 0100101001: 11111010000010010001010000100100 0100101011: 10101111010111000100000101110001 0100101101: 11001001001110100010011100010111 0100101111: 1001110001101111011100100100001 ο 01000000001110000000101111011001 0100000000: 0000101 0111110010001101100101011 0100000010: 01011111101011000100111001111110 0100000100: 00111001110010100010100000011 000 0100000110: 01101100100111110111110101001101 0100001000: 00000101111101100001010000100100 0100001010: 01010000101000110100000101110001 0100001100: 0011 011 011 00010100100111 00010111 0100001110: 0110001110010000011100100100001 ο 0100010000: 00001010000001100001101111010100 0100010010: 01 01111101 01 001101 00111 010000001 0100010100: 00111001001101010010100011100111 0100010110: 01101100011000000111110110110010 0100011000: 00000101000010010001010011011 011 0100011010: 01 01 000001011100010000011000111 ο 0100011100: 00110110001110100010011111101000 0100011110: 01100011011011110111001010111 101 0100100000: 00001010111110011110010011010100 0100100010: 01011111101011001011000110000001 0100100100: 00111001110010101101011111100111 0100100110: 01101100100111111000001010110010 0100101000: 000001011111 011 011101 01111 011 011 0100101010: 01010000101000111011111010001 110 0100101100: 0011 011 0110001011101100011101000 0100101110: 01100011100100001000110110111101 0100110000: 00001010000001101110010000101011 37 (continuação) 0100110001: 0100110010: 11110101111110010001101111010100 01011111010100111011000101111110 0100110011: 0100110100: 101 00000101011000100111010000001 00111001001101011101011100011000 0100110101: 0100110110: 11000110110010100010100011100111 01101100011000001000001001001 1 01 0100110111: 0100111000: 10010011100111110111110110110010 0000010100001 001111 01 011 001 001 00 0100111001: 0100111010: 11111 010111101100001 01 0011 011 011 01010000010111001011111001110001 0100111011: 0100111100: 101 011111 01 00011010000011 000111 0 00110110001110101101100000010111 0100111101: 0100111110: 11001001110001010010011111101000 01100011011011111000110101000010 0100111111: 0101000000: 10011100100100000111001010111101 0010001 01 0011 01 0111 01 011 010111 00 0101000001: 0101000010: 110111 01 011 001 010001 01 001 0100011 01110111110011111011111000001 001 0101000011: 0101000100: 1 0001000001100000100000111110110 00010001101010011101100001101 111 0101000101: 0101000110 : 11101110010101100010011110010000 01000100111111001000110100111010 0101000111: 0101001000: 10111011 000000110111001011000101 00101101100101011110010001010011 0101001001: 0101001010: 11010010011010100001101110101100 01111000110000001011000100000110 0101001011: 0101001100: 1 0000111 00111111 01 00111 011111 001 00011110101001101101011101100000 0101001101: 0101001110: 11100001010110010010100010011111 01001011111100111000001000110101 0101001111: 0101010000: 10110100000011000111110111001010 00100010011001011110101110100011 0101010001: 0101010010: 11011101100110100001010001011100 01110111001100001011111011110110 0101010011: 0101010100: 1 0001000110011110100000100001001 00010001010101101101100010010000 0101010101: 0101010110: 11101 1 10101010010010011101101111 01000100000000111000110111000101 0101010111: 010101 1000: 10111011111111000111001000111010 00101101011010101110010010101 100 0101011001: 0101011010: 11010010100101010001101101010011 01111000001111111011000111111001 0101011011: 0101011100: 10000111110000000100111000000110 00011110010110011101011110011111 0101011101: 010101 1110: 11100001101001100010100001100000 01001011000011001000001011001010 0101011111: 0101100000: 101 101001 1 1100110111110100110101 00100010100110100001010010100011 0101100001: 0101100010: 11011101011001011110101101011100 01110111110011110100000111110110 0101100011: 0101100100: 38 (continuação) 10001000001100001011111000001001 0101100101: 11101110010101101101100001101111 0101100111: 10111011000000111000110100111010 0101101001: 11010010011010101110010001010011 0101101011: 1000011100111111101100010000011 ο 0101101101: 11100001010110011101011101100000 0101101111: 10110100000011001000001000110101 0101110001: 1 101 11011001101 01110101110100011 0101110011: 10001000110011111011111011110110 0101110101: 11101110101010011101100010010000 0101110111: 10111011111111001000110111000101 0101111001: 11010010100101011110010010101100 0101111011: 1 00001 11110000001011000111111001 0101111101: 1 11 00001 101001101101011110011111 0101111111: 1011010011110011100000101100101 ο 0110000001: 11110100110010111000100100010011 0110000011: 1 010000110011110110111000100011 ο 0110000101: 11000111111110001011101000100000 0110000111: 10010010101011011110111101110101 0110001001: 11111011110001001000011000011100 0110001011: 1 0101110100100011101001101001001 0110001101: 11001000111101111011010100101111 0110001111: 10011101101000101110000001111010 0110010001: 11110100001101001000100111101100 00010001101010010010011110010000 0101100110: 01000100111111000111001011000101 0101101000: 00101101100101010001101110101100 0101101010: 01111000110000000100111011111 001 0101101100: 00011110101001100010100010011111 0101101110: 01001011111100110111110111001010 0101110000: 00100010011001010001010001011100 0101110010: 01110111001100000100000100001 001 0101110100: 00010001010101100010011101101111 0101110110: 01000100000000110111001000111010 0101111000: 00101101011010100001101101010011 0101111010: 0111100000111111010011100000011 ο 0101111100: 00011110010110010010100001100000 0101111110: 010010110000110001111101001101 01 0110000000: 00001011001101000111011011101100 0110000010: 01011110011000010010001110111001 0110000100: 00111000000001110100010111011111 0110000110: 0110110101010010000100001000101 ο 0110001000: 00000100001110110111100111100011 0110001010: 01010001011011100010110010110110 0110001100: 00110111000010000100101011010000 0110001110: 01100010010111010001111110000101 0110010000: 00001011110010110111011000010011 (Tabela 1C) 0110010010: 0110010011: 39 (continuação) 01011110100111100010001101000110 10100001011000011101110010111001 0110010100: 0110010101: 00111000111110000100010100100000 11000111000001111011101011011111 0110010110: 0110010111: 01101101101011010001000001110101 10010010010100101110111110001010 01 1001 1000: 0110011001: 00000100110001000111100100011100 11111011001110111000011011100011 0110011010: 0110011011: 01010001100100010010110001001001 10101110011011101101001110110110 0110011100: 0110011101: 00110111111101110100101000101111 11001000000010001011010111010000 0110011110: 0110011111: 01100010101000100001111101111010 100111 01 0101110111100000100001 01 0110100000: 0110100001: 00001011001101001000100100010011 11110100110010110111011011101100 0110100010: 0110100011: 01011110011000011101110001000110 10100001100111100010001110111001 0110100100: 0110100101: 00111000000001111011101000100000 11000111111110000100010111011111 0110100110 : 0110100111: 01101101010100101110111101110101 10010010101011010001000010001010 0110101000: 0110101001: 00000100001110111000011000011100 11111011110001000111100111100011 0110101010: 0110101011: 01010001011011101101001101001001 10101110100100010010110010110110 0110101100: 0110101101: 00110111000010001011010100101111 11 001 0001111 011101 001 01 011 010000 0110101 110: 0110101111: 01100010010111011110000001111010 10011101101000100001111110000101 0110110000: 0110110001: 00001011110010111000100111101100 11110100001101000111011000010011 0110110010: 0110110011: 01011110100111101101110010111001 10100001011000010010001101000110 0110110100: 0110110101: 00111000111110001011101011011111 11000111000001110100010100100000 0110110110: 0110110111: 01101101101011011110111110001010 10010010010100100001000001110101 0110111000: 0110111001: 00000100110001001000011011100011 11111 011 0011101101111 001 000111 00 0110111010: 0110111011: 01010001100100011101001110110110 10101 1 10011011100010110001001001 0110111100: 0110111101: 00110111111101111011010111010000 11001000000010000100101000101111 0110111110: 0110111111: 01 1 0001 01 01 0001 01 1 1 000001 00001 01 10011101010111010001111101111010 0111000000: 0111000001: 0010001101010111100001101001101 1 110111 0010101 0000111100101100100 0111000010: 0111000011: 01110110000000101101001111001110 10001001111111010010110000110001 0111000100: 0111000101: 00010000011001001011010110101000 11101111100110110100101001010111 40 (continuação) 0111000110: 0111000111: 01000101001100011110000011111101 10111010110011100001111100000010 0111001000: 0111001001: 00101100010110001000100110010100 11010011101001110111011001101011 0111001010: 0111001011: 01111001000011011101110011000001 10000110111100100010001100111110 0111001100: 0111001101: 00011111011010111011101010100111 11100000100101000100010101011000 0111001110: 0111001111 : 01001010001111101110111111 110010 10110101110000010001000000001 101 0111010000: 0111010001: 00100011101010001000011001100100 11011100010101110111100110011011 0111010010: 0111010011: 01110110111111011101001100110001 10001001000000100010110011001110 0111010100: 0111010101: 000100001001101110110101010101 1 1 11101111011001000100101010101000 0111010110: 0111010111: 0100010111001110111000000000001 0 10111010001100010001111111111101 0111011000: 0111011001 : 00101100101001111000100101 10101 1 11010011010110000111011010010100 0111011010: 0111011011: 011110011111001011011100001 11110 10000110000011010010001111000001 0111011100: 0111011101: 00011111100101001011101001 011 000 1110000001101 011 01 0001 01101 00111 0111011110: 0111011111: 01 00101 011 0000011110111100001101 10110101001111100001000011110010 0111100000: 0111100001: 00100011010101110111100101100100 11 0111 0010101 0001000011010011011 0111100010: 0111100011: 0111 0110000000100010110000110001 10001001111111011101001111001110 0111100100: 0111100101: 00010000011001 0001 00101 001010111 11101111100110111011010110101000 0111100110: 0111100111: 01000101001100010001111100000010 101110101100111011100000111111 01 0111101000: 0111101001: 00101100010110000111011001101011 11 01 00111010011110001 0011001 01 00 0111101010: 0111101011: 011110010000110100100011001111 10 10000110111100101101110011000001 0111101100: 0111101101: 00011111011010110100010101011000 11100000100101001011101010100111 0111101110: 0111101111: 01 00101 0001111100001000000001101 10110101110000011110111111110010 0111110000: 0111110001: 0010001 1101010000111100110011011 110111000101011110000110011 00100 0111110010: 0111110011: 01110110111111010010110011001110 10001001000000101101001100110001 . 0111110100: 0111110101: 00010000100110110100101010101000 11101111011001001011010101010111 0111110110: 0111110111: 01000101110011100001111111111101 10111010001100011110000000000010 0111111000: 0111111001: 41 (continuação) 001011001010011101110110100101000111111010: 011110011111001000100011110000010111111100: 000111111001 0100010001011 0100111 0111111110: 01001010110000010001000011110010 1000000000: 00011100001101110010111101010001 1000000010: 010010010110001001111010000001 00 1000000100: 0010111100000100000111000110001 ο 1000000110: 01111010010100010100100100110111 1000001000: 00010011001110000010000001011110 1000001010: 01000110011011010111010100001011 1000001100: 001 00000000010110001001101101101 1000001110: 0111 01 01 01 01111 00100011000111 000 1000010000: 00011100110010000010111110101110 1000010010: 01001001100111010111101011111011 1000010100: 00101111111110110001110010011101 10000101 10: 01111010101011100100100111001000 1000011000: 00010011110001110010000010100001 1000011010: 010001 10100100100111010111110100 1000011100: 0010000011110100000100111001001 ο 1000011110: 01110101101000010100011011000111 1000100000: 0001110000110111110100001 0101110 1000100010: 01001001011000101000010111111011 1000100100: 00101111000001001110001110011101 1000100110: 01111010010100011011011011001000 1000101000: 000100110011100011011111101 00001 1000101010: 010001100110110110001010111 10100 11010011010110001000100101101011 0111111011: 10000110000011011101110000111110 0111111101: 11100000011010111011101001011000 0111111111: 1 01101 010011111 0111 01111000011 01 1000000001: 11100011110010001101000010101110 1000000011: 10110110100111011000010111111011 1000000101: 11010000111110111110001110011101 1000000111: 10000101101011101011011011001000 1000001001: 111011001100011111011111101 00001 1000001011: 10111001100100101000101011110100 1000001101: 1101111111110100111 011 001001001 ο 1000001111: 1 0001 010101000011011100111000111 1000010001: 11100011001101111101000001010001 1000010011: 10110110011000101000010100000100 1000010101: 1101000000000100111000110110001 ο 1000010111: 10000101010100011011011000110111 1000011001: 1110110000111000110111110101111 ο 1000011011: 10111001011011011000101000001011 1000011101: 11 011111000010111110110001101101 1000011111: 10001010010111101011100100111000 1000100001: 11100011110010000010111101010001 1000100011: 10110110100111010111101000000100 1000100101: 1101000011111011000111000110001 ο 1000100111: 10000101101011100100100100110111 1000101001: 11101100110001110010000001011110 1000101011: 10111001100100100111010100001011 42 (continuação) 1000101100: 1000101101: 00100000000010111110110010010010 11011111111101000001001101101101 1000101110: 1000101111: 01 1 101 01010111101011100111000111 100010101010000101000110001 11000 1000110000: 1000110001: 00011100110010001101000001010001 11100011001101110010111110101110. 1000110010: 1000110011: 01001001100111011000010100000100 10110110011000100111101011111011 1000110100: 1000110101: 00101111111110111110001101100010 110100000000010000011 1001001 1 101 1000110110 : 1.000110111 : 01111010101011101011011000110111 10000101010100010100100111001000 1000111000: 1000111001: 0001001 1110001111101111101011110 11101100001110000010000010100001 1000111010: 1000111011: 01 00011 01 001 001 01 0001 01 000001 011 101110010110110101110101 11 1 10100 1000111100: 1000111101: 00100000111101001110110001101101 11011111 00001 OtIOOOl 00111 001 001 0 1000111110: 1000111111: 01110101101000011011100100111000 10001010010111100100011011000111 1001000000: 1001000001: 00110100010101001101111100100110 11 001 011101 01011001 0000011 011 001 1001000010: 1001000011: 01100001000000011000101001110011 10011110111111100111010110001100 1001000100: 1001000101: 00000111011001111110110000010101 11111000100110000001001111101010 1001000110: 1001000111: 01010010001100101011100101000000 10101101110011010100011010111111 1001001000: 1001001001: 00111011 01011 0111101 0000001 01 001 11 000100101001000010111111010110 1001001010: 1001001011: 01101110000011101000010101111100 10010001111100010111101010000011 1001001100: 1001001101: 00001000011010001110001100011010 11110111100101110001110011100101 1001001110: 1001001111: 01011101001111011011011001001111 10100010110000100100100110110000 1001010000: 1001010001: 00110100101010111101111111011001 11001011010101000010000000100110 1001010010: 1001010011: 01100001111111101 0001 0101 0001100 1001111 0000000010111010101110011 1001010100: 1001010101: 000001111 0011 00011101100111 01 01 0 11111000011001110001001100010101 1001010110: 1001010111: 01010010110011011011100110111111 10101101001100100100011001000000 1001011000: 1001011001: 00111011101001001101000011010110 110001000101101100101111001 01001 1001011010: 01101110111100011000010110000011 43

Tabela 1D 1001011011: 10010001000011100111101001111100 1001011101: 11110111011010000001110000011010 1001011111: 10100010001111010100100101001111 1001100001: 11001011101010111101111100100110 1001100011: 1 001111 01111111 01000101001110011 1001100101: 1111 000100110001110110000010101 1001100111: 1 01 01101110011 0110111001 01 000000 1001101001: 1 0001001010010011010000001 01001 1001101011: 10010001111100011000010101111100 1001101101: 1111 01111 001 0111111 00011 00011 01 0 1001101111: 10100010110000101011011001001111 1001110001: 11001011010101001101111111011001 1 00111 0011:10011110000000011000101 010001100 1001110101: 11111000011001111110110011101010 1001110111: 10101101001100101011100110111111 1001111001: 11000100010110111101000011010110 1001111011: 0010001000011101000010110000011 1001111101: 11110111011010001110001111100101 1001111111: 10100010001111011011011010110000 1010000001: 1100010000001011011110101101001 1010000011: 0110111010100001110100000111100 1010000101: 1010001001101101000111001011010 1010000111 : 10000100011000111101101100001111 1010001001: 1101101000010101011001001100110 1010001011: 10111000010111111110011100110011 1010001101: 1001011100: 00001000100101111110001111100101 1001011110: 01011101110000101011011010110000 1001100000: 011 0100010101 00001 0000011 011001 1001100010: 1100001000000010111010110001100 1001100100: 00000111 011001110001001111101010 1001100110: 01010010001100100100011010111111 1001101000: 00111011010110110010111111010110 1001101010: 011 0111 0000011100111101 01 0000011 1001101100: 0001000011010000001110011100101 1001101110: 01011101001111010100100110110000 1001110000: 0110100101010110010000000100110 1001110010: 01 1 000011111111001110101 01110011 1001110100: 0000111100110000001001100010101 1001110110: 1 01 001 01 1 001 1 01 01 00011001 000000 1001111000: 00111011101001000010111100101001 1001111010: 01101110111100010111101001111100 100111 1100: 00001 0001 001 01110001110000011010 100111 1110: 01011101110000100100100101001111 1010000000: 00011101111110100100001010010110 1010000010: 01001000101011110001011111000011 1010000100: 0101110110010010111000110100101 1010000110: 01111011100111000010010011110000 1010001000: 0010010111101010100110110011001 1010001010: 1000111101000000001100011001100 1010001100: 00100001110001100111111010101010 1010001110: 44 (continuação) 1011110001110011000000101010101 01110100100100110010101111111111 1010001111: 1010010000: 0001011011011001101010000000000 0011101000001010100001001 101001 1010010001: 1010010010: 11100010111110101011110110010110 1001000010100000001 011100111100 1010010011: 1010010100: 10110111101011111110100011000011 0101110001101100111000101011010 1010010101: 1010010110: 1010001110010011000111010100101 011110110110001100100100000011 11 1010010111: 1010011000: 1000010010011100110110111111 0000 0010010000010100100110101100110 1010011001: 101001 1010: 11101101111101011011001010011001 0100011101011111000110000011 001 1 1010011011: 1010011100: 10111000101000001110011111001100 0010000100111001011111100101 0101 1010011101: 1010011110: 1011110110001101000000110101010 01110100011011000010101100000000 1010011111: 1010100000: 10001011100100111101010011111111 00011101111110101011110101101001 1010100001: 1010100010: 1100010000001010100001010010110 01001000101011111110100000111100 1010100011: 1010100100: 0110111010100000001011111000011 0101110110010011000111001011010 1010100101: 1010100110: 1010001001101100111000110100101 01 1 11011100111 0011 011011 00001111 1010100111: 1010101000: 0000100011000110010010011110000 0010010111101011011001001100110 1010101001: 1010101010: 1101101 0000101 00100110110011001 010001111010000011100111 0011 0011 1010101011: 1010101100: 0111000010111110001100011001100 0100001110001101000000101010101 1010101101: 1010101110: 11011110001110010111111010101010 1110100100100111101010000000000 1010101111: 1010110000: 10001011011011000010101111111111 00011101000001011011110110010110 1010110001: 1010110010: 110001 01111101 001 00001001101 001 1001000010100001110100011000011 1010110011: 1010110100: 10110111101011110001011100111100 0101110001101101000111010100101 1010110101: 1010110110: 1010001110010010111000101011010 0111101101100011110110111111 0000 1010110111: 1010111000: 0000100100111000010010000001111 001 00100000101 01011001 01 0011 001 1010111001: 1010111010: 11101101111101010100110101100110 01000111010111111110011111001100 1010111011: 1010111100: 0111000101000000001100000110011 0100001 001110011000000110101010 1010111101: 1010111110: 11011110110001100111111001010101 01110100011011001101010011111111 1010111111: 1011000000: 0001 011100100110010101100000000 00110101100110011011001011100001 45 (continuação) 1011000001: 1001010011001100100110100011110 101 100001 1: 001 1 1 1 1001 100110001100001001011 1011000101: 11111001010101010111111000101101 1011000111: 0101 100000000000010101101111000 1011001001: 1 0001 01 01 1 01 001 01 00001 00001 0001 1011001011: 0010000001111000001011101000100 101 1001 101: 1 1101 10010110100111000100100010 1011001111: 1 01 00011000011110010010001110111 1011010001: 1001010100110010100110111100001 1011010011: 10011111110011000001100010110100 1011010101: 11111001101010100111111011010010 10110111: 1 01 01 1 001 1 1111110010101110000111 1011011001: 1000101100101100100001011101110 1011011011: 1 001 0000110000110001011110111011 1011011101: 11110110101001010111000111011101 1011011111: 10100011111100000010010010001000 1011100001: 11001010011001101011001011100001 1011100011: 10011111001100111110011110110100 1011100101: 11111001010101011000000111010010 1011100111: 1 01 01100000000001101010010000111 1011101001: 11000101011010011011110111101110 1011101011: 1 001 0000001111001110100010111011 1011101101: 11110110010110101000111011011101 1011101111: 101 00011000011111101101110001000 1011110001: 11001010100110011011001000011110 1011110011: 1011000010: 01100000110011001110011110110100 1011000100: 0000110101010101000000111010010 1011000110: 01010011111111111101010010000111 1011001000: 00111010100101101011110111101110 1011001010: 01101111110000111110100010111011 1011001100: 0000100110100101100011 101 101 1101 1011001110: 0101110011110000110110111 0001000 1011010000: 00110101011001101011001000011110 1011010010: 01100000001100111110011101001011 1011010100: 0000110010101011000000100101101 1011010110: 1010011000000001101010001111000 1011011000: 00111010011010011011110100010001 1011011010: 01101111001111001110100001000100 1011011100: 0001001010110101000111000100010 1011011110: 01011100000011111101101101110111 1011100000: 00110101100110010100110100011110 1011100010: 01100000110011000001100001001011 1011100100: 00000110101010100111111000101101 1011100110: 01010011111111110010101101111000 1011101000: 00111010100101100100001000010001 1011101010: 01101111110000110001011101000100 1011101100: 00001001101001010111000100100010 1011101110: 01011100111100000010010001110111 1011110000: 00110101011001100100110111100001 1011110010: 0110000000110011000110001011 0100 1011110100: 46 (continuação) 10011111110011001110011101001011 1011110101: 11111001101010101000000100101101 1011110111: 1 01 01 1 001 11111111101010001111000 1011111001: 11000101100101101011110100010001 1011111011: 10010000110000111110100001000100 1011111101: 1111011010100101100011100010001 ο 1011111111: 1 01 000111111 000011 011 01101110111 1100000001: 11101001001100011100101110000101 1100000011: 10111100011001001001111011010000 1100000101: 11011010000000101111100010110110 1100000111: 10001111010101111010110111100011 1100001001: 1110011000111110110001001000101 ο 1100001011: 10110011011010111001000111011111 1100001101: 11010101000011011111011110111001 1100001111: 10000000010110001010001011101100 1100010001: 11101001110011101100101101111010 1100010011: 10111100100110111001111000101111 1100010101: 11011010111111011111100001001001 1100010111 : 10001111101010001010110100011100 1100011001: 11100110110000011100010001110101 1100011011 :10110011100101001001000 100100000 1100011101: 11010101111100101111011101000110 1100011111: 10000000101001111010001000010011 1100100001: 11101001001100010011010001111010 1100100011: 10111100011001000110000100101111 00000110010101010111111011010010 1011110110: 01010011000000000010101110000111 1011111000: 00111010011010010100001011101110 1011111010: 01101111001111000001011110111011 1011111100: 00001001010110100111000111011101 1011111110: 01011100000011110010010010001000 11 00000000: 00010110110011100011010001111010 1100000010: 01000011100110110110000100101111 1100000100: 00100101111111010000011101001001 1100000110: 011100001 01 010000101001000011100 1100001000: 00011001110000010011101101110101 1100001010: 01001100100101000110111000100000 1100001100: 00101010111100100000100001000110 1100001110: 01111111101001110101110100010011 1100010000: 00010110001100010011010010000101 1100010010: 01 000011 011 001000110000111010000 1100010100: 01 001 01 0000001 0000001 illolloilo 1100010110: 01110000010101110101001011100011 1100011000: 00011001001111100011101110001010 1100011010: 01001100011010110110111011011111 1100011100: 01 01 01 0000011010000100010111 001 1100011110: 01111111010110000101110111101100 1 100100000: 00010110110011101100101110000101 1100100010: 01 0000111 0011 0111 001111 011 01 0000 47

Tabela le 1100100100: 1100100101: 00100101111111011111100010110110 11011010000000100000011101001001 1100100110: 1100100111: 01110000101010001010110111100011 1000111101 01 01110101 001 0000111 00 1100101000: 1100101001: 00011001110000011100010010001010 111 001100011111 0001110110111 01 01 1 100101010: 1-100101011: 01001100100101001001000111011111 10110011011010110110111000100000 1100101100: 1100101101: 00101010111100101111011110111001 11010101000011010000100001000110 1100101110: 1100101111: 01111111101001111010001011101100 10000000010110000101110100010011 1100110000: 1100110001: 000101100011000111001101101111010 11101001110011100011010010000101 1100110010: 1100110011: 01 000011 011 00100100111 10001 01111 10111100100110110110000111010000 1100110100: 1100110101: 00100101000000101111100001001001 11011010111111010000011110110110 1100110110: 1100110111: 01 1 1 0000001 01 0111101 01 101 000111 00 10001111101010000101001011100011 1100111000: 1100111001: 0001 1 001 001 1111 0110001 00011 1 01 01 11100110110000010011101110001010 1100111010: 1100111011: 01001100011010111001000100100000 10110011100101000110111011011111 1100111100: 1100111101: 00101010000011011111011101000110 11010101111100100000100010111001 1100111110: 1100111111: 01111111 01 011 000101000100001 0011 100000001010011101011101111 011 00 1101000000: 1101000001: 00111110101 01101110001 00000011 01 11 000001010100100011101111110010 1101000010: 1101000011: 01101011111110001001000101011000 10010100000001110110111010100111 1101000100: 1101000101: 00001101100111101111011100111110 11110010011000010000100011000001 1101000110: 1101000111: 01011000110010111010001001101011 10100111001101000101110110010100 1101001000: 1101001001: 00110001101 0001 011001 0110000001 0 11001110010111010011010011111101 1101001010: 1101001011: 011 001 00111101111001111001 01 0111 10011011000010000110000110101000 1101001100: 1101001101: 00000010100100011111100000110001 11111101011011100000011111001110 1101001110: 1.101001111: 010101111100010010101101011001 00 10101000001110110101001010011011 1101010000: 1101010001: 00111110010100101100010011110010 11000001101011010011101100001101 1101010010: 1101010011: 01101011000001111001000110100111 10010100111110000110111001011000 1101010100: 1101010101: 00001101011000011111011111000001 11110010100111100000100000111110 48 (continuação) 1101010110: 1101010111: 01011000001101001010001010010100 10100111110010110101110101101011 1101011000: 1101011001: 00110001010111011100101111111101 11001110101000100011010000000010 1101011010: 1101011011: 01100100000010001001111010101000 10011011111101110110000101010111 1101011100: 1101011101: 0000001001101110111110001 1 0011 1 0 111111011001000100000111001 1 0001 1101011110: 1101011111: 010101 11001 110111010110110011011 1 01 010001100010001010010011001 00 1101100000: 1101100001: 00111110101011010011101111110010 11000001010100101100010000001101 1101100010: 1101100011: 01101011111110000110111010100111 10010100000001111001000101011000 1101100100: 1101100101: 0000110110011110000010001 1 000001 111100100110000111110111001111 10 1101100110: 1101100111: 01011000110010110101110110010100 10100111001101001010001001101011 1101101000: 1101101001: 00110001101000100011010011111101 11001110010111011100101100000010 1101101010: 1101101011: 01100100111101110110000110101000 10011011000010001001111001010111 1101101100: 1101101101: 000000101001000100000111110011 1 0 111111010110111011111000000110001 1101101110: 1101101111: 01010111110001000101001010011011 10101000001110111010110101100100 1101110000: 1101110001: 00111110010100100011101100001101 11000001101011011100010011110010 1101110010: 1.101110011: 01101011000001110110111001011000 1001 0100111110001001000110100111 1101110100: 1101110101: 00001101011000010000100000111110 11110010100111101111011111000001 1101110110: 1101110111: 01011000001101000101110101101011 1010011111 0010111 010001 01 001 01 00 1101111000: 1101111001: 00110001010111010011010000000010 11001110101000101100101111111101 1101111010: 1101111011: 01100100000010000110000101010111 10011011111101111001111010101000 1101111100: 1101111101: 00000010011011100000011100110001 11111101100100011111100011001110 1101111110: 1101111111: 01010111001110110101001001100100 10101000110001001010110110011011 1110000000: 1110000001: 0001 011100000011010110011 01111 01 11101000111111001010011001000010 1110000010: 1110000011: 01 000010010101100000110011101000 10111101101010011111001100010111 1110000100: 1110000101: 0010010000110000011010101 000111 0 11011011110011111001010101110001 1110000110: 1110000111: 01110001011001010011111111011011 100011101001101011000000001001 00 1110001000: 1110001001: 49 (continuação) 00011000000011000101011010110010 1110001010: 01 0011 01 0101100100000011111 00111 1110001100: 00101011001111110110010110000001 1110001110: 01111110011010100011000011010100 1110010000: 000101111111100010110010100001 ο 1110010010: 010000101 0101 001 000011 000001 0111 1110010100: 001 001 0011 001111 011 010100111 0001 1110010110: 01110001100110100011111100100100 1110011000: 00011000111100110101011001001101 1110011010: 01001101101001100000001100011000 1110011100: 0010101111000000011001010111111 ο 1110011110: 01111110100101010011000000101011 1110100000: 0001 0111 00000011101001100100001 ο 11101000010: 01000010010101101111001100010111 1110100100: 00100100001100001001010101110001 1110100110: 01110001011001011100000000100100 1110101000: 0001 1 00000001 1 001 01 01 001 01 0011 01 1110101010: 01001101010110011111110000011000 1110101100: 00101011001111111001101001111110 1110101110: 01111110011010101100111100101011 1110110000: 00010111111111001010011010111101 1110110010: 01000010101010011111001111101000 1110110100: 001 001 001 1 001 11 1 1 001 01 01 1 000111 ο 1110110110: 01110001100110101100000011011011 1110111000: 00011000111100111010100110110010 1110111010: 01001101101001101111110011100111 11100111111100111010100101001101 1110001011: 10110010101001101111110000011000 1110001101: 110101001100000010011010011111 ο 1110001111: 10000001100101011100111100101011 1110010001: 1110100000000111010011010111101 1110010011: 10111101010101101111001111101000 1110010101: 1101101100110000100101011000111 ο 1110010111: 10001110011001011100000011011011 1110011001: 11100111 000011 001 0101 0011011001 ο 1110011011: 101100100101100111111100111001 11 1110011101: 11010100001111111001101010000001 1110011111: 10000001011010101100111111010100 1110100001: 11101000111111000101100110111101 1110100011: 10111101101010010000110011101000 1110100101: 11011011110011110110101010001110 1110100111: 10001110100110100011111111011011 1110101001: 111001111111001101010110101 10010 1110101011: 1 01 10010101001100000001111100111 1110101101: 11010100110000000110010110000001 1110101111: 10000001100101010011000011010100 1110110001: 11101000000000110101100101 00001 ο 1110110011: 1011110101010110000011000001 01 1 1 1110110101: 11011011001100000110101001 110001 1110110111: 10001110011001010011111100100100 1110111001: 11100111000011000101011001001101 1110111011: 10110010010110010000001100011000 50 (continuação) 1110111100: 00101011110000001001101010000001 1110111110: 01111110100101011100111111010100 1111000000: 001 1 1 1 110Í1 00000101 010011 1001010 1111000010: 01101010001101011111110010011111 1111000100: 00001100010100111001101011111001 1111000110: 01011001000001101100111110101100 1111001000: 001 1 000001 1 01 1 1 11 01 001 1 011 0001 01 1111001010: 011001010011101011110011 10010000 1111001100: 00000011010111001001010111110110 1111001110: 0101011000001001110000001010001 1 1111010000: 00111111100111111010100100110101 1111010010: 01101010110010101111110001100000 1111010100: 00001 1001 0101100100110100000011 ο 1111010110: 01011001111110011100111101010011 1111011000: 00110000100100001010011000111010 1111011010: 01100101110001011111001101101111 1111011100: 00000011101000111001010100001001 1111011110: 010101101111011011000000011100 1111100000: 001111110110000001010110001 10101 1111100010: 01101010001101010000001101 100000 1111100100: 00001100010100110110010100000110 1111100110: 01 011001000001100011000001010011 1111101000: 00110000011011110101100100111010 1111101010: 01100101001110100000110001101111 1111101100: 00000011010111000110101000001001 1110111101: 11010100001111110110010101111110 1110111111: 10000001011010100011000000101011 1111 000001:11 000000100111110101011 ο 00110101 1111000011: 1001010111001010000000110110000 1111000101: 11110011101011000110010100000110 1111000111: 10100110111110010011000001010011 1111001001: 11001111100100000101100100111010 1111001011: 10011010110001010000110001101111 1111001101: 11111100101000110110101000001001 1111001111: 101010011111011000011111101011 100 1111010001: 11000000011000000101011011001010 1111010011: 1 001 01 01 001 1 01 01 000000111 0011111 1111010101: 11110011010100110110010111111001 1111010111: 101001100000011000110000101011 00 1111011001: 11001111011011110101100111000101 1111011011: 10011010001110100000110010010000 1111011101: 1111110001011100011010101111011 ο 1111011111: 101 01001 000010010011111110100011 1111100001: 11000000100111111010100111001010 1111100011: 10010101110010101111110010011111 1111100101: 11110011101011001001101011111001 1111100111: 10100110111110011100111110101100 1111101001: 11 0011111 00100001010011011000101 1111101011: 10011010110001011111001110010000 51

Tabela lf 1111101101 : 11111100101000111001010111110110 1111101110 : 01 010110000010010011111101 0111 00 1111101111 : 10101001111101101100000010100011 1111110000 00111111100111110101011011001010 1111110001 : 11 000000011000001010100100110101 1111110010 : 01101010110010100000001110011111 1111110011 10010101001101011111110001100000 1111110100 : 00001100101011000110010111111001 1111110101 : 11110011010100111001101000000110 1111110110 : 01011001111110010011000010101100 1111110111 : 10100110000001101100111101010011 1111111000 : 00110000100100000101100111000101 1111111001 : 11001111011011111010011000111010 1111111010 : 01100101110001010000110010010000 1111111011 : 10011010001110101111001101101111 1111111100 000000111 0100011 011 010101111 0110 1111111101 : 11111100010111001001010100001001 1111111110 : 01 010110111101100011111110100011 1111111111 : 10101001000010011100000001011100 0 aparelho de descodificação de acordo com a forma de realização da presente invenção será descrito fazendo um código de Walsh predeterminada num referência à FIG. 9. Um sinal de entrada r (t) é aplicado a 15 multiplicadores 902 a 906 e a uma calculadora 920 de correlação. 0 sinal de entrada r(t) foi codificado com predeterminado e uma sequência de máscara 52 transmissor. Um gerador 910 de sequência de máscara gera todas as possiveis 15 sequências de máscara Ml a M15. Os multiplicadores 902 a 906 multiplicam as sequências de máscara recebidas do gerador 910 de sequência de máscara pelo sinal de entrada r(t). O multiplicador 902 multiplica o sinal de entrada r(t) por uma sequência de máscara Ml recebida a partir do gerador 910 de sequência de máscara. O multiplicador 904 multiplica o sinal de entrada r(t) por uma sequência de máscara M2 recebida a partir do gerador 910 de sequência de máscara. O multiplicador 906 multiplica o sinal de entrada r(t) por uma sequência de máscara M15 recebida a partir do gerador 910 de sequência de máscara. Se o transmissor codificou os bits de TFCI com a sequência de máscara predeterminada, uma das saidas dos multiplicadores 902 a 906 fica livre da sequência de máscara, o que significa que a sequência de máscara não tem qualquer efeito nas correlações calculadas por uma das calculadoras de correlação. Por exemplo, se o transmissor utilizou a sequência de máscara M2 para codificar os bits de TFCI, a saída do multiplicador 904 que multiplica a sequência de máscara M2 por o sinal de entrada r(t) fica livre da sequência de máscara. O sinal livre da sequência de máscara é codificado com bits de TFCI com o código de Walsh predeterminado. As calculadoras de correlação 920 a 926 calculam as correlações do sinal de entrada r(t) e das saídas dos multiplicadores 902 a 906 para 64 códigos bi-ortogonais. Os 64 códigos bi-ortogonais foram anteriormente definidos. A calculadora de correlação 920 calcula os valores de correlação do sinal de entrada r(t) para os 64 códigos bi-ortogonais com comprimento de 32, selecciona o valor máximo de correlação a partir das 64 correlações e emite o valor de correlação seleccionado, um índice de código bi-ortogonal correspondendo ao valor de correlação seleccionado e o seu índice único "0000" a um comparador 940 de correlação. 53 A calculadora 922 de correlação calcula os valores de correlação da saída do multiplicador 902 para os 64 códigos bi-ortogonais, selecciona o valor máximo das 64 correlações, e emite o valor de correlação seleccionado, um índice de código bi-ortogonal correspondendo à correlação seleccionada, e o seu índice único "0001" para o comparador 940 de correlação. A calculadora 924 de correlação calcula os valores de correlação da saída do multiplicador 904 para os 64 códigos bi-ortogonais, selecciona o valor máximo dos 64 valores de correlação, emite o valor de correlação seleccionado, um índice de código bi-ortogonal correspondendo ao valor de correlação seleccionado, e o seu índice único "0010" para o comparador 940 de correlação. Outras calculadoras de correlação (não mostradas) calculam os valores de correlação das saídas dos correspondentes multiplicadores para os 64 códigos bi-ortogonais e funcionam de uma maneira semelhante à das calculadoras de correlação acima descritas, respectivamente.

Finalmente, a calculadora 926 de correlação calcula os valores de correlação da saída do multiplicador 906 para os 64 códigos bi-ortogonais, selecciona o valor máximo das 64 correlações, e emite o valor de correlação seleccionado, um índice de código bi-ortogonal correspondendo ao valor de correlação seleccionado, e o seu índice único "1111" para o comparador 940 de correlação.

Os índices únicos das calculadoras 920 a 926 de correlação são os mesmos que os índices das sequências de máscara multiplicados pelo sinal de entrada r(t) nos multiplicadores 902 a 906. A Tabela 2 apresenta, a título de exemplo, os 15 índices de máscara multiplicados nos multiplicadores e um índice de máscara atribuído para o caso de não ser utilizada qualquer sequência de máscara. 54

Tabela 2 sequência de máscara índice de sequência de máscara sequência de máscara índice de sequência de máscara não utilizado 0000 M8 1000 Ml 0001 M9 1001 M2 0010 M10 1010 M3 0011 Ml 1 1011 M4 0101 M12 1100 M5 0101 M13 1101 M6 0110 M14 1110 M7 0111 M15 1111

Conforme mostrado na Tabela 2, a calculadora 922 de correlação, que recebe o sinal que é o produto do sinal de entrada r(t) pela sequência de máscara Ml, emite "0001" como seu indice. A calculadora 926 de correlação, que recebe o sinal que é o produto do sinal de entrada r(t) pela sequência de máscara M15, emite "1111" como seu índice. A calculadora 920 de correlação, que recebe apenas o sinal de entrada r(t), emite "0000" como seu índice.

Entretanto, os índices do código bi-ortogonal são expressos num código binário. Por exemplo, se a correlação para W4 que é o complemento de W4 é o maior valor de correlação, um correspondente índice de código bi-ortogonal (aO a a9) é "001001". O comparador 940 de correlação compara os 16 valores máximos de correlação recebidos das calculadoras 920 a 926 de correlação, selecciona o maior valor de correlação a partir dos 55 16 valores máximos de correlação recebidos, e emite bits de TFCI com base no indice de código bi-ortogonal e no indice de sequência de máscara (o indice único) recebido da calculadora de correlação que corresponde ao maior valor de correlação. Os bits de TFCI podem ser determinados através da combinação do índice de código bi-ortogonal e do índice da sequência de máscara. Por exemplo, se o índice de sequência de máscara for ο M4 (0100) e o índice de código bi-ortogonal for o de W4 (001001) , os bits de TFCI (a9 a aO) são "o índice M4 (0100) + o índice de W4 (001001)". Isto é, os bits de TFCI (a9 a aO) são "0100001001".

Assumindo que o transmissor transmitiu símbolos de código correspondendo a bits de TFCI (aO a a9) "1011000010", pode dizer-se que o transmissor codificou os bits de TFCI com W6 e M4 de acordo com o processo de codificação acima descrito. O receptor pode determinar que o sinal de entrada r(t) é codificado com a sequência de máscara M4 através da multiplicação do sinal de entrada r(t) pelas sequências de máscara, e que o sinal de entrada r(t) é codificado com W6 através do cálculo das correlações do sinal de entrada r(t) com todos os códigos bi-ortogonais. Baseado no exemplo acima, a quinta calculadora de correlação (não mostrada) irá emitir o maior valor de correlação, o índice de W6 (101100) e o seu índice único (0010) . Depois, o receptor emite os bits de TFCI (aO a a9) "1011000010" descodificados, através da adição do índice de W6' "101100" e o índice de M4 "0010".

Na forma de realização do aparelho de descodificação, o sinal de entrada r(t) é processado em paralelo de acordo com o número de sequências de máscara. Pode ainda ser considerado que o sinal de entrada r(t) é multiplicado, sequencialmente, com as sequências de máscara e as correlações dos produtos são calculadas, sequencialmente, noutra forma de realização do aparelho de descodificação. 56 A FIG. 17 ilustra outra forma de realização do aparelho de descodificação.

No que se refere à FIG. 17, uma memória 1720 armazena um sinal de entrada r(t) de 32 símbolos. Um gerador 1710 de sequência de máscara gera 16 sequências de máscara que foram utilizadas no transmissor e emite-as sequencialmente. Um multiplicador 1730 multiplica uma das 16 sequências de máscara recebidas do gerador 1710 de sequência de máscara pelo sinal de entrada r(t) recebido da memória 1720. Uma calculadora 1740 de correlação calcula a saída do multiplicador 1730 para 64 códigos bi-ortogonais com comprimento de 32 e emite o valor máximo de correlação e o índice de um código bi-ortogonal correspondendo ao maior valor de correlação a um comparador 1750 de correlação. O comparador 1750 de correlação armazena o valor máximo de correlação e o índice de código bi-ortogonal recebido da calculadora 1740 de correlação, e o índice da sequência de máscara recebido do gerador 1710 de sequência de máscara.

Ao terminar o processo acima com a sequência de máscara, a memória 1720 emite o sinal de entrada r(t) armazenado ao multiplicador 1730. O multiplicador 1730 multiplica o sinal de entrada r(t) por uma das outras sequências de máscara. A calculadora 1740 de correlação calcula a correlação da saída do multiplicador 1730 com os 64 códigos bi-ortogonais com comprimento 32 e emite o valor máximo de correlação e o índice de um código bi-ortogonal correspondendo ao valor máximo de correlação. O comparador 1750 de correlação armazena o valor máximo de correlação, o índice de código bi-ortogonal correspondendo ao valor máximo de correlação, e o índice de sequência de máscara recebido do gerador 1710 de sequência de máscara. 57 0 processo acima é efectuado em todas as 16 sequências de máscara geradas a partir do gerador 1710 de sequência de máscara. Depois, 16 valores máximos de correlação, cujos indices de códigos bi-ortogonais correspondendo ao valor máximo de correlação, são armazenados no comparador 1750 de correlação. O comparador 1750 de correlação compara os 16 valores de correlação armazenados e selecciona aquele com a maior correlação e emite os bits de TFCI através da combinação dos indices do código bi-ortogonal e o indice da sequência de máscara correspondendo ao valor máximo de correlação seleccionado. Quando a descodificação dos bits de TFCI estiver completada, o sinal de entrada r(t) é apagado da memória 1720 e o próximo sinal de entrada r(t+l) é armazenado.

Enquanto o comparador 1750 de correlação compara os 16 valores máximos de correlação num só momento no aparelho de descodificação da FIG. 17, pode ser considerada uma comparação de valor de correlação em tempo real. Isto é, a primeira entrada de valor máximo de correlação é comparada com a próxima entrada de valor máximo de correlação e o maior dos dois valores de correlação e um indice de sequência de máscara e um indice de código bi-ortogonal correspondendo à correlação são armazenados. Depois, a terceira entrada de correlação máxima é comparada com a correlação armazenada e a maior das duas correlações e um indice de sequência de máscara e um indice de código bi-ortogonal correspondendo à correlação seleccionada são armazenados. Esta comparação/operação ocorre 15 vezes que é o número de sequências de máscara geradas a partir do gerador 1710 de sequência de máscara. No final de todas as operações, o comparador 1710 de correlação emite o indice (aO a a6) de código bi-ortogonal finalmente armazenado e o indice (a7 a a9) de sequência de máscara e emite os bits adicionados como bits de TFCI. 58 A FIG. 10 é um fluxograma que ilustra o funcionamento do comparador 940 de correlação mostrado na FIG. 9. O comparador 940 de correlação armazena os 16 valores máximos de correlação, selecciona o maior valor de correlação de entre os 16 valores máximos de correlação e emite bits de TFCI com base nos indices de um código bi-ortogonal e de uma sequência de máscara correspondendo ao maior valor de correlação seleccionado. Os 16 valores de correlação são comparados, e bits de TFCI são emitidos com base nos indices de um código bi-ortogonal e de uma sequência de máscara correspondente ao maior valor de correlação.

No que se refere à FIG. 10, um indice i máximo de correlação é estabelecido em 1 e os indices de um valor máximo de correlação, um código bi-ortogonal e uma sequência de máscara a serem verificados, são colocados a Os no passo 1000. No passo 1010, o comparador 940 de correlação recebe um Io valor máximo de correlação, um Io indice de código bi-ortogonal e um Io índice de sequência de máscara vindo da calculadora 920 de correlação. O comparador 940 de correlação compara o Io máximo de correlação com um anterior valor máximo de correlação no passo 1020. Se o Io máximo de correlação for maior que o anterior máximo de correlação, o processo vai para o passo 1030. Se o Io máximo de correlação for igual ou inferior ao anterior máximo de correlação, o processo vai para o passo 1040. No passo 1030, o comparador 940 de correlação designa o Io máximo de correlação como o máximo de correlação final e armazena os l°s índices do código bi-ortogonal e da sequência de máscara como índices finais do código bi-ortogonal e da sequência de máscara. No passo 1040, o comparador 940 de correlação compara o indice i com o número 16 das calculadoras de correlação para determinar se todos os 16 máximos de correlação estão completamente comparados. Se i não for 16, o indice i é incrementado em 1 no 59 passo 1060 e o processo volta ao passo 1010. Depois, o processo acima é repetido.

No passo 1050, o comparador 940 de correlação emite os índices do código bi-ortogonal e da sequência de máscara que correspondem ao máximo de correlação final como bits descodificados. O índice de código bi-ortogonal e o índice de sequência de máscara correspondendo aos bits descodificados são os que correspondem ao máximo de correlação final entre os 16 valores máximos de correlação recebidos das 16 calculadoras de correlação. 3. Segunda Forma de Realização do Aparelho e Método de Codificação/Descodificação O codificador (32, 10) de TFCI que emite uma palavra de código de TFCI com 32 símbolos considerando 16 intervalos foi descrito na primeira forma de realização da presente invenção. Recentemente, as especificações da norma IMT 2000 ditam a existência de 15 intervalos numa trama. Consequentemente, a segunda forma de realização da presente invenção destina-se a um codificador (30, 10) de TFCI que emite uma palavra de código de TFCI com 30 símbolos considerando 15 intervalos. Consequentemente, a segunda forma de realização da presente invenção sugere um aparelho e método de codificação para emitir 30 símbolos de código através da perfuração de dois símbolos de 32 símbolos de código (palavra de código) conforme gerado a partir do codificador (32, 10) de TFCI.

Os aparelhos de codificação de acordo com a primeira e segunda forma de realização da presente invenção têm configurações iguais com excepção das sequências emitidas por um gerador de um bit, um gerador de código de Walsh básico, e um 60 gerador de sequência de máscara de base. O aparelho de codificação emite símbolos codificados com um comprimento de 30 em que o símbolo #0 (Io símbolo) e o símbolo #16 (17° símbolo) são perfurados no aparelho de codificação da segunda forma de realização.

No que se refere à FIG. 8, 10 bits aO a a9 de informação de entrada são aplicados à entrada do 840 a 849. O gerador 800 de um bit emite símbolos ls (comprimento 32) para o multiplicador 840 . O multiplicador 840 multiplica o bit aO de informação de entrada por cada um dos 32 símbolos recebidos do gerador 800 de um bit. O gerador 810 de códigos de Walsh básicos gera simultaneamente códigos de Walsh básicos Wl, W2, W4, W8 e W16 com comprimento de 32. O multiplicador 841 multiplica o bit al de informação de entrada pelo código de Walsh básico Wl "01010101010101010101010101010101". O multiplicador 842 multiplica o bit a2 de informação de entrada pelo código de

Walsh básico W2 "00110011001100110011001100110011". O multiplicador 843 multiplica o bit a3 de informação de entrada pelo código de Walsh básico W4 "00001111000011110000111100001111". O multiplicador 844 multiplica o bit a4 de informação de entrada pelo código de

Walsh básico W8 "00000000111111110000000011111111". O multiplicador 845 multiplica o bit a5 de informação de entrada pelo código de Walsh básico W16 "00000000000000001111111111111111". O gerador 820 de sequências de máscara de base gera simultaneamente sequências de máscara de base Ml, M2, M4 e M8 com comprimento de 32. O multiplicador 846 multiplica o bit a6 de informação de entrada pela sequência de máscara de base Ml "00101000011000111111000001110111". O multiplicador 847 multiplica o bit a7 de informação de entrada pela sequência de 61 "00000001110011010110110111000111". máscara de base M2 "00000001110011010110110111000111". O multiplicador 848 multiplica o bit a8 de informação de entrada pela sequência de máscara de base M4 "00001010111110010001101100101011". O multiplicador 849 multiplica o bit a9 de informação de entrada pela sequência de máscara de base M8 "00011100001101110010111101010001". Os multiplicadores 840 a 849 funcionam como interruptores que controlam a saida ou a geração dos bits vindos do gerador de um bit, de cada um dos códigos de Walsh básicos e de cada uma das sequências de máscara de base. O adicionador 860 soma as saidas dos multiplicadores 840 a 849, simbolo a simbolo, e emite 32 simbolos codificados (i. e., uma palavra de código de TFCI). Dos 32 simbolos codificados, dois simbolos serão perfurados em posições pré-determinadas (i. e.,, o simbolo #0 (Io simbolo) e o simbolo #16 (17° simbolo) da saida do adicionador 860 serão perfurados). Os restantes 30 simbolos tornar-se-ão nos 30 simbolos de TFCI. Será fácil de modificar a segunda forma de realização da presente invenção. Por exemplo, o gerador 800 de um bit, o gerador 810 de códigos de walsh básicos, o gerador 820 de sequências de máscara de base podem gerar 30 simbolos que excluem os simbolos #0 e #16. O adicionador 860 adiciona então a saida do gerador 800 de um bit, do gerador 810 de códigos de walsh básicos e do gerador 820 de sequências de máscara de base, bit a bit, e emite 30 simbolos codificados como simbolos de TFCI. A FIG. 12 é um método de codificação para a segunda forma de realização da presente invenção. O fluxograma ilustra os passos do aparelho de codificação de acordo com a segunda forma de realização da presente invenção quando o número de intervalos é de 15. 62

No que se refere à FIG. 12, 10 bits aO a a9 de informação de entrada são recebidos e determina-se um valor inicial 0 para a soma variável e j no passo 1200. No passo 1210, é determinado se j é 30. Se j não for 30 no passo 1210, os jésimos símbolos Wl(j), W2(j), W4(j), W8(j) e W16(j) dos códigos de Walsh básicos Wl, W2, W4, W8 e W16 (cada um tendo dois bits perfurados) e os jésimos símbolos Ml (j) , M2(j), M4(j) e M8(j) das sequências de máscara de base Ml, M2, M4 e M8 (cada uma tendo dois bits perfurados) são recebidas no passo 1220. Depois, os símbolos recebidos são multiplicados com bits de informação de entrada numa base de símbolos e os símbolos multiplicados são somados no passo 1230. No passo 1240, a soma indicando o jesimo símbolo de código obtido é dada como saída. No passo 1250, j é incrementado em 1 e depois o processo volta ao passo 1210. Entretanto, se j for 30 no passo 1210, o processo de codificação termina. O codificador (30, 10) emite 1024 palavras de código equivalentes às palavras de código do codificador (32, 10) com os símbolos #0 e #16 perfurados. Consequentemente, o número total de informação que pode ser expressa é de 1024. A saída de um codificador (30, 9) consiste em combinações de 32 códigos de Walsh com comprimento de 30 obtidas através da perfuração dos símbolos #0 e #16 de cada um dos 32 códigos de Walsh com comprimento de 32, 32 códigos bi-ortogonais obtidos através da adição de 1 a cada símbolo dos códigos de Walsh perfurados (multiplicando -1 por cada símbolo no caso de um número real) e 8 sequências de máscara obtidas através da combinação de quaisquer três das quatro sequências de máscara de base perfuradas. A saída de um codificador (30, 8) consiste em combinações de 32 códigos de Walsh com comprimento de 30 obtidas através da 63 perfuração dos símbolos #0 e #16 vindos de cada um dos 32 códigos de Walsh tendo um comprimento de 32 simbolos, 32 códigos bi-ortogonais obtidos através da adição de 1 a cada simbolo dos códigos de Walsh perfurados (multiplicando -1 por cada simbolo no caso de um número real) e 4 sequências de máscara obtidas através da combinação de quaisquer duas das quatro sequências de máscara de base perfuradas. A sarda de um codificador (30, 7) consiste em combinações de 32 códigos de Walsh com comprimento de 30 obtidas através da perfuração dos simbolos #0 e #16 vindos de cada um dos 32 códigos de Walsh tendo um comprimento de 32 simbolos, 32 códigos bi-ortogonais obtidos através da adição de 1 a cada simbolo dos códigos de Walsh perfurados (multiplicando -1 por cada simbolo no caso de um número real) e uma das quatro sequências de máscara de base perfuradas.

Todos os codificadores acima, para proporcionar um TFCI ampliado, têm uma distância minima de 10. Os codificadores (30, 9), (30, 8) e (30, 7) podem ser implementados bloqueando a entrada e a saida de, pelo menos, uma das quatro sequências de máscara de base geradas a partir do gerador de sequências de máscara de base 820 mostrado na FIG. 8.

Os codificadores acima codificam de forma flexivel os bits de TFCI de acordo com o número de bits de TFCI e têm uma distância minima maximizada que determina o desempenho da codificação.

Um aparelho de descodificação de acordo com a segunda forma de realização da presente invenção tem a mesma configuração e funcionamento que o aparelho de descodificação da primeira forma de realização com a excepção dos diferentes comprimentos de 64 sinal dos símbolos codificados. Isto é, depois da codificação (32, 10) , dois símbolos dos 32 símbolos codificados são perfurados, ou códigos de Walsh básicos com dois símbolos perfurados e sequências de máscara de base com dois símbolos perfurados são utilizados para gerar os 30 símbolos codificados. Consequentemente, com a excepção do sinal recebido r(t) que inclui um sinal com 30 símbolos codificados e a inserção de sinais fictícios nas posições perfuradas, todas as operações de descodificação são iguais à descrição da primeira forma de realização da presente invenção.

Como na FIG. 17, esta segunda forma de realização da descodificação pode também ser implementada a partir de um único multiplicador para multiplicar as máscaras com r(t) e uma única calculadora de correlação para calcular os valores de correlação dos códigos bi-ortogonais. 4. Terceira Forma de Realização do Aparelho e Método de Codificação/Descodificação A terceira forma de realização da presente invenção proporciona um aparelho de codificação para bloquear a saída de um gerador de um bit no codificador (30, 7), (30, 8), (30, 9) ou (30, 10) (de aqui em diante expresso por (30, 7-10)) da segunda forma de realização e para gerar outra sequência de máscara, em sua substituição, a fim de estabelecer uma distância mínima de 11. Os codificadores referem-se a um codificador que emite uma palavra de código de TFCI com 30 símbolos para uma entrada de 7, 8, 9 ou 10 bits de TFCI. A FIG. 14 é um diagrama de blocos de uma terceira forma de realização do aparelho de codificação para a codificação de um 65 TFCI no sistema IMT 2000. No desenho, o codificador (30, 7-10) é configurado para ter uma distância minima de 11. O aparelho de codificação da terceira forma de realização é semelhante em estrutura ao da segunda forma de realização com a excepção de se proporcionar ainda, no aparelho de codificação de acordo com a terceira forma de realização da presente invenção, um gerador 1480 de sequências de máscara para gerar uma sequência de máscara de base Ml 6 e um interruptor 147 0 para comutar o gerador 1480 de sequências de máscara e um gerador 1400 de um bit para um multiplicador 1440.

As sequências de máscara de base Ml, M2, M4, M8 e Ml6 de dois bits perfurados, conforme utilizadas na FIG. 14, são

Ml=000001011111000010110100111110 M2=000110001100110001111010110111 M4=010111100111101010000001100111 M8=011011001000001111011100001111

Ml 6=100100011110011111000101010011

No que se refere à FIG. 14, quando é utilizado um codificador (30, 6), o interruptor 1470 comuta o gerador 1400 de um bit para o multiplicador 1440 e bloqueia todas as sequências de máscara de base geradas a partir de um gerador 1480 de sequências de máscara de base. O multiplicador 1440 multiplica os simbolos vindos do gerador 1400 de um bit pelo bit aO de informação de entrada, simbolo a simbolo.

Se for utilizado um codificador (30, 7-10), o interruptor 1470 comuta o gerador 1480 de sequências de máscara para o multiplicador 1440 e utiliza selectivamente quatro sequências de máscara de base geradas a partir de um gerador 1420 de sequências de máscara de base. Neste caso, 31 sequências de 66 máscara Ml a M31 podem ser geradas através da combinação de 5 sequências de máscara de base. A estrutura e a operação que consistem em emitir simbolos de código para os bits aO a a9 de informação de entrada utilizando os multiplicadores 1440 a 1449 são as mesmas que as da primeira e segunda formas de realização. Consequentemente, a sua descrição será aqui omitida.

Conforme acima mencionado, o interruptor 1470 comuta o gerador 1480 de sequências de máscara para o multiplicador 1440 para utilizar o codificador (30, 7-10), enquanto que o interruptor 1470 comuta o gerador 1400 de um bit para o multiplicador 1440 para utilizar o codificador (30, 6).

Para a entrada de 6 bits de informação, o codificador (30, 6) emite uma palavra de código com 30 simbolos através da combinação de 32 códigos de Walsh com comprimento de 30 com 32 códigos bi-ortogonais obtidos através da inversão dos códigos de Walsh através da utilização do gerador 1400 de um bit.

Para a entrada de 10 bits de informação, o codificador (30, 10) emite uma palavra de código com 30 simbolos através da combinação de 32 códigos de Walsh com comprimento de 30 e 32 sequências de máscara geradas utilizando cinco sequências de máscara de base. Aqui, as cinco sequências de máscara de base são Ml, M2, M4, M8 e Ml6, conforme acima referido, e a sequência de máscara de base M16 é emitida pelo gerador 1480 de sequências de máscara que é adicionado para o aparelho de codificação de acordo com a terceira forma de realização da presente invenção. Consequentemente, podem ser obtidas 1024 palavras de código a partir do codificador (30, 10). O codificador (30, 9) emite uma palavra de código com 30 simbolos através da combinação de 32 67 códigos de Nalsh e 16 sequências de máscara, para a entrada de 9 bits de informação. As 16 sequências de máscara são obtidas através da combinação de quatro de cinco sequências de máscara de base. 0 codificador (30, 8) emite uma palavra de código com 30 símbolos através da combinação de 32 códigos de Walsh e 8 sequências de máscara, para a entrada de 8 bits de informação. As 8 sequências de máscara são obtidas através da combinação de três de cinco sequências de máscara de base. Para a entrada de 7 bits de informação, o codificador (30, 7) emite uma palavra de código com 30 símbolos através da combinação de 32 códigos de Walsh com comprimento de 30 e 4 sequências de máscara. As 4 sequências de máscara são obtidas através da combinação de duas de cinco sequências de máscara de base.

Todos os codificadores (30, 7-10) supracitados têm uma distância mínima de 11 para proporcionar TFCI ampliados. Os codificadores (32, 7-10) podem ser implementados através do controlo da utilização de, pelo menos, uma das cinco sequências de máscara de base geradas a partir do gerador 1420 de sequências de máscara de base e do gerador 1480 de sequências de máscara mostrado na FIG. 14. A FIG. 16 é um fluxograma que ilustra uma terceira forma de realização do processo de codificação de TFCI no sistema IMT 2000 de acordo com a presente invenção.

No que se refere à FIG. 16, 10 bits aO a a9 de informação (bits de TFCI) são recebidos e determina-se, no passo 1600, um valor inicial de 0 para a soma variável e j . A soma variável indica uma saída de símbolo de código final depois da adição com base em símbolos e a variável j indica o número de contagem da saída de símbolos de código finais depois da adição com base em símbolos. No passo 1610 é determinado se j é 30 perante o 68 comprimento de 30 dos códigos de Nalsh perfurados e das sequências de máscara utilizadas para a codificação. O propósito de efectuar o passo 1610 é o de determinar se os bits de informação de entrada estão codificados em relação aos 30 simbolos de cada código de Walsh e aos 30 simbolos de cada sequência de máscara.

Se j não for 30 no passo 1610, o que implica que a codificação não está completada em relação a todos os simbolos dos códigos de Walsh e das sequências de máscara, os jesimos simbolos Wl(j), W2(j), W4(j), W8(j) e W16(j) dos códigos de

Walsh básicos Wl, W2, W4, W8 e W16 e os jesimos simbolos Ml(j), M2(j), M4(j), M8(j) e M16(j) das sequências de máscara de base Ml, M2, M4, M8 E M16 são recebidos no passo 1620. No passo 1630, os bits de informação de entrada são multiplicados com os simbolos recebidos, simbolo a simbolo, e os produtos do simbolo são somados. O passo 1630 pode ser expresso como soma=a0 •M16(j)+al*Wl (j)+a2*W2 (j)+a3*W4 (j)+a4-W8 (j)+a5*W16(j) + a6-Ml (j ) +a7 -M2 (j ) +a8 -M4 (j ) +a9-M8 (j ) .....(Eq. 10)

Conforme referido na Eq. 10, um simbolo de código pretendido é obtido através da multiplicação de cada bit de informação de entrada pelos simbolos de um correspondente código de Walsh básico ou sequência de máscara de base e pela soma dos produtos.

No passo 1640, é emitida a soma indicando o jesimo simbolo de código obtido. No passo 1650, j é incrementado em 1 e depois o processo volta ao passo 1610. Entretanto, se j for 30 no passo 1610, o processo de codificação termina. 69

Será agora apresentada uma descrição da terceira forma de realização do aparelho de descodificação referente à FIG. 15. Um sinal de entrada r(t), que inclui o sinal de 30 símbolos codificados transmitidos por um transmissor e dois símbolos fictícios que foram inseridos nas posições que foram perfuradas pelo codificador, é aplicado a 31 multiplicadores 1502 a 1506 e a uma calculadora 1520 de correlação. Um gerador 1500 de sequências de máscara gera todas as possíveis 31 sequências de máscara com comprimento de 32 Ml a M31. Os multiplicadores 1502 a 1506 multiplicam as sequências de máscara recebidas do gerador 1500 de sequências de máscara pelo sinal de entrada r(t). Se um transmissor codificou bits de TFCI com uma sequência predeterminada de máscara, uma das saídas dos multiplicadores 1502 a 1506 fica livre da sequência de máscara, o que significa que a sequência de máscara não tem qualquer efeito na calculadora de correlação seguinte. Por exemplo, se o transmissor utilizou a sequência de máscara M31 para codificar os bits de TFCI, a saída do multiplicador 1506 que multiplica a sequência de máscara M31 pelo sinal de entrada r(t) fica livre da sequência de máscara. Todavia, se o transmissor não utilizou uma sequência de máscara, o sinal de entrada r(t) propriamente dito aplicado a uma calculadora 1520 de correlação é um sinal livre de sequência de máscara. Cada uma das calculadoras 1520 a 1526 de correlação calcula os valores de correlação das saídas dos multiplicadores 1502 a 1506 com 64 códigos bi-ortogonais com comprimento de 32, determina o valor máximo de correlação entre os 64 conjuntos de correlação, e emite os valores máximos de correlação determinados, os índices de cada código bi-ortogonal correspondendo aos valores máximos de correlação determinados, e cada índice das sequências de máscara para um comparador 1540 de correlação, respectivamente. 70 0 comparador 1540 de correlação compara os 32 valores máximos de correlação recebidos das calculadoras 1520 a 1526 de correlação e determina o maior dos valores máximos de correlação como um máximo de correlação final. Depois, o comparador 1540 de correlação emite os bits de TFCI descodificados transmitidos pelo transmissor com base nos índices do código bi-ortogonal e da sequência de máscara correspondendo ao valor máximo de correlação final. Como na FIG. 17, a terceira forma de realização da presente invenção pode também ser implementada por um único multiplicador para multiplicar as máscaras com r(t) e uma única calculadora de correlação para calcular os valores de correlação dos códigos bi-ortogonais.

Conforme acima descrito, a presente invenção proporciona um aparelho e método para a codificação e descodificação de um TFCI básico e um TFCI ampliado variável para que o hardware seja simplificado. Outra vantagem é que o suporte de esquemas de codificação de correcção de erro, quer de TFCI básico, quer de TFCI ampliado, aumenta a estabilidade do serviço. Para além disso, uma distância mínima, um factor que determinou o desempenho de um aparelho de codificação, é suficientemente grande para satisfazer o requisito de um sistema IMT 2000, proporcionando assim um excelente desempenho.

Embora a invenção tenha sido mostrada e descrita fazendo referência a determinadas formas de realização preferidas da mesma, os especialistas com experiência na técnica devem compreender que a mesma pode ser sujeita a várias alterações na forma e nos pormenores sem que isso signifique um desvio em relação ao âmbito da invenção tal como está definida pelas reivindicações apensas.

Lisboa, 20 de Novembro de 2006 71

Claims (17)

1. REIVINDICAÇÕES 1. Aparelho de codificação de um Indicador de Combinação de Formato de Transporte (TFCI) para um sistema de comunicações, que compreende: um gerador (800, 810, 840-845, 1400, 1410, 1440-1445)) de sequências preparado para gerar uma pluralidade de sequências bi-ortogonais de base e para emitir uma sequência ortogonal de base seleccionada com base nos primeiros bits de informação de entre a pluralidade de sequências bi-ortogonais de base; um gerador (820, 846-849, 1420, 1446-1449) de sequências de máscara preparado para gerar uma pluralidade de sequências de máscara de base e para emitir uma sequência de máscara de base seleccionada com base nos segundos bits de informação de entre a pluralidade de sequências de máscara de base; e um adicionador (860, 1460) para somar a sequência bi-ortogonais de base e a sequência de máscara de base recebidas a partir do gerador de sequências e do gerador de sequências de máscara.
2. 2. Aparelho de codificação da reivindicação 1, em que a pluralidade de sequências bi-ortogonais de base consiste em códigos Walsh e sequências complementares bi-ortogonais dos códigos Walsh.
3. 3. Aparelho de codificação da reivindicação 1 ou 2, em que o gerador de sequências de máscara está preparado para gerar 1 uma primeira sequência-m e uma segunda sequência-m que podem ser adicionadas uma à outra para formar um código de Gold, e está ainda preparado para formar um primeiro grupo de sequências que tem sequências formadas através do deslocamento ciclico da primeira sequência-m, e um segundo grupo de sequências que tem sequências formadas através do deslocamento ciclico da segunda sequência-m, para aplicar uma função de transposição de coluna às sequências no primeiro grupo, para converter as sequências no primeiro grupo em sequências ortogonais, para inserir uma coluna de "0" em frente das sequências no segundo grupo, e para gerar e aplicar uma função inversa de transposição de coluna às sequências no segundo grupo para converter as sequências no segundo grupo em sequências de máscara.
4. 4. Aparelho de codificação de qualquer uma das reivindicações 1 a 3, em que a pluralidade de sequências bi-ortogonais de base consistem num primeiro código W1 de Walsh, num segundo código W2 de Walsh, num terceiro código W4 de Walsh, num quarto código W8 de Walsh, num quinto código W16 de Walsh e numa sequência completa de "1" de comprimento 32, em que os códigos Wl, W2, W4, W8 e W16 de Walsh são códigos de Walsh de base que são códigos a partir dos quais se podem derivar todos os outros códigos de Walsh através da adição destes códigos de Walsh de base.
5. 5. Aparelho de codificação de quaisquer das reivindicações 1 a 4, em que as sequências de máscara de base são: uma primeira sequência de máscara Ml "00101000011000111111000001110111", uma segunda sequência de máscara M2 "00000001110011010110110111000111", 2 uma terceira sequência de máscara M4 "00001010111110010001101100101011", e uma quarta sequência de máscara M8 "00011100001101110010111101010001".
6. 6. Aparelho de codificação da reivindicação 4 ou 5, em que os sinais de saida do adicionador são perfurados nas posições #0 e #16.
7. 7. Aparelho de codificação de qualquer das reivindicações 1 a 6, em que a pluralidade de sequências bi-ortogonais de base são sequências de comprimento 30, nas quais os simbolos #0 e #16 são excluídos dos códigos de Walsh de comprimento 32.
8. 8. Aparelho de codificação da reivindicação 1, em que os primeiros bits de informação são 6 bits e os segundos bits de informação são 4 bits do TFCI.
9. 9. Método de codificação de um Indicador de Combinação de Formato de Transporte (TFCI) para um sistema de comunicações, que compreende as seguintes etapas: gerar (800, 810, 840-845, 1400, 1410, 1440-1445) uma pluralidade de sequências bi-ortogonais de base e emitir uma sequência ortogonal de base seleccionada com base nos primeiros bits de informação de entre a pluralidade de sequências bi-ortogonais de base; gerar (820, 846-849, 1420, 1446-1449) uma pluralidade de sequências de máscara de base e emitir uma sequência de máscara de base seleccionada com base nos segundos bits de informação de entre a pluralidade de sequências de máscara de base; e 3 adicionar (860, 1460) a sequência bi-ortogonal de base seleccionada e a sequência de máscara de base seleccionada.
10. 10. Método de codificação da reivindicação 9, em que a pluralidade de sequências bi-ortogonais de base consiste em códigos Walsh e códigos complementares dos códigos Walsh de comprimento 32 .
11. 11. Método de codificação da reivindicação 9 ou 10, em que as sequências de máscara são geradas a partir de uma sequência Gold que é gerada pela adição de uma primeira sequência-m e uma segunda sequência-m, formando um primeiro grupo de sequências que tem sequências formadas através do deslocamento ciclico da primeira sequência-m, e um segundo grupo de sequências que tem sequências formadas através do deslocamento ciclico da segunda sequência-m, pela aplicação de uma função de transposição de coluna às sequências no primeiro grupo, para converter as sequências no primeiro grupo em sequências ortogonais, pela inserção de uma coluna de "0" em frente das sequências no segundo grupo, e peça aplicação de uma função inversa de transposição de coluna às sequências no segundo grupo para converter as sequências no segundo grupo em sequências de máscara.
12. 12. Método de codificação de qualquer uma das reivindicações 9 a 11, em que a pluralidade de sequências bi-ortogonais de base consistem num primeiro código W1 de Walsh, num segundo código W2 de Walsh, num terceiro código W4 de Walsh, num quarto código W8 de Walsh, num quinto código W16 de Walsh e numa sequência completa de "1" de comprimento 32, em que os códigos Wl, W2, W4, W8 e W16 de Walsh são códigos de Walsh de base que são códigos a partir dos quais se podem derivar 4 todos os outros códigos de Walsh através da adição destes códigos de Walsh de base.
13. 13. Método de codificação de qualquer das reivindicações 9 a 12, em que os sinais adicionados são perfurados nas posições #0 e #16.
14. 14. Método de codificação de qualquer das reivindicações 9 a 12, em que a pluralidade de sequências bi-ortogonais de base são sequências de comprimento 30, nas quais os símbolos #0 e #16 são excluídos dos códigos de Walsh de comprimento 32.
15. 15. Método de codificação de qualquer uma das reivindicações 9 a 14, em que a pluralidade de sequências de máscara de base são sequências de comprimento 30, nas quais os símbolos #0 e #16 são excluídos das sequências de máscara de base de comprimento 32.
16. 16. Método de codificação de quaisquer das reivindicações 9 a 15, em que as sequências de máscara de base são: uma primeira sequência "00101000011000111111000001110111", de máscara Ml uma segunda sequência "00000001110011010110110111000111", de máscara M2 uma terceira sequência "00001010111110010001101100101011", de e máscara M4 uma quarta sequência "00011100001101110010111101010001". de máscara M8 5
17. 17. Método de codificação da reivindicação 9, em que os primeiros bits de informação são 6 bits e os segundos bits de informação são 4 bits do TFCI. Lisboa, 20 de Novembro de 2006 6