ES2275154T3 - Aparato y metodo para codificar/descodificar un indicador de combinacion de formato de transporte, en un sistema de comunicacion movil cdma. - Google Patents
Aparato y metodo para codificar/descodificar un indicador de combinacion de formato de transporte, en un sistema de comunicacion movil cdma. Download PDFInfo
- Publication number
- ES2275154T3 ES2275154T3 ES04016750T ES04016750T ES2275154T3 ES 2275154 T3 ES2275154 T3 ES 2275154T3 ES 04016750 T ES04016750 T ES 04016750T ES 04016750 T ES04016750 T ES 04016750T ES 2275154 T3 ES2275154 T3 ES 2275154T3
- Authority
- ES
- Spain
- Prior art keywords
- sequences
- sequence
- mask
- code
- tfci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/136—Reed-Muller [RM] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
- H04J13/0048—Walsh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/12—Generation of orthogonal codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0028—Formatting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
- H04L1/0039—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver other detection of signalling, e.g. detection of TFCI explicit signalling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
- H04B2201/70705—Rate detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Automatic Analysis And Handling Materials Therefor (AREA)
- Infusion, Injection, And Reservoir Apparatuses (AREA)
Abstract
Un aparato de codificación de Indicador de Combinación de Formato de Transporte, TFCI, para un sistema de comunicación, que comprende: un generador de secuencia (800, 810, 840-845, 1400, 1410, 1440-1445) adaptado para generar una pluralidad de secuencias biortogonales de base, y para entregar una secuencia biortogonal de base, seleccionada en función de primeros bits de información, entre la pluralidad de secuencias biortogonales de base; un generador de secuencia de máscara (820, 846-849, 1420, 1446-1449), adaptado para generar una pluralidad de secuencias de máscara de base, y para entregar una secuencia de máscara de base, seleccionada en función de segundos bits de información, entre la pluralidad de secuencias de máscara de base; y un sumador (860, 1460) para sumar la secuencia biortogonal de base seleccionada, y la secuencia de máscara de base seleccionada, recibidas desde el generador de secuencia y el generador de secuencia de máscara.
Description
Aparato y método para codificar/descodificar un
indicador de combinación de formato de transporte, en un sistema de
comunicación móvil CDMA.
Esta invención se refiere en general a un
aparato, y a un método, de transmisión de información en un sistema
IMT 2000, y en particular a un aparato, y a un método, para
transmitir un indicador de combinación de formato de transporte
(TFCI).
Un sistema de comunicación móvil CDMA (en
adelante, aludido como sistema IMT 2000) transmite, en general,
tramas que proporcionan un servicio de voz, un servicio de imagen,
un servicio de caracteres, en un canal físico tal como un canal de
datos físico dedicado (DPDCH), a una velocidad de datos fija, o
variable. En el caso en que las tramas de datos que incluyen esa
clase de servicios, son transmitidas a una velocidad de datos fija,
no hay necesidad de informar a un receptor de la velocidad de
esparcimiento de cada trama de datos. Por otra parte, si las tramas
de datos son transmitidas a una velocidad de datos variable, lo que
implica que cada trama de datos tiene una velocidad de datos
diferente, un transmisor debería informar al receptor de la
velocidad de esparcimiento de cada trama de datos, determinada
mediante su velocidad de datos. Una velocidad de datos es
proporcional a la velocidad de transmisión de datos, y la velocidad
de transmisión de datos es inversamente proporcional a una velocidad
de esparcimiento, en un sistema general IMT 2000.
Para la transmisión de tramas de datos a un
velocidad de datos variable, un campo TFCI de una DPCCH, informa a
un receptor de la velocidad de datos de la trama de servicio actual.
El campo TFCI, incluye un TFCI que indica mucha información,
incluida la velocidad de datos de una trama de servicio. El TFCI es
información que ayuda a un servicio de voz, o de datos, para que
sean proporcionados de forma fidedigna.
Las figuras 1A a 1D, ilustran ejemplos de
aplicaciones de TFCI. La figura 1A ilustra la aplicación del TFCI a
un enlace ascendente DPDCH, y un canal de control físico dedicado
del enlace ascendente (DPCCH). La figura 1B ilustra la aplicación
del TFCI a un canal de acceso aleatorio (RACH). La figura 1C ilustra
la aplicación del TFCI a un enlace descendente DPDCH, y un enlace
descendente DPCCH. La figura 1D ilustra la aplicación del TFCI a un
canal físico de control común secundario (SCCPCH).
En referencia a las figuras 1A a 1D, una trama
está comprendida de 16 segmentos, y cada segmento tiene un campo
TFCI. Así, una trama incluye 16 campos TFCI. Un campo TFCI incluye
N_{TFCI} bits, y un TFCI en general tiene 32 bits en una trama.
Para transmitir el TFCI de 32 bits en una trama, pueden asignarse 2
bits TFCI a cada una de las 16 segmentos (T_{slot} = 0,625
ms).
La figura 2 es una diagrama de bloques de una
estación base transmisora, en un sistema IMT 2000 general.
En referencia a la figura 2, los multiplicadores
211, 231, y 232 multiplican señales de entrada por coeficientes de
ganancia G_{1}, G_{3}, y G_{5}. Los multiplicadores 221, 241,
y 242 multiplican las palabras de código TFCI (símbolos de código
TFCI), recibidas de los correspondientes codificadores TFCI, por
coeficientes de ganancia G_{2}, G_{4}, y G_{6}. Los
coeficientes de ganancia G_{1} a G_{6} pueden tener diferentes
valores, de acuerdo con los tipos de servicio o situaciones de
entrega. Las señales de entrada incluyen pilotos y señales de
control de potencia (TPCs), de unos datos de DPCCH y unos datos de
DPDCH. Un multiplexor 212 inserta símbolos de código TFCI de 32 bits
(palabras de código TFCI), recibidos desde el multiplicador 221, en
los campos TFCI, como se muestra en la figura 1C. Un multiplexor 242
inserta símbolos de código TFCI de 32 bits, recibido desde el
multiplexor 241, en los campos TFCI. Un multiplexor 252 inserta
símbolos de código TFCI de 32 bits, recibidos desde el multiplexor
242, en los campos TFCI. La inversión de los símbolos de código TFCI
en campos TFCI, se muestra en las figuras 1A a 1D. Los 32 símbolos
de código se obtienen codificando bits TFCI (bits de información)
que definen la velocidad de datos de una señal de datos en un canal
de datos correspondiente. Los convertidores de serie a paralelo
(S/Ps) 1º, 2º, y 3º 213, 233, y 234 separan las salidas de los
multiplexores 212, 242, 252, en canales I y canales Q. Los
multiplicadores 214, 222, y 235 a 238, multiplican las salidas de
los S/Ps 213, 233, y 234 por códigos de canalización C_{ch1},
C_{ch2}, y C_{ch3}. Los códigos de canalización son códigos
ortogonales. Un primer sumador 215 suma las salidas de los
multiplicadores 214, 235, y 237, y genera una señal de canal I, y un
segundo sumador 223 suma las salidas de los multiplicadores 222,
236, y 238, y genera una señal de canal Q. Un dispositivo de
desfasado 224, desfasa la fase de la señal de canal Q recibida desde
el segundo sumador 223 en 90º. Un sumador 216 suma las salidas del
primer sumador 215 y el dispositivo de desfasado 224, y genera una
señal compleja I+jQ. Un multiplicador 217 cifra la señal compleja
con una secuencia PN compleja C_{scramb} asignada a la estación
base. Un procesador de señal (S/P) 218, separa la señal cifrada en
un canal I y un canal Q. Filtros de paso bajo (LPFs, low pass
filters) 219 y 225, limitan los anchos de banda de las señales de
canal I y canal Q, recibidas desde el S/P 218, mediante filtrado de
paso bajo. Los multiplicadores 220 y 226, multiplican las salidas de
los LPFs 219 y 225, por las ondas portadoras
cos(2\pif_{c}t) y sen(2\pif_{c}t),
respectivamente, transformando de ese modo las salidas de los LPFs
219 y 225, a una banda de RF (Frecuencia de Radio). Un sumador 227
suma las señales de RF de canal I y canal Q.
La figura 3 es un diagrama de bloques, de un
transmisor de estación móvil en el sistema IMT 2000 general.
En referencia a la figura 3, los multiplicadores
311, 321, y 323 multiplican las señales correspondientes mediante
códigos de canalización C_{ch1}, C_{ch2}, y C_{ch3}. Las
señales 1, 2, 3 son la primera, segunda y tercera señal DPDCH. Una
señal de salida 4 incluye pilotos y TPCs de un DPCCH. Los bits de
información TFCI son codificados en símbolos de código TFCI de 32
bits, por un codificador TFCI 309. Un multiplicador 310 inserta unos
símbolos de código TFCI de 32 bits en la señal 4, como se muestra en
la figura 1A. Un multiplicador 325 multiplica una señal DPCCH, que
incluye símbolo de código TFCI recibido desde el multiplicador 310,
por un código de canalización C_{ch4}. Los códigos de
canalización C_{ch1} a C_{ch4}, son códigos ortogonales. Los 32
símbolos de código TFCI se obtienen codificando los bits de
información TFCI que definen la velocidad de datos de las señales
DPDCH. Los multiplicadores 312, 322, 324, y 326, multiplican las
salidas de los multiplicadores 311, 321, 323, y 325, por
coeficientes de ganancia G_{1} a G_{4}, respectivamente. Los
coeficientes de ganancia G_{1} a G_{4} pueden tener diferentes
valores. Un primer sumador 313, genera una señal de canal I,
mediante añadir las salidas de los multiplicadores 312 y 322. Un
segundo sumador 327, genera una señal de canal Q mediante sumar las
salidas de los multiplicadores 324 y 326. Un dispositivo de
desfasado 328, desfasa la fase de la señal de canal Q recibida desde
el segundo sumador 327 en 90º. Un sumador 314 suma las salidas del
primer sumador 313 y el dispositivo de desfasado 328, y genera una
señal compleja I+jQ. Un multiplicador 315 cifra la señal compleja
con una secuencia PN C_{scramb}, asignada a una estación base. Un
S/P 329 divide la señal cifrada en un canal I y un canal Q. Los LPFs
316 y 330 hacen una filtración de paso bajo, de las señales de
canal I y canal Q recibidas desde el S/P 329, y generan señales con
anchos de banda limitados. Los multiplicadores 317 y 331,
multiplican las salidas de los LPFs 316 y 330, por ondas portadoras
cos(2\pif_{c}t) y sen(2\pif_{c}t)
respectivamente, transformando de ese modo las salidas de los LPFs
316 y 330, a una banda RF. Un sumador 318 suma las señales de RF de
canal I y canal Q.
Los TFCIs son clasificados en las categorías de
TFCI básico y TFCI extendido. El TFCI básico representa 1 a 64
informaciones diferentes, que incluyen velocidades de datos de los
canales de datos correspondientes, usando 6 bits de información
TFCI, mientras que el TFCI extendido representa 1 a 128, 1 a 256, 1
a 512, o 1 a 1024 informaciones diferentes, usando 7, 8, 9 o 10 bits
de información TFCI. El TFCI extendido se ha aconsejado para
satisfacer los requisitos del sistema IMT 2000 para servicios más
diversos. Los bits TFCI son esenciales para que un receptor reciba
tramas de datos recibidos desde un transmisor. Esta es la razón por
la que transmisiones no seguras de los bits de información TFCI,
debidas a errores de transmisión, conducen a la interpretación
errónea de las tramas en el receptor. Por lo tanto, el transmisor
codifica los bits TFCI con un código de corrección de error,
previamente a la transmisión, de forma que el receptor pueda
posiblemente corregir los errores generados en el TFCI.
La figura 4A ilustra, de forma idealizada, una
estructura de codificación de bits de TFCI básico, en un sistema IMT
2000 convencional, y la figura 4B es una tabla de codificación
ejemplar, aplicada a un codificador biortogonal mostrado en la
figura 4A. Como se ha expuesto arriba, el TFCI básico tiene 6 bits
TFCI (en adelante, aludidos como bits de TFCI básico), que indican 1
a 64 informaciones diferentes.
En referencia a las figuras 4A y 4B, un
codificador biortogonal 402 recibe bits de TFCI básico, y produce 32
símbolos codificados (palabra de código TFCI o símbolo de código
TFCI). El TFCI básico está, básicamente, expresado en 6 bits. Por lo
tanto, en el caso en que unos bits de TFCI básico de menos de 6
bits, son aplicados al codificador biortogonal 402, se añade 0s al
extremo izquierdo, es decir, al MSB (Bit Más Significativo) de los
bits de TFCI básico, para incrementar el número de bits de TFCI
básico a 6. El codificador biortogonal 402, tiene una tabla de
codificación predeterminada, como se muestra en la figura 4B, para
sacar 32 símbolos codificados para la entrada de los 6 bits de TFCI
básico. Como se muestra en la figura 4B, la tabla de codificación
lista 32 palabras de código (de 32 símbolos) ortogonales c_{32,1}
a c_{32,32}, y 32 palabras de código biortogonales
\upbar{c}_{32,1} a \upbar{c}_{32,32}, que son complementos de
las palabras de código c_{32,1} a c_{32,32}. Si el LSB (Least
Signficant Bit, bit menos significativo) del TFCI básico es 1, el
codificador biortogonal 402 selecciona fuera de las 32 palabras de
código biortogonales. Si el LSB es 0, el codificador biortogonal 402
selecciona fuera de las 32 palabras de código ortogonales. Una de
las palabras de código ortogonal, o palabras de código biortogonal,
seleccionada es, entonces, seleccionada en base a los otros bits
TFCI.
Una palabra de código TFCI, debería tener una
capacidad potente de corrección de errores, como se ha expuesto
antes. La capacidad de corrección de error de códigos lineales
binarios, depende de la distancia mínima (dmin) entre los códigos
lineales binarios. Un distancia mínima para códigos lineales
binarios óptimos, se describe en "Una Tabla Actualizada de Límites
de Mínima Distancia para Códigos Lineales Binarios", A.E. Brouwer
y Tom Verhoeff, IEEE Transactions on Information Theory, vol. 39, Nº
2, marzo de 1993 (en adelante aludido como referencia 1).
La referencia 1 da 16, como una distancio máxima
para códigos lineales binarios, mediante lo que se saca 32 bits para
la entrada de 6 bits. La salida de las palabras de código TFCI desde
el codificador biortogonal 402, tiene una distancia mínima de 16, lo
que implica que las palabras de código TFCI son códigos óptimos.
La figura 5A ilustra, conceptualmente, una
estructura de codificación de bits TFCI extendida, en el sistema
convencional IMT 2000, las figura 5B es un algoritmo a modo de
ejemplo de distribución de bits TFCI en un controlador mostrado en
la figura 5A, y la figura 5C ilustra una tabla de codificación a
modo de ejemplo, aplicada a los codificadores biortogonales
mostrados en la figura 5A. Un TFCI extendido, también se define
mediante el número de bits TFCI. Ese decir, el TFCI extendido
incluye 7, 8, 9 o 10 bits TFCI (en adelante aludido como bits de
TFCI extendido), que representan 1 a 128, 1 a 256, 1 a 512, o 1 a
1024 informaciones diferentes, como se ha expuesto antes.
En referencia a las figuras 5A, 5B, y 5C, un
controlador 500 divide bits TFCI en dos mitades. Por ejemplo, para
la entrada de 10 bits de TFCI extendido, el controlador 500 saca la
primera mitad del TFCI, extendido como los primeros bits de TFCI
(palabra 1), y la segunda mitad, como los segundos bits TFCI
(palabra 2). El TFCI extendido se expresa, básicamente, en 10 bits.
Por lo tanto, en el caso en que se introduce unos bits de TFCI
extendido de menos de 10 bits, el controlador 500 añade 0s al MSB de
los bits de TFCI extendido, para representar el TFCI extendido en 10
bits. Después, el controlador 500 divide los 10 bits de TFCI
extendido, en la palabra 1 y la palabra 2. La palabra 1 y la palabra
2, son alimentadas a los codificadores biortogonales 502 y 504,
respectivamente. Un método de separar los bits de TFCI extendido
a_{1} a a_{10} en la palabra 1 y la palabra 2, se ilustra en la
figura 5B.
El codificador biortogonal 502 genera una
primera palabra de código TFCI, que tiene 16 símbolos mediante
codificar la palabra 1, recibida desde el controlador 500. El
codificador biortogonal 504 genera una segunda palabra de código
TFCI, que tiene 16 símbolos mediante la codificación de la palabra 2
recibida desde el controlador 500. Los codificadores biortogonales
502 y 504, tienen tablas de codificación predeterminadas para
producir las palabras de código TFCI de 16 símbolos, para las dos
entradas TFCI de 5 bits (palabra 1 y palabra 2). Una tabla de
codificación a modo de ejemplo se ilustra en la figura 5C. Como se
muestra en la figura 5C, la tabla de codificación lista 16 palabras
de código ortogonales de 16 bits de longitud c_{16,1} a
c_{16,16} y palabras de código ortogonales \upbar{c}_{16,1} a
\upbar{c}_{16,16} que son los complementos de las 16 palabra de
código ortogonales. Si el LSB de los 5 bits TFCI es 1, un
codificador biortogonal (502 o 504) selecciona las 16 palabras de
código biortogonales. Si el LSB es 0, el codificador biortogonal
selecciona las 16 palabras de código ortogonales. Después, el
codificador biortogonal selecciona una de las palabras de código
ortogonales, o palabras de código biortogonales, seleccionadas en
base a los otros bits TFCI, y saca la palabra de código seleccionada
como la primera, o segunda, palabra de código TFCI.
Un multiplexor 510 lleva a cabo el multiplexado
de las palabra de código TFCI primera y segunda, a una palabra de
código TFCI de 32 símbolos final.
Tras la recepción de la palabra de código TFCI
de 32 símbolos, un receptor descodifica la palabra de código TFCI,
por separado en mitades (palabra 1 y palabra 2), y obtiene 10 bits
TFCI mediante combinar las dos mitades de TFCI de 5 bits
descodificadas. En esta situación, un posible error aún solo en una
de las salidas de TFCI de 5 bits, descodificadas durante las
descodificación, conduce a un error sobre los 10 bits de TFCI.
Una palabra de código de TFCI extendida, debería
tener una capacidad de corrección de error potente. Para hacerlo, la
palabra de código TFCI extendido debería tener la distancia mínima,
como se ha sugerido en la referencia 1.
En consideración al número 10 de bits de TFCI
extendido, y al número 32 de símbolos de una palabra de código TFCI,
la referencia 1 da 12 como la distancia mínima para un código
óptimo. Aún así, una salida de palabra de código TFCI, a partir de
la estructura mostrada en la figura 5A, tiene una distancia mínima
de 8, debido a que un error en al menos una, entre la palabra 1 y la
palabra 2, durante la descodificación, tiene como resultado un error
en todos los 10 bits TFCI. Es decir, aunque los bits de TFCI
extendido están codificados por separado en mitades, una distancia
mínima entre las palabras de código de TFCI final, es igual a una
distancia mínima 8 entre las salidas de palabra de código de los
codificadores biortogonales 502 y 504.
Por lo tanto, una palabra de código TFCI
transmitida desde la estructura de codificación mostrada en la
figura 5A, no es óptima, lo que puede incrementar una probabilidad
de error de bits TFCI en el mismo entorno de canal de radio. Con el
incremento de la probabilidad de error de bit TFCI, el receptor
valora erróneamente la velocidad de datos de las tramas de datos
recibidas, y descodifica las tramas de datos con una tasa de error
incrementada, disminuyendo de ese modo la eficiencia del sistema IMT
2000.
De acuerdo con la tecnología convencional, son
necesarias estructuras separadas de equipo físico, para soportar el
TFCI básico y el TFCI extendido. Como resultado, se impone
limitaciones en la implementación de un sistema IMT 2000, en
términos de coste y tamaño del sistema.
El objetivo de la presente invención, es
proporcionar un aparato de codificación TFCI, y un método capaz de
codificar palabras de código TFCI con diferentes longitudes, y
proporcione una corrección de error mejorada, mediante una
complejidad reducida del equipo físico.
Este objetivo se consigue mediante la invención,
tal como se reivindica en las reivindicaciones independientes.
Se especifica realizaciones preferidas en las
reivindicaciones dependientes.
Es un aspecto de la presente invención,
proporcionar un aparato, y un método, para codificar un TFCI
extendido en un sistema IMT 2000.
\newpage
También es un aspecto de la presente aplicación,
proporcionar una aparato, y un método, para codificar un TFCI básico
y un TFCI extendido, de forma compatible, en un sistema IMT
2000.
Es otro aspecto de la presente invención,
proporcionar un aparato, y un método, para descodificar un TFCI
extendido en un sistema IMT 2000.
Otro aspecto más de la presente invención, es
proporcionar un aparato, y un método, para descodificar un TFCI
básico y un TFCI extendido, de forma compatible, en un sistema IMT
2000.
Aún otro aspecto de la presente invención, es
proporcionar un aparato y un método para generar un código óptimo
mediante codificar un TFCI extendido en una sistema IMT 2000.
Un aspecto más de la presente invención, es
proporcionar un método de generar secuencias de mascara, para su uso
en la codificación/descodificación un TFCI extendido, en un sistema
IMT 2000.
Se proporciona un aparato, y método, de
codificación/descodificación TFCI, en un sistema de comunicación
móvil CDMA. En el aparato de codificación TFCI, un generador de un
bit genera una secuencia que tiene los mismos símbolos. Un generador
de secuencia ortogonal de base, genera una pluralidad de secuencias
ortogonales de base. Un generador de secuencia de máscara de base,
genera una pluralidad de secuencias de máscara de base. Una unidad
de operaciones recibe bits TFCI, que son divididos en una 1ª parte
de información, que representa conversión de secuencia biortogonal,
una 2ª parte de información que representa conversión de secuencia
ortogonal, y una 3ª parte de información, que representa conversión
de secuencia de máscara, y combina una secuencia ortogonal,
seleccionada entre la secuencia de base ortogonal en base a la 2ª
información, una secuencia biortogonal obtenida mediante combinación
de la secuencia ortogonal seleccionada con algunos símbolos,
seleccionados en base a la 1ª parte de información, y una secuencia
de máscara, seleccionada en base a la secuencia de código
biortogonal y a la 3ª parte de información, generando de ese modo
una secuencia TFCI.
Los anteriores y otros objetivos,
características, y ventajas de la presente invención, se harán
evidentes a partir de la siguiente descripción detallada, cuando sea
tomada en conjunto con los dibujos anexos, en los cuales:
las figuras 1A a 1D ilustran aplicaciones de
ejemplo, de una TFCI a tramas de canal en un sistema IMT 2000
general;
la figura 2 es un diagrama de bloques, de un
transmisor de estación base en el sistema general IMT 2000;
la figura 3 es un diagrama de bloques, de un
transmisor de estación móvil en el sistema general IMT 2000;
la figura 4A ilustra de forma conceptual, una
estructura de codificación de TFCI básico en un sistema IMT 2000
convencional;
la figura 4B es un ejemplo de una tabla de
codificación, empleada en un codificador biortogonal mostrado en la
figura 4A;
la figura 5A ilustra de forma conceptual, una
estructura de codificación de TFCI extendido, en el sistema IMT 2000
convencional,
la figura 5B es un ejemplo, de un algoritmo de
distribución de bits TFCI, en un controlador mostrado en la figura
5A:
la figura 5C es un ejemplo, de una tabla de
codificación empleada en codificadores biortogonales mostrados en la
figura 5A;
la figura 6 ilustra de forma conceptual, una
estructura de codificación TFCI en un sistema IMT 2000 acorde con la
presente invención;
la figura 7 es un diagrama de flujo, que ilustra
una realización de un procedimiento de generación de secuencia de
máscara para codificación TFCI, en el sistema IMT 2000 acorde con la
presente invención;
la figura 8 es una diagrama de bloques, de una
realización de un aparato de codificación TFCI en el sistema IMT
2000 acorde con la presente invención;
la figura 9 es una diagrama de bloques, de una
realización de un aparato de codificación TFCI en el sistema IMT
2000 acorde con la presente invención;
la figura 10 es un diagrama de flujo, que
ilustra una operación de control de un comparador de correlación
mostrado en la figura 9;
la figura 11 es una diagrama de flujo, que
ilustra una realización de un procedimiento de codificación TFCI, en
el sistema IMT 2000 acorde con la presente invención;
la figura 12 es un diagrama de flujo, que
ilustra una realización de un procedimiento de codificación TFCI, en
el sistema IMT 2000 acorde con la presente invención;
la figura 13 ilustra una realización de las
estructuras secuencias ortogonales y secuencias de máscara,
determinadas por un TFCI acorde con la presente invención;
la figura 14 es un diagrama de bloques, de otra
realización de un aparato de codificación TFCI, en el sistema IMT
2000 acorde con la presente invención;
la figura 15 es un diagrama de bloques, de otra
realización de un aparato de codificación TFCI en el sistema IMT
2000 acorde con la presente invención;
la figura 16 es un diagrama de flujo, que
ilustra otra realización del procedimiento de codificación TFCI, en
el sistema IMT 2000 acorde con la presente invención; y
la figura 17 es un diagrama de bloques, de una
tercera realización del aparato de descodificación TFCI en el
sistema IMT 2000 acorde con la presente invención.
\vskip1.000000\baselineskip
Las realizaciones preferidas de la presente
invención, serán descritas en lo que sigue, con referencia a los
dibujos anexos. En la siguiente descripción, las funciones o
construcciones bien conocidas no son descritas en detalle, puesto
que oscurecerían la invención en detalles innecesarios.
La presente invención está dirigida a un
concepto de codificación TFCI de entrega de símbolos de código final
(una palabra de código TFCI), mediante añadir primeros símbolos de
código (una primera palabra de código TFCI) que resultan de primeros
bits TFCI, y segundos símbolos de código (una segunda palabra de
código TFCI) que resultan de segundos bits TFCI, en un sistema IMT
2000. El concepto de codificación TFCI se muestra en la figura 6.
Aquí, son dadas una secuencia biortogonal y una secuencia de
máscara, como la primera palabra de código TFCI y la segunda palabra
de código TFCI, respectivamente.
En referencia a la figura 6, los bits TFCI son
separados en los primeros bits TFCI y los segundos bits TFCI. Un
generador 602 de secuencia de máscara, genera una secuencia de
máscara predeterminada, mediante codificar los segundos bits TFCI, y
un generador de secuencia biortogonal 604, genera una secuencia
biortogonal predeterminada mediante codificar los primeros bits
TFCI. Un sumador 610, suma la secuencia de máscara y la secuencia
biortogonal, y saca símbolos de código finales (una palabra de
código TFCI). El generador de secuencia de máscara 602, puede tener
una tabla de codificación, que lista secuencias de máscara para
todos los posibles segundos bits TFCI. El generador de secuencia
biortogonal 604 puede, también, tener una tabla de codificación, que
lista secuencias biortogonales para todos los posibles primeros bits
TFCI.
Como se ha descrito arriba, las secuencias de
máscara, y un método de generación de secuencias de máscara,
deberían ser definidos para implementar la presente invención. Se
proporciona códigos de Walsh como secuencias ortogonales, a modo de
ejemplo en realizaciones de la presente invención.
La presente invención atañe a la codificación y
descodificación de bits TFCI, y hace uso de un código Reed Muller,
extendido en un sistema IMT 2000. Con este objeto, son empleadas
secuencias predeterminadas, y las secuencias deberían tener una
distancia mínima que asegure un rendimiento de corrección de error
excelente.
Un parámetro significativo que determina el
rendimiento, o capacidad, de un código de corrección de error
lineal, es una distancia mínima entre palabras de código del código
de corrección de error. El peso de Hamming de una palabra de código,
es el número de sus símbolos que no son 0. Si una palabra de código
se da como "0111", su peso de Hamming es 3. El menor peso de
Hamming de una palabra de código, excepto la palabra de código con
todo "0", se llama el peso mínimo, y la distancia mínima de
cada código lineal binario es igual al peso mínimo. Un código de
corrección de error lineal, tiene mejor rendimiento de corrección de
error cuando su distancia mínima se incrementa. Para detalles,
véase "La Teoría de Códigos de Corrección de Error", F.J.
Macwilliams y N.J.A. Sloane, Norh-Holland (en
adelante aludido como referencia 2).
Un código de Reed Muller extendido, puede
derivarse de un conjunto de secuencias, siendo cada una la suma de
los elementos de una secuencia-m y una secuencia
predeterminada. Para usar el conjunto de secuencia como un código de
corrección de error lineal, el conjunto de secuencia debería tener
una distancia mínima grande. Tales conjuntos de secuencia, incluyen
un conjunto de secuencia Kasami, un conjunto de secuencia Gold, y un
conjunto de secuencia Kerdock. Si la longitud total de una secuencia
en un conjunto de secuencia semejante es L=2^{2m}, se tiene que
una distancia mínima = (2^{2m} – 2^{m})/2. Para L= 2^{2m+1},
se tiene que la distancia mínima =
(2^{2m+1}-2^{2m})/2. Es decir, si L=32, se tiene
que la distancia mínima = 12.
Se hará una descripción de un método de generar
un código de corrección de error lineal, con rendimiento excelente,
es decir, un código de corrección de error extendido (códigos Walsh
y secuencias de máscara).
Según una teoría de codificación, hay una
función de trasposicion de columna, para hacer códigos Walsh desde
secuencias-m, en un grupo que ha sido formado
mediante desplazar cíclicamente una secuencia-m de
origen, desde una a "n" veces, donde "n" es una longitud
de la secuencia-m. En otras palabras cada una, de
las secuencias-m, está formada mediante desplazar
cíclicamente la secuencia-m origen un número
concreto de veces. La función de transposición por columnas, es una
función de conversión que convierte las secuencias en el grupo de
secuencia-m, a códigos de Walsh. Asumimos que hay
una secuencia, tal como una secuencia Gold, o una secuencia Kasami,
que está formada mediante añadir la secuencia-m
original con otra secuencia-m original. Otro grupo
de secuencias-m, está formado de forma similar
mediante desplazar cíclicamente la otra secuencia-m
original, de una a "n" veces, donde "n" es la longitud de
la secuencia predeterminada. Después, una función de transposición
por columnas inversa, es aplicada al segundo grupo de
secuencias-m, formado a partir de otra
secuencia-m de origen. La aplicación de la función
de transposición por columnas inversa, al segundo grupo de
secuencias-m, crea otro conjunto de secuencias que
se definirá como secuencias de máscara.
En una realización de la presente invención, se
describe un método de generación de secuencia de máscara, en
conexión con la generación de una código (2n, n+k) (código de Reed
Muller extendido) (aquí, k=1,...,n+1), empleando un conjunto de
secuencia Gold. El código (2^{n}, n+k) representa la salida de una
palabra de código TFCI de 2^{n}-símbolos, para la
entrada de (n+k) bits TFCI (bits de información de entrada). Es bien
conocido, que una secuencia Gold puede ser expresada como la suma de
dos secuencias-m diferentes. Para generar el código
(2^{n}, n+k), por lo tanto, deberían ser producidas las secuencias
Gold de longitud (2^{n}-1). Aquí, una secuencia
Gold es la suma de dos secuencias-m,
m_{1}(t) y m_{2}(t), que son generadas a partir de polinomios generadores f1(x) y f2(x). Dados los polinomios generadores f1(x) y f2(x), las secuencias-m m_{1}(t) y m_{2}(t) son computadas empleando una función Traza
m_{1}(t) y m_{2}(t), que son generadas a partir de polinomios generadores f1(x) y f2(x). Dados los polinomios generadores f1(x) y f2(x), las secuencias-m m_{1}(t) y m_{2}(t) son computadas empleando una función Traza
donde A está determinado por el
valor inicial de una secuencia-m, \alpha es la
raíz del polinomio, y n es el orden del
polinomio.
La figura 7 es un diagrama de flujo, que ilustra
un procedimiento de generación de secuencia de máscara para usar en
la generación de un código (2^{n}, n+k) desde un conjunto de
secuencia Gold.
En referencia a la figura 7, las
secuencias-m m_{1}(t) y m_{2}(t),
son generadas en la ecuación 1, empleando los polinomios generadores
f1(x) y f2(x), respectivamente, en el paso 710. En el
paso 712, se calcula una función de transposición de secuencia
\sigma(t), para hacer códigos Walsh a partir de un conjunto
de secuencia que tiene secuencias-m, formadas
desplazando cíclicamente m_{2}(t) de 0 a
n-2 veces, donde toda la columna "0" es
insertada por delante de las secuencias-m hechas de
m_{2}(t), como se muestra abajo:
Un conjunto de 31 secuencias, producidas
mediante desplazar cíclicamente la secuencia-m
m_{1}(t), de 0 a 30 veces, son transpuestas por columna con
el uso de \sigma^{-1}(t)+2, derivada de la función
inversa de \sigma(t), en el paso 730. Después, se añade 0s
al inicio de cada una de las secuencias traspuestas por columna
resultantes, para hacer la longitud de la secuencia 2^{n}. Así,
es generado un conjunto d_{i}(t) de
(2^{n}-1) secuencias de longitud 2^{n}
(i=0,...,2^{n}-2, t=1,...,2^{n}).
Una pluralidad de d_{i}(t) son
funciones de máscara que pueden ser empleadas como 31 máscaras.
d_{i}(t) está caracterizada porque dos
máscaras diferentes, entre la máscaras anteriores, son añadidas a
una de las (2^{n}-1) máscaras, excepto para las
dos máscaras Para generalizar más esto, cada una de las máscaras
(2^{n}-1) puede ser expresada como la suma de, al
menos dos, de las n máscaras concretas. Las n máscaras son
denominadas secuencias de máscara de base. Cuando el código
(2^{n}, n+k) va a ser generado, el número total de palabras de
código necesarias es 2^{n+k}, para n+k bits de información de
entrada (bits TFCI). El número de secuencias ortogonales 2^{n}
(secuencias Walsh) y sus componentes, es decir secuencias
biortogonales, es 2^{n} x 2= 2^{n+1}.
2^{k-1}-1(=(2^{n+k}/2^{n+1})-1)
máscaras que no son 0s, se necesitan para la generación del código
(2^{n}, n+k). Aquí, las
2^{k-1}-1 máscaras, pueden ser
expresadas mediante el uso de k-1 secuencias de
máscara de base, como se ha expuesto arriba.
Ahora se dará una descripción de un método de
selección de las k-1 secuencias de máscara de base
La secuencia-m m_{1}(t), está desplazada
cíclicamente, de 0 a 2^{n-1} veces, para generar
un conjunto de secuencias, en el paso 730 de la figura 7. Aquí, una
secuencia-m obtenida mediante desplazar cíclicamente
la secuencia-m m_{1}(t) i veces, es
expresada como Tr(\alpha^{i} \cdot \alpha^{t}),
según la ecuación 1. Es decir, es generado un conjunto de secuencias
mediante desplazar cíclicamente la secuencia-m
m_{1}(t), de 0 a 30 veces con respecto a una secuencia
inicial A={1,\alpha, ..., \alpha^{2n-2}}.
Aquí, los k-1 elementos de base linealmente
independientes, se encuentran a partir de los elementos de Galois 1,
\alpha, ..., \alpha^{2n-2}, y las secuencias
de máscara correspondientes a las secuencias de salida de una
función Traza con los k-1 elementos de base como una
secuencia inicial, se convierten en las secuencias de mascara de
base. Una condición de independencia lineal es expresada como
\alpha_{1},
\alpha_{k-1}: linealmente independientes
Para describir en detalle el anterior método de
generación de función de máscara generalizado, se describirá como
generar un código (32, 10) empleando un conjunto de secuencia Gold,
con referencia a la figura 7. Es bien conocido que una secuencia
Gold es expresada como la suma de diferentes secuencias–m
predeterminadas. Por lo tanto, una secuencia Gold de longitud 31,
debería ser generada primero para generar el código (32, 10)
deseado. La secuencia Gold es la suma de dos
secuencias-m generadas respectivamente a partir de
polinomios x^{5}+x^{2}+1 y x^{5}+x^{4}+x+1. Dado un
polinomio generador correspondiente, cada una de las
secuencias-m, m_{1}(t) y m_{2}(t),
es computada empleando una función Traza mediante
donde A se determina mediante el
valor inicial de la secuencia-m, \alpha es la raíz
del polinomio, y n es el orden del polinomio, aquí
5.
La figura 7 ilustra el procedimiento de
generación de función máscara, para generar el código (32, 10).
En referencia a la figura 7, son generadas
secuencias-m m_{1}(t) y m_{2}(t)
en la ecuación 1, empleando los polinomios generadores f1(x)
y f2(x), respectivamente, en el paso 710. En el paso 712, es
calculada la función de transposición por columnas
\sigma(t), para construir un código Walsh de la
secuencia-m m_{2}(t), mediante
Después, un conjunto de 31 secuencias producidas
mediante desplazar cíclicamente la secuencia-m
m_{1}(t) de 0 a 30 veces, es traspuesto por columnas con el
uso de \sigma^{-1}(t)+2, derivada de la función inversa
de \sigma(t) en el paso 730. Después, se añade 0s al inicio
de cada una de las secuencias de secuencia traspuesta resultantes,
para hacer la longitud de la secuencia 31. Así, se genera 31
d_{i}(t) de longitud 32. Aquí, si i=0, ...,31, t=1,... 32.
El conjunto de secuencias generado en el paso 730, puede ser
expresado como
Una pluralidad de d_{i}(t) obtenidas de
la ecuación 4, puede ser empleada como 31 secuencias de máscara.
d_{i}(t) se caracteriza porque dos
máscaras diferentes, entre las máscaras anteriores, son añadidas a
una de las 31 máscaras, excepto para las dos máscaras. En otras
palabras, cada una de las 31 máscaras puede ser expresada como una
suma de 5 máscaras concretas. Estas 5 máscaras son secuencias de
máscara de base.
Cuando el código (32, 10) va a ser generado, el
número total de palabras de código necesarias es 2^{n} = 1024,
para todos los 10 bis de información de entrada posibles (bits
TFCI). El número de secuencias biortogonales de longitud 32 es 32 x
2 = 64. Son necesarias 15 máscaras, para generar el código (32, 10).
Las 15 máscaras pueden ser expresadas como combinaciones de 4
secuencias de máscara de base.
Ahora, se dará una descripción de un método de
selección de las 4 secuencias de máscara de base. Una
secuencia-m, obtenida mediante desplazar
cíclicamente, la secuencia-m m_{1}(t), i
veces, es expresada como Tr(\alpha^{i} \cdot
\alpha^{t}), según la ecuación 1. Es decir, se genera un
conjunto de secuencias mediante desplazar cíclicamente la secuencia
m_{1}(t) de 0 a 30 veces, con respecto a una secuencia
inicial A = {1, \alpha, ..., \alpha^{2n-2}}.
Aquí, se encuentra 4 elementos de base linealmente independientes, a
partir de los elementos de Galois 1, \alpha, ...,
\alpha^{2n-2}, y las secuencias de máscara
correspondientes a las secuencias salida de una función Traza con
los 4 elementos de base como una secuencia inicial, se convierten en
secuencias de máscara de base. Una condición de independencia lineal
se expresa como
\alpha, \beta, \gamma, \delta:
linealmente independientes
De hecho, 1, \alpha, \alpha^{2},
\alpha^{3}, en el GF(2^{5}) de Galois son
sub-bases de polinomios, que como es bien conocido
son cuatro elementos linealmente independientes. Mediante remplazar
la variable A en la ecuación 1, con las bases de polinomios, se
consigue cuatro secuencias de máscara de base M1, M2, M4, y M8.
Se dará aquí, más abajo, una descripción de un
aparato, y método, para codificar/descodificar una TFCI, empleando
secuencias de máscara de base como las obtenidas de la forma
anterior, en un sistema IMT 2000 acorde con las realizaciones de la
presente invención.
Las figuras 8 y 9 son diagramas de bloque, de
aparatos de codificación y descodificación TFCI, en un sistema IMT
2000 acorde a una realización de la presente invención.
En referencia a la figura 8, 10 bits TFCI a0 a
a9, son aplicados a correspondientes multiplicadores, 840 a 849. Un
generador de un bit 800, genera continuamente un bit de código
predeterminado. Es decir, puesto que la presente invención trata con
secuencias biortogonales, los bits necesarios son generados para
hacer una secuencia biortogonal fuera de una secuencia ortogonal.
Por ejemplo, el generador de un bit 800 genera bits que tienen 1s,
para invertir una secuencia ortogonal (es decir, un código Walsh)
generado desde un generador de código Walsh de base 810, y generar
así una secuencia biortogonal. El generador 810 de código Walsh de
base, genera códigos Walsh de base de una longitud predeterminada.
Los códigos en Walsh de base, consisten en códigos Walsh a partir de
los cuales pueden ser producidos todos los códigos Walsh deseados, a
través de adición arbitraria. Por ejemplo, cuando se emplea los
códigos Walsh de longitud 32, los códigos Walsh de base son los
códigos Walsh 1º, 2º, 4º, 8º, y 16º, a saber W1, W2, W4, W8, y W16,
donde:
Un generador de secuencia de máscara de base
820, genera una secuencia de máscara de base de una longitud
predeterminada. Ya ha sido descrito previamente un método de
generación de secuencia de máscara de base, y sus detalles no serán
descritos aquí. Si se emplea una secuencia de máscara de longitud
32, las secuencias de máscara de base son las secuencias de máscara
1ª, 2ª, 4ª, y 8ª, M1, M2, M4, M8, donde:
El multiplicador 840 multiplica la salida de 1s,
desde el generador de un bit 800, por el bit de información de
entrada a0, en una base de símbolos.
El multiplicador 841 multiplica el código Walsh
de base W1, recibido desde el generador de código Walsh de base 810,
por el bit de información de entrada a1. El multiplicador 842,
multiplica el código en base Walsh W2, recibido desde el generador
de código Walsh de base 810, por el bit de información de entrada
a2. El multiplicador 843 multiplica el código Walsh de base W4,
recibido desde el generador de código Walsh 810, por el bit de
información de entrada a3. El multiplicador 844, multiplica el
código Walsh de base W8, recibido desde el generador de código Walsh
810, por el bit de información de entrada a4. El multiplicador 845,
multiplica el código Walsh de base W16, recibido desde el generador
de código Walsh 810, por el bit de información de entrada a5. Los
multiplicadores 841 a 845, multiplican los códigos en base Walsh
recibidos W1, W2, W4, S8, y W16, por sus bits de información de
entrada correspondientes, símbolo a símbolo.
Simultáneamente, el multiplicador 846 multiplica
la secuencia de máscara de base M1, por el bit de información de
entrada a6. El multiplicador 847, multiplica la secuencia de máscara
de base M2, por el bit de información de entrada a7. El
multiplicador 848, multiplica la secuencia de máscara de base M4,
por el bit de información de entrada a8. El multiplicador 849,
multiplica la secuencia de máscara de base M8, por el bit de
información de entrada a9. Loa multiplicadores 846 a 849,
multiplican las secuencias de máscara recibidas M1, M2, M4, y M8,
por sus bits de información de entrada correspondientes, símbolo a
símbolo.
Una sumador 860 suma los bits de información de
entrada codificados, recibidos desde los multiplicadores 840 a 849,
y entrega símbolos de código finales de longitud de 32 bits (una
palabra de código TFCI). La longitud de los símbolos de código
finales (palabra de código TFCI), se determina por las longitudes de
los códigos Walsh de base, generados desde el generador de código
Walsh de base 810, y las secuencias de máscara generadas desde el
generador de secuencia de máscara de base 820.
Por ejemplo, si los bits de información de
entrada a0 a a9 son "0111011000", el multiplicador 840
multiplica 0 como a0, por 1s recibidos desde el generador de un bit
800, y genera 32 símbolos de código que son todo "0s". El
multiplicador 841 multiplica 1 como a1, por W1 recibido desde el
generador 810 de código Walsh de base, y genera símbolos de código
"01010101010101010101010101010101". El multiplicador 842
multiplica 1 como a2, por W2 recibido desde el generador 810 de
código Walsh de base, y genera símbolos de código
"00110011001100110011001100110011". El multiplicador 843
multiplica 1 como a3, por W4 recibido desde el generador 810 de
código Walsh de base, y genera símbolos de código
"00001111000011110000111100001111". El multiplicador 844
multiplica 0 como a4, por W8 recibido desde el generador 810 de
código Walsh de base, y genera 32 símbolos de código que son todos
"0s". El multiplicador 845 multiplica 1 como a5, por W16
recibido desde el generador 810 de código Walsh de base, y genera
"00000000000000001111111111111111". El multiplicador 846
multiplica 1 como a6, por M1 recibido desde el generador 810 de
secuencia de máscara de base, y genera
"00101000011000111111000001110111". El multiplicador 847
multiplica 0 como a7, por M2 recibido desde el generador de
secuencia de máscara de base 820, y genera 32 símbolos de código que
son todo 0s. El multiplicador 848 multiplica 0 como a8, por M4
recibido desde el generador de secuencia de máscara de base 820, y
genera 32 códigos de símbolo que son todos 0s. El multiplicador 849
multiplica 0 como a9, por M8 recibido desde el generador de
secuencia de máscara de base 820, y genera 32 códigos de símbolo que
son todos 0s. El sumador 860 suma los símbolos de código recibidos
desde los multiplicadores 840 a 849, y saca los símbolos de código
finales "01000001000010100110011011100001". Los símbolos de
código finales pueden conseguirse mediante añadir los códigos de
Walsh de base W1, W2, W4, y W16, correspondientes a los bits de
información 1s, a la secuencias de máscara de base M1, símbolo a
símbolo. En otras palabras, los códigos de Walsh de base W1, W2, W4,
y W16 son sumados a W23, y el código de Walsh W23 y la secuencia de
máscara de base M1 son sumados para formar la palabra de código TFCI
(símbolos de código finales) (=W23+M1), la cual es una salida del
sumador 860.
La figura 11 es un diagrama de flujo, que
ilustra una realización de un procedimiento de codificación TFCI en
un sistema IMT 2000 acorde con la presente invención.
En referencia a la figura 11, se recibe los bits
de información 10 (es decir, bits TFCI), y se fija las variables,
suma y j, a un valor inicial 0, en el paso 1100. La variable suma,
indica símbolos de código finales, y j indica el número de contaje
de salida de símbolos de código final, después de la adición de base
de símbolo. En el paso 1110, se determina si j es 32, a la vista de
los símbolos de longitud 32 de códigos de Walsh y secuencias de
máscara empleadas para codificar los bits de información de entrada.
El paso 1110 se realiza para verificar si los bits de información de
salida, están todos codificados con los códigos de Walsh y las
secuencias de máscara, símbolo a símbolo.
Si j no es 32 en el paso 1110, lo que implica
que los bits de información de entrada no están codificados
completamente con respecto a todos los símbolos de los códigos de
Walsh, las secuencias de máscara, símbolos número j W1(j),
W2(j), W4(j), W8(j) y W16(j), de los
códigos de Walsh de base W1, W2, S4, W8, y W16, y los símbolos
número j M1(j), M2(j), M4(j) y M8(j), de
las secuencias de máscara de base M1, M2, M4, y M8, son recibidos en
el paso 1120. Después, se multiplica los símbolos recibidos por los
bits de información de entrada, en una base de símbolos y se suma
los productos de símbolos en el paso 1130. La suma se convierte en
la variable suma.
El paso 1130 puede expresarse como
.... (Ecuación
9)suma = a0 + a1 \cdot W1(j) + a2 \cdot
W2(j) + a3 \cdot W4(j) + a4 \cdot W8(j) + a5
\cdot W16(j) +\hskip1,5cm a6 \cdot M1(j) + a7
\cdot M2(j) + a8 \cdot M4(j) + a9 \cdot
M8(j)\hskip1,5cm
Como se ha apuntado, a partir de la ecuación 9,
los bits de información de entrada están multiplicados por los
símbolos correspondientes de los códigos de Walsh de base y las
secuencias de máscara de base, se suma los productos de símbolo, y
la suma se convierte en un símbolo de código deseado.
En el paso 1140, se entrega la suma indicando el
símbolo de código número j alcanzado. j se incrementa en 1 en el
paso 1150 y después el procedimiento vuelve al paso 1110. Mientras
tanto, si j es 32 en el paso 1110, el procedimiento de codificación
finaliza.
El aparato de codificación de la figura 8,
acorde con la realización de la presente invención, puede soportar
TFCIs extendidos tanto como TFCIs básicos. Los codificadores para
soportar un TFCI, extendido incluyen un codificador (32, 10), un
codificador (32, 9), y un codificador (32, 7).
Para la entrada de 10 bits de información de
entrada, el codificador (32, 10) entrega una combinación de 32
códigos de Walsh de longitud 32, 32 códigos biortogonales invertidos
respecto de códigos de Walsh, y 15 secuencias de máscara. Los 32
códigos de Walsh pueden ser generados a partir de combinaciones de 5
códigos de Walsh de base. Los 32 códigos biortogonales pueden
obtenerse mediante añadir 1, a los 32 símbolos de cada código de
Walsh. Estos resultados tienen el mismo efecto que la multiplicación
de -1 por los 32 códigos de Walsh vistos como números reales. Las
15 secuencias de máscara pueden alcanzarse mediante combinaciones de
5 secuencias de máscara de base. Por lo tanto, un total de 1024
palabras de código pueden ser producidas a partir del codificador
(32, 10).
El codificador (32, 9) recibe 9 bits de
información de entrada, y saca una combinación de 32 códigos de
Walsh de longitud 32, 32 códigos biortogonales invertidos respecto
de los códigos de Walsh, y 4 secuencias de máscara. Las 4 secuencias
de máscara se obtienen mediante combinar dos de las 4 secuencias de
máscara de base.
El codificador (32, 7) recibe 7 bits de
información de entrada, y entrega una combinación de 32 códigos de
Walsh, de una longitud entre las 1024 palabras de código, 32 códigos
biortogonales invertidos a partir de los códigos de Walsh, y una de
las 4 secuencias de máscara de base.
Los codificadores anteriores para proporcionar
TFCIs extendidos, tienen una distancia mínima 12, y pueden ser
implementados mediante bloquear la entrada y la salida al menos una
de las 4 secuencias de máscara de base generadas a partir de las
secuencias de máscara de base 820.
Es decir, el codificador (32, 9) puede ser
implementado mediante bloquear la entrada y la salida de una de las
cuatro secuencias de máscara de base, generadas desde el generador
820 de secuencia de máscara de base en la figura 8. El codificador
(32, 8) puede ser implementado mediante bloquear la entrada y la
salida de dos de las secuencias de máscara de base, generadas desde
el generador 820 de secuencia de máscara de base. El codificador
(32, 7) puede ser implementado mediante bloquear la entrada y la
salida de tres de las secuencias de máscara de base, generadas desde
el generador 820 de secuencia de máscara de base. Como se ha
descrito arriba, el aparato de codificación acorde a la realización
de la presente invención, puede codificar flexiblemente, conforme al
número de bits de información de entrada, es decir, el número de
bits TFCI a ser transmitidos, y maximiza una distancia mínima que
determina el rendimiento del aparato de codificación.
Las palabras de código en el aparato de
codificación anterior, son secuencias obtenidas mediante combinar 32
códigos Walsh de longitud 32, 32 códigos biortogonales que resultan
de añadir 1s a los códigos de Walsh, y 15 secuencias de máscara de
longitud 15. La estructura de las palabras de código se muestra en
la figura 13.
Para una mejor comprensión del procedimiento de
codificación de bits TFC, las tablas 1a a 1f listan símbolos de
código (palabras de código TFCI) frente a 10 bits de TFCI.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\newpage
El aparato de descodificación acorde con la
realización de la presente invención se describirá con referencia a
la figura 9. Una señal de entrada r(t), se aplica a 15
multiplicadores 902 a 906, y a una calculador de correlación 920. La
señal de entrada r(t), fue codificada con un código Walsh
predeterminado y una secuencia de máscara predeterminada en un
transmisor. Un generador de secuencia de máscara 910, genera todas
las posibles 15 secuencias de máscara, M1 a M15. Los multiplicadores
902 a 906, multiplican las secuencias de máscara recibidas desde el
generador de secuencia de máscara 910, por la señal de entrada
r(t). El multiplicador 902 multiplica la señal de entrada
r(t), por la secuencia de máscara M1, recibida desde el
generador de secuencias de máscara 910. El multiplicador 904
multiplica la señal de entrada r(t), por la secuencia de
máscara M2 recibida desde el generador de secuencia de máscara 910.
El multiplicador 906 multiplica la señal de entrada r(t), por
la secuencia de máscara M15 recibida desde el generador de secuencia
de máscara 910. Si el transmisor codificó los bits TFCI con la
secuencia de máscara predeterminada, una de las salidas de los
multiplicadores 902 a 906, está libre de secuencia de máscara, lo
que significa que la secuencia de máscara no tiene efecto en las
correlaciones calculadas por uno de los calculadores de correlación.
Por ejemplo, si el transmisor usó la secuencia de máscara M2 para
codificar los bits TFCI, la salida del multiplicador 904 que
multiplica la secuencia de máscara M2 por la señal de entrada
r(t), está libre de secuencia de máscara. La señal libre de
secuencia de máscara, está codificada en bits TFCI con el código de
Walsh predeterminado. Los calculadores de correlación 920 a 926,
calculan las correlaciones de la señal de entrada r(t) y las
salidas de los multiplicadores 902 a 906, a 64 códigos
biortogonales. Los 64 códigos biortogonales han sido definidos
previamente. El calculador de correlación 920 calcula los valores de
correlación, de la señal de entrada r(t) a los 64 códigos
biortogonales de longitud 32, selecciona el valor de correlación
máximo a partir de las 64 correlaciones, y entrega el valor de
correlación seleccionado, un índice de código biortogonal que
corresponde al valor de correlación seleccionado, y su índice único
"0000", a un comparador de correlación 940.
El calculador de correlación 922 calcula los
valores de correlación, de la salida del multiplicador 902 a los 64
códigos biortogonales, selecciona el valor máximo de las 64
correlaciones, y entrega el valor de correlación seleccionado, un
índice de código biortogonal que corresponde a la correlación
seleccionada, y su único índice "0001", al comparador de
correlación 940. El calculador de correlación 924 calcula los
valores de correlación, de la salida del amplificador 904 a los 64
códigos biortogonales, selecciona en máximo de los 64 valores de
correlación, y entrega el valor de correlación seleccionado, un
índice de código biortogonal que corresponde al valor de correlación
seleccionado, y su único índice "0010", al comparador de
correlación 940. Otros calculadores de correlación (no mostrados)
calculan los valores de correlación de las salidas de los
multiplicadores correspondientes a los 64 códigos biortogonales y
opera de forma similar a los calculadores de correlación descritos
arriba, respectivamente.
Finalmente, el calculador de correlación 926
calcula los valores de correlación de la salida del multiplicador
906 a los 64 códigos biortogonales, selecciona el valor máximo de
las 64 correlaciones, y entrega el valor de correlación
seleccionado, un índice de código biortogonal que corresponde al
valore de correlación seleccionado, y su índice único "1111",
al comparador de correlación 940.
Los índices únicos de los calculadores de
correlación 920 a 926, son los mismos que los índices de las
secuencias de máscara multiplicados por la señal de entrada
r(t) en los multiplicadores 902 a 906. La tabla 2, lista los
15 índices de máscara multiplicados en los multiplicadores, y un
índice de máscara asignado al caso en el que ninguna secuencia de
máscara es usada, a modo de ejemplo.
Como se muestra en la tabla 2, el calculador de
correlación 922, que recibe la señal que es el producto de la señal
de entrada r(t) y la secuencia de máscara M1, entrega
"0001" como su índice. El calculador de correlación 926, que
recibe la señal que es el producto de la señal de entrada
r(t) y la secuencia de máscara M15, entrega "1111" como
su índice. El calculador de correlación 920, que recibe solo la
señal de entrada r(t), entrega "0000" como su
índice.
Mientras, los índices de código biortogonales
son expresados en un código binario. Por ejemplo, si la correlación
A \upbar{W4} que es el complemento de W4, es el mayor valor de
correlación, un índice de código biortogonal correspondiente (a0 a
a9) es "001001".
El comparador de correlación 940 compara los 16
máximos valores de correlación, recibidos desde los calculadores de
correlación 920 a 926, selecciona el valor de correlación más alto
de los 16 valores de correlación máxima recibidos, y entrega bits
TFCI en base al índice de código biortogonal, y al índice de
secuencia de máscara (el único índice) recibido desde el calculador
de correlación, que corresponde al valor de correlación mayor. Los
bits TFCI pueden determinarse mediante combinar los índices de
código biortogonales, y el índice de secuencia de máscara. Por
ejemplo, si el índice de secuencia de máscara es el de
M4(0100), y el índice de código biortogonal es el de
\upbar{W4} (001001), los bits TFCI (a9 a a0) son "el índice
M4(0100) + el índice \upbar{W4} (001001)". Es
decir, los bits TFCI (a9 a a0) son "0100001001".
Asumiendo que el transmisor transmitió símbolos
de código correspondientes a bits TFCI (a0 a a9) "1011000010",
puede decirse que el transmisor codificó los bits TFCI con
\upbar{W46} y M4 según el procedimiento de codificación descrito
arriba. El receptor puede determinar que la señal de entrada
r(t) está codificada con la secuencia de máscara M4,
multiplicando para ello la señal de entrada r(t) por todas
las secuencias de máscara, y que la de la señal de entrada
r(t) está codificada con \upbar{W6}, mediante calcular las correlaciones de la señal de entrada r(t) a todos los códigos biortogonales. En base al ejemplo anterior, el quinto calculador de correlación (no mostrado) entregará el mayor valor de correlación, índice de \upbar{W6} (101100) y su índice único(0010). Después, el receptor entrega los bits TFCI codificados (a0 a a9) "1011000010" añadiendo para ello el índice de \upbar{W6} "101100", y el índice M4 "0010".
r(t) está codificada con \upbar{W6}, mediante calcular las correlaciones de la señal de entrada r(t) a todos los códigos biortogonales. En base al ejemplo anterior, el quinto calculador de correlación (no mostrado) entregará el mayor valor de correlación, índice de \upbar{W6} (101100) y su índice único(0010). Después, el receptor entrega los bits TFCI codificados (a0 a a9) "1011000010" añadiendo para ello el índice de \upbar{W6} "101100", y el índice M4 "0010".
En la realización del aparato de codificación,
la señal de entrada r(t) se procesa en paralelo, de acuerdo
con el número de secuencias de máscara. Puede, además, contemplarse
que la señal de entrada r(t) sea multiplicada de forma
secuencial por las secuencias de máscara, y las correlaciones de los
productos sean calculadas de forma secuencial en otra realización
del aparato de descodificación.
La figura 17 ilustra otra realización del
aparato de descodificación.
En referencia a la figura 17, una memoria 1720
almacena una señal de 32 símbolos de entrada r(t). Un
generador de secuencia de máscara 1710 genera 16 secuencias de
máscara que se usaron en el transmisor, y las entrega de forma
secuencial. Un multiplicador 1730 multiplica una de las 16
secuencias de máscara recibidas desde el generador de secuencia de
máscara 1710, por la señal de entrada r(t) recibida desde la
memoria 1720. Un calculador de correlación 1740 calcula la salida
del multiplicador 1730, a 64 códigos biortogonales de longitud
biortogonal 32, y entrega el valor de correlación máxima, y el
índice de código biortogonal que corresponde al valor de correlación
mayor, a un comparador de correlación 1750. El comparador de
correlación 1750 almacena el valor de correlación máximo, y el
índice de código biortogonal recibido desde el calculador de
correlación 1740, y el índice de la secuencia de máscara recibido
desde el generador de secuencia de máscara 1710.
Tras completar el proceso anterior con la
secuencia de máscara, la memoria 1720 entrega la señal t(t)
de entrada almacenada al multiplicador 1730. El multiplicador 1730
multiplica la señal r(t) de entrada, por una de las otras
secuencias de máscara. El calculador de correlación 1740, calcula la
correlación, de la salida del multiplicador 1730 a los 64 códigos
biortogonales de longitud 32, y entrega el valor de correlación
máximo, y el índice de un código biortogonal que corresponde al
valor de correlación máxima. El comparador de correlación 1750,
almacena el valor de correlación máximo, y el índice de secuencia de
máscara recibido desde el generador de secuencia de máscara
1710.
El procedimiento anterior es llevado a cabo en
la totalidad de las 16 secuencias de máscara, generadas desde el
generador de secuencia de máscara 1710. Después, 16 valores de
correlación máxima y los índices de códigos biortogonales que
corresponden al valor de correlación máximo, son almacenados en el
comparador de correlación 1750. El comparador de correlación 1750
compara los 16 valores de correlación almacenados, y selecciona el
que tiene la mayor correlación, y entrega bits TFCI combinando los
índices del código biortogonal y el índice de secuencia de máscara
que corresponde al valor de correlación máxima seleccionado. Cuando
se completa la descodificación de los bits TFCI, la señal
r(t) de entrada se borra de la memoria 1720, y se almacena la
siguiente señal r(t+1) de entrada.
Si bien el comparador de correlación 1750
compara los 16 valores de correlación máximos a la vez en el aparato
de descodificación de la figura 17, se puede contemplar comparación
del valor de correlación en tiempo real. Es decir, la primera
entrada de primer valor de correlación máxima, es comparada con la
siguiente entrada de valor de correlación máxima, y el mayor de los
dos valores de correlación, y un índice de secuencia de máscara, y
un índice de código biortogonal, correspondientes a la correlación,
son almacenados. Después, la tercera correlación máxima de entrada
es comparada con la correlación almacenada, y la mayor de las dos
correlaciones, y un índice de secuencia de máscara, y un índice de
código biortogonal, correspondientes a la correlación seleccionada,
son almacenados. Esta comparación/operación se lleva a cabo 15
veces, que es el número de secuencias de máscara generadas desde el
generador de secuencia de máscara 1710. Tras completarse todas las
operaciones, el comparador de correlación 1710 entrega el índice
biortogonal finalmente almacenado (a0 a a6), y un índice de
secuencia de máscara (a7 a a a9), y entrega los bits añadidos, como
bits TFCI.
La figura 10 es un diagrama de flujo que ilustra
el funcionamiento del comparador de correlación 940, mostrado en la
figura 9. El comparador de correlación 940, almacena los dieciséis
máximos valores de correlación, selecciona un valor de correlación
máximo fuera de los 16 valores de correlación máximos, y entrega
bits TFCI en base a los índices de un código biortogonal, y una
secuencia de máscara que corresponde al valor de correlación mayor
seleccionado. Se compara los dieciséis valores de correlación, y los
bits TFCI son entregados en base a los índices de un código
biortogonal, y una secuencia de máscara, correspondientes al valor
de correlación mayor.
En referencia a la figura 10, se pone a 1 un
índice de correlación máximo i, y los índices de un valor de
correlación máximo, un código biortogonal, y una secuencia de
máscara a ser verificados, se ponen a 0, en el paso 1000. En el paso
1010, el comparador de correlación 940 recibe un primer valor de
correlación máximo, un primer índice de código biortogonal, y un
primer índice de secuencia de máscara desde el calculador de
correlación 920. El comparador de correlación 940, compara la 1ª
correlación máxima con un valor de correlación máximo previo, en el
paso 1020. Si la 1ª correlación máxima es mayor que la correlación
máxima previa, el procedimiento va al paso 1030. Si la 1ª
correlación máxima es igual, o menor, que la correlación máxima
previa, el procedimiento va al paso 1040. En el paso 1030, el
comparador de correlación 940 designa la 1ª correlación máxima, como
una correlación máxima final, y almacena el primer código
biortogonal y los índices de secuencia de máscara, como código
biortogonal e índices de secuencia de máscara finales. En el paso
1040, el comparador de correlación 940 compara el índice i, con el
número 16 de los calculadores de correlación, para determinar si
todas las 16 correlaciones máximas están completamente comparadas.
Si i no es 16, el índice i se incrementa en 1 en el paso 1060, y el
procedimiento vuelve al paso 1010. Después, el procedimiento
anterior se repite.
En el paso 1050, el comparador de correlación
940 entrega los índices del código biortogonal, y la secuencia de
máscara, que corresponden a la correlación final máxima, como bits
descodificados. El índice de código biortogonal y el índice de
secuencia de máscara, que corresponden a los bits descodificados,
son los correspondientes a la correlación final máxima entre los 16
valores de correlación máxima recibidos desde los 16 calculadores de
correlación.
El codificador TFCI (32, 10), que entrega una
palabra de código de 32 símbolos TFCI ateniéndose a 16 segmentos, ha
sido descrito en la primera realización de la presente invención.
Recientemente, la especificación estándar IMT-2000,
dictamina tener 15 segmentos en una trama. Por lo tanto, la segunda
realización de la presente invención está dirigida a un codificador
TFCI (30, 10) que entrega una palabra de código de 30 símbolos TFCI,
en función de 15 segmentos. Por lo tanto, la segunda realización de
la presente invención, sugiere un aparato de codificación y método
para entregar 30 símbolos de código, mediante perforar dos símbolos
de los 32 símbolos codificados (palabras de código) tal como son
generados por el codificador TFCI (32, 10).
Los aparatos de codificación acordes con las
realizaciones primera y segunda de la presente invención, son
iguales en su configuración, excepto las secuencias entregadas desde
un generador de un bit, un generador de código de Walsh de base, y
un generador de secuencia de máscara de base. El aparato codificador
entrega símbolos codificados de longitud 30, siendo el símbolo #0
(primer símbolo) y el símbolo #16 (decimoséptimo símbolo),
perforados en el aparato de codificación de la segunda
realización.
El referencia a la figura 8, 10 bits de
información de entrada a0 a a9, son aplicados a la entrada de 840 a
849. El generador de un bit 800 entrega símbolos 1s (longitud 32) al
multiplicador 840. El multiplicador 840 multiplica el bit de
información de entrada a0, por cada 32 símbolos recibidos desde el
generador de un bit 800. El generador 810 de código de Walsh de
base, genera simultáneamente código de Walsh de base W1, W2, W4, W8
y W16, de longitud 32. El multiplicador 841 multiplica el bit de
información de entrada a1, por el código de Walsh de base W1
"01010101010101010101010101010101". El multiplicador 842
multiplica el bit de información de entrada a2, por el código de
Walsh de base W2 "00110011001100110011001100110011". El
multiplicador 843 multiplica el bit de información de entrada a3,
por el código de Walsh de base W4
"00001111000011110000111100001111". El multiplicador 844
multiplica el bit de información de entrada a4, por el código de
Walsh de base W8 "00000000111111110000000011111111". El
multiplicador 845 multiplica el bit de información de entrada a5,
por el código de Walsh de base W16
"00000000000000001111111111111111".
El generador de secuencia de máscara de base
820, genera simultáneamente secuencias de máscara de base M1, M2, M4
y M8 de longitud 32. El multiplicador 846 multiplica el bit de
información de entrada a6, por la secuencia de máscara de base M1
"00101000011000111111000001110111". El multiplicador 847
multiplica el bit de información de entrada a7, por la secuencia de
máscara de base M2 "00000001110011010110110111000111". El
multiplicador 848 multiplica el bit de información de entrada a8,
por la secuencia de máscara de base M4
"00001010111110010001101100101011". El multiplicador 849
multiplica el bit de información de entrada a9, por la secuencia de
máscara de base M8 "00011100001101110010111101010001". Los
multiplicadores 840 a 849 funcionan como conmutadores, que controlan
la salida de, o la generación de, los bits desde el generador de un
bit, cada uno de los códigos de Walsh de base, y cada una de las
secuencias de máscara de base.
\newpage
El sumador 860 suma las salidas de los
multiplicadores 840 a 849, símbolo a símbolo, y entrega 32 símbolos
codificados (es decir, una palabra de código TFCI). Fuera de los 32
símbolos codificados, se perforará dos símbolos en posiciones
predeterminadas (es decir el símbolo #0 (el primer símbolo) y el
símbolo #16 (el símbolo decimoséptimo) de la salida del sumador 860
son perforados). Los restantes 30 símbolos se convertirán en los 30
símbolos TFCI. Será fácil modificar la segunda realización de la
presente invención. Por ejemplo, el generador de un bit 800, el
generador de Walsh 810 de base, el generador de secuencia de máscara
de base 820, pueden generar 30 símbolos que excluyan los símbolos
#0 y #16. El sumador 860 suma, después, la salida del generador 800
de un bit, del generador de Walsh de base 810, y del generador de
secuencia de máscara de base 820, bit a bit, y entrega 30 símbolos
codificados como símbolos TFCI.
La figura 12 es un método para la segunda
realización de la presente invención. El diagrama de flujo ilustra
las etapas del aparato de codificación acorde con la segunda
realización de la presente invención, cuando el número de segmentos
es 15.
En referencia a la figura 12, se recibe 10 bits
de información de entrada a0 a a9, y se pone las variables, suma y
j, en un valor inicial 0, en el paso 1200. En el paso 1210, se
determina si j es 30. Si j no es 30 en el paso 1210, los símbolos
número j, W1(j), W2(j), W4(j), W8(j), y
W16(j) de los códigos de la base de Walsh W1, W2, W4, W8, y
W16 (cada uno con dos bits perforados), y los símbolos número j
M1(j), M2(j), M4)j), y M8(j) de las
secuencias de máscara M1, M2, M4 y M8 (cada uno de ellos con dos
bits perforados), son recibidos en el paso 1220. Después los
símbolos recibidos son multiplicados por los bits de información de
entrada, en una base de símbolos, y los símbolos multiplicados son
sumados en el paso 1230. En el paso 1240, se entrega la suma que
indica el símbolo de código numero j. j se incrementa en 1, en el
paso 1250, y después el procedimiento vuelve al paso 1210. Mientras
tanto, si j es 30 en el paso 1210, el procedimiento de codificación
termina.
El codificador (30, 10) entrega 1024 palabras de
código, equivalentes a las palabras de código del codificador (32,
10), con los símbolos #0 y #16 perforados. Por lo tanto, el número
total de información que puede ser expresada es 1024.
La salida de un codificador (30, 9) consta de
combinaciones de 32 códigos Walsh de longitud 30, obtenidos
perforando los símbolos #0 y #16 de cada uno de los 32 códigos de
Walsh de longitud 32, 32 códigos biortogonales obtenidos añadiendo 1
a cada símbolo de códigos de Walsh perforado (mediante multiplicar
por -1 a cada símbolo en el caso de un número real), y 8 secuencias
de máscara obtenidas combinando cualesquiera tres, de las cuatro
máscaras de base perforadas.
La salida de un codificador (30, 8) consta de
combinaciones de 32 códigos de Walsh de longitud 30, obtenidos
perforando símbolos #0 y #16 de cada uno de los 32 códigos de Walsh
que tiene símbolos de longitud 32, 32 códigos biortogonales
obtenidos añadiendo 1 a cada símbolo de los códigos de Walsh
perforados (multiplicando por -1 a cada símbolo en el caso de un
número real), y 4 secuencias de máscara obtenidas combinando
cualesquiera, dos de las cuatro secuencias de máscara de base
perforadas.
La salida de un codificador (30, 7) consta de
combinaciones de 32 códigos de Walsh de longitud 30, obtenidos
perforando símbolos #0 y #16 desde cada uno de los 32 códigos de
Walsh que tiene símbolos de longitud 32, 32 códigos biortogonales
obtenidos añadiendo 1 a cada símbolo de códigos de Walsh perforados
(multiplicando -1 por cada símbolo en el caso de un número real), y
una de las cuatro secuencias de máscara de base perforadas.
Todos los codificadores anteriores para
proporcionar un TFCI extendido, tienen una distancia mínima de 10.
Los codificadores (30, 9), (30, 8), y (30, 7) pueden ser
implementados bloqueando la entrada y la salida de, al menos una, de
las cuatro secuencias de máscara de base generadas, desde el
generador de secuencia de máscara de base 820 mostrado en la figura
8.
Los codificadores anteriores codifican de forma
flexible bits TFCI, según el número de bits TFCI, y tienen una
distancia mínima maximizada que determina el rendimiento de la
codificación.
Un aparato de descodificación acorde con la
segunda realización de la presente invención, es el mismo, en
configuración y funcionamiento, que el aparato de codificación de la
primera realización, excepto por diferentes longitudes de señal de
los símbolos codificados. Es decir, después de la codificación (32,
10), son perforados dos símbolos fuera de los 32 símbolos
codificados, o son empleados códigos Walsh de base con dos símbolos
perforados, y secuencias de máscara de base con dos símbolos
perforados, para generar los 30 símbolos codificados. Por lo tanto,
excepto para la señal recibida r(t) que incluye una señal de
30 símbolos codificados, y la inserción de señales ficticias en las
posiciones perforadas, todas las operaciones de descodificación son
iguales a las de la descripción de la primera realización de la
presente invención.
Como en la figura 17, esta segunda realización
de descodificación también puede ser implementada mediante un solo
multiplicador para multiplicar las máscaras con r(t), y un
solo calculador de correlación para calcular valores de correlación
de códigos biortogonales.
La tercera realización de la presente invención,
proporciona un aparato de codificación para bloquear la salida de un
generador de un bit del codificador (30, 7), (30, 8), (30, 9) o (30,
10) (en adelante denotamos (30, 7-10)) de la segunda
realización, y generar otras secuencia de máscara en su lugar, para
fijar una distancia mínima a 11. Los codificadores se refieren a un
codificador que entrega una palabra de código TFCI de 30 símbolos,
para la entrada de 7, 8, 9, o 10 bits TFCI.
La figura 14 es un diagrama de bloques, de una
tercera realización del aparato de codificación para codificar un
TFCI en el sistema IMT 2000. En los dibujos, un codificador (30,
7-10) está configurado para tener una distancia
mínima de 11.
El aparato de codificación de la tercera
realización, es similar en estructura al de la segunda realización,
excepto que un generador de secuencia de máscara 1480, para generar
una secuencia de máscara de base M16, y un conmutador 1470 para
conmutar el generador de secuencia de máscara de base 1480, y un
generador de un bit 1400 para un multiplicador 1440, son
proporcionados adicionalmente al aparato de codificación
correspondiente a la tercera realización de la presente
invención.
Las secuencias de máscara de base perforadas de
dos bits M1, M2, M4, M8, y M16 tal como se emplean en la figura 14,
son
En referencia a la figura 14, cuando se emplea
un codificador (30, 6), el conmutador 1470 conmuta el generador de
un bit 1400 al multiplicador 1440, y bloquea todas las secuencias de
máscara de base generadas desde un generador de secuencia de máscara
de base 1480. El multiplicador 1440, multiplica los símbolos desde
el generador de un bit 1400, por el bit de información de entrada
a0, símbolo a símbolo.
Si se usa un codificador (30,
7-10), el conmutador 1470 conmuta el generador de
secuencia de máscara de base 1480 al multiplicador 1440, y
selectivamente emplea cuatro secuencias de máscara de base,
generadas desde un generador de secuencia de máscara de base 1420.
En este caso, 31 secuencias de máscara M1 a M31 pueden ser
generadas, mediante la combinación de 5 secuencias de máscara de
base.
La estructura y funcionamiento de entregar los
símbolos de código para los bits de información de entrada a0 a a9
empleando multiplicadores 1440 a 1449, es la misma que en las
realizaciones primera y segunda. Por lo tanto, se omitirá su
descripción.
Como se ha expuesto arriba, el conmutador 1470
conmuta el generador de secuencia de máscara 1480 al multiplicador
1440, para usar el codificador (30, 7-10), mientras
que el conmutador 1470 conmuta el generador de un bit 1440 al
multiplicador 1440, para usar el codificador (30,6).
Para la entrada de 6 bits de información, el
codificador (30, 6) entrega una palabra de código de 30 símbolos,
mediante combinar 32 códigos de Walsh de longitud 30, con 32 códigos
biortogonales, obtenidos invirtiendo los códigos de Walsh mediante
el uso de un generador de un bit 1400.
Para la entrada de 10 bits de información, al
codificador (30, 10) entrega una palabra de código de 30 símbolos,
mediante combinar 32 códigos de Walsh de longitud 30, y 32
secuencias de máscara, generadas empleando cinco secuencias de
máscara de base. Aquí, las cinco secuencias de máscara de base son
M1, M2, M4, M8, y M16, como se ha expuesto arriba y la secuencia de
máscara de base M16 se entrega desde el generador de secuencia de
máscara 1480, que se añade para el aparato de codificación acorde
con la tercera realización de la presente invención. Por lo tanto,
puede conseguirse 1024 palabras de código desde el codificador (30,
10). El codificador (30, 9) entrega una palabra de código de 30
símbolos, mediante combinar 32 códigos de Walsh y 16 secuencias de
máscara, para la entrada de 9 bits de información. Las 16 secuencias
de máscara se consiguen combinando cuatro, de las cinco secuencias
de máscara de base. El codificador (30, 8) entrega una palabra de
código de 30 símbolos, codificada mediante combinar 32 códigos de
Walsh y 8 secuencias de máscara, para la entrada de 8 bits de
información. Las 8 secuencias de máscara, se obtienen por la
combinación de tres, de las cinco secuencias de máscara de base.
Para la entrada de 7 bits de información, el codificador (30, 7)
entrega una palabra de código de 30 símbolos, combinando 32 códigos
de Walsh de longitud 30 y cuatro secuencias de máscara. Las cuatro
secuencias de máscara se obtienen combinando dos, de las cinco
secuencias de máscara de base.
Todos los codificadores anteriores (30,
7-10) tienen una distancia mínima de 11 para
proporcionar TFCIs extendidos. Los codificadores (32,
7-10), pueden ser implementados mediante controlar
el uso de, al menos, una de las cinco secuencias de máscara,
generadas desde el generador de secuencia de máscara de base 1420 y
el generador de secuencia de máscara 1410, mostrados en la figura
14.
La figura 16 es un diagrama de flujo, que
ilustra una tercera realización del procedimiento de codificación
TFCI, en el sistema IMT 2000 acorde con la presente invención.
En referencia a la figura 16, se recibe 10 bits
de información (bits TFCI) a0 a a9, y se fija las variables, suma y
j, en valores iniciales 0, en el paso 1600. La variable suma indica
una salida de símbolo final de código, después de la suma
símbolos-base, y la variable j indica el número de
la salida de símbolos de código final, después de la adición
símbolos-base. Se ha determinado si j es 30 en el
paso 1610, a la vista de la longitud 30 de códigos de Walsh
perforados y secuencias de máscara, empleados para la codificación.
El objeto de llevar a cabo el paso 1610, es juzgar si los bits de
información de entrada están codiciados con respecto a los 30
símbolos de cada código de Walsh, y los 30 símbolos de cada
secuencia de máscara.
Si j no es 30 en el paso 1610, lo que implica
que la codificación no se ha completado con respecto a todos los
símbolos de los códigos de Walsh y las secuencias de máscara, los
símbolos número j W1(j), W2(j), W4(j),
W8(j), y W16(j) de los códigos Walsh de base W1, W2,
W4, W8, y W16, y los símbolos número j M1(j), M2(j),
M4(j), M8(j), y M16(j) de las secuencias de
máscara de base M1, M2, M4, M8, y M16, son recibidos en el paso
1620. En el paso 1630, los bits de información de entrada son
multiplicados por las símbolos recibidos, símbolo a símbolo, y los
productos de símbolo son sumados.
El paso 1630 puede expresarse como
.... (Ecuación
10)suma = a0 \cdot M16(j) + a1 \cdot
W1(j) + a2 \cdot W2(j) + a3 \cdot W4(j) + a4
\cdot W8(j) +\hskip1,5cm a5 \cdot W16(j) + a6
\cdot M1(j) + a7 \cdot M2(j) + a8 \cdot M4(j) +
a9 \cdot
M8(j)\hskip1,5cm
Como se observa de la ecuación 10, un símbolo de
código deseado se obtiene multiplicando cada bit de información de
entrada, por los símbolos de un código de Walsh de base
correspondiente, o secuencia de máscara de base, y sumando los
productos.
En el paso 1640, se entrega la suma que indica
el símbolo de código número j conseguido. j se incrementa en 1 en el
paso 1650 y, después, el procedimiento vuelve al paso 1610. Mientras
tanto, si j es 30 en el paso 1610, el procedimiento de codificación
termina.
Ahora se proporcionará una descripción de la
tercera realización del aparato de codificación, en referencia a la
figura 15. Una señal de entrada r(t) que incluye la señal de
30 símbolos codificados, transmitida por un transmisor, y dos falsos
símbolos que han sido insertados en las posiciones que han sido
perforadas por el codificador, es aplicada a 31 multiplicadores 1502
a 1506, y un calculador de correlación 1520. Un generador de
secuencia de máscara 1500, genera todas las 31 secuencias de máscara
posibles de longitud 32, M1 a M31. Los multiplicadores 1502 a 1506,
multiplican las secuencias de máscara recibidas desde el generador
de secuencia de máscara 1550, por la señal de entrada r(t).
Si un transmisor codificó bits TFCI con una secuencia de máscara
predeterminada, una de las salidas de los multiplicadores 1502 a
1506 está libre se secuencia de máscara, lo que significa que la
secuencia de máscara no tiene efecto en el siguiente calculador de
correlación. Por ejemplo, si el transmisor usó la secuencia de
máscara M31 para codificar los bits TFCI, la salida del
multiplicador 1506 que multiplica la secuencia de máscara M31 por la
señal de entrada r(t) está libre de secuencia de máscara. Sin
embargo, si el transmisor no usó una secuencia de máscara, la propia
señal de entrada r(t) aplicada a un calculador de
correlación 1520, es una señal libre de secuencia de máscara. Cada
uno de los calculadores de correlación 1520 a 1526, calcula los
valores de correlación de las salidas de los multiplicadores 1502 a
1506, con 64 códigos biortogonales de longitud 32, determina al
valor de correlación máxima entre los 64 conjuntos de correlación, y
entrega los valores de correlación máxima determinados,
correspondiendo los índices de cada código biortogonal a los valores
de correlación máxima determinados, y cada índice de las secuencias
de máscara a un comparador de correlación 1540, respectivamente.
El comparador de correlación 1540, compara los
32 valores de correlación máxima recibidos desde los calculadores de
correlación 1520 a 1526, y determina el mayor de los valores de
correlación máxima, como una correlación final máxima. Después, el
comparador de correlación 1540 entrega los bits descodificados TFCI,
transmitidos por el transmisor en la base de los índices del códigos
biortogonal, y la secuencia de máscara correspondientes al valores
de correlación máxima. Como en la figura 17, la tercera realización
de la presente invención puede también ser implementada mediante un
solo multiplicador para multiplicar las máscaras con r(t), y
un solo calculador de correlación para calcular valores de
correlación de códigos biortogonales.
Como se ha descrito arriba, la presente
invención proporciona un aparato y método para codificar, y
descodificar, un TFCI básico y un TFCI extendido de forma variable,
de modo que se simplifica el equipo físico. Otra ventaja es que el
soporte de, los esquemas de codificación de corrección de error
tanto de TFCI básico como de TFCI, extendido incrementa la
estabilidad de servicio. Además, una distancia mínima, un factor que
se ha determinado el rendimiento de un aparato de codificación, es
lo suficientemente grande como para satisfacer los requisitos de un
sistema IMT 2000, asegurando de ese modo un excelente
rendimiento.
Si bien la invención ha sido mostrada y descrita
con referencia a ciertas realizaciones preferidas de esta, aquellas
personas cualificadas en el arte comprenderán que puede de
realizarse, sobre esta, diversos cambios en forma de detalles, sin
apartarse del alcance de la invención, tal como se define mediante
las reivindicaciones anexas.
Claims (17)
1. Un aparato de codificación de Indicador de
Combinación de Formato de Transporte, TFCI, para un sistema de
comunicación, que comprende:
- un generador de secuencia (800, 810, 840-845, 1400, 1410, 1440-1445) adaptado para generar una pluralidad de secuencias biortogonales de base, y para entregar una secuencia biortogonal de base, seleccionada en función de primeros bits de información, entre la pluralidad de secuencias biortogonales de base;
- un generador de secuencia de máscara (820, 846-849, 1420, 1446-1449), adaptado para generar una pluralidad de secuencias de máscara de base, y para entregar una secuencia de máscara de base, seleccionada en función de segundos bits de información, entre la pluralidad de secuencias de máscara de base; y
- un sumador (860, 1460) para sumar la secuencia biortogonal de base seleccionada, y la secuencia de máscara de base seleccionada, recibidas desde el generador de secuencia y el generador de secuencia de máscara.
2. El aparato de codificación de la
reivindicación 1, en el que la pluralidad de secuencias
biortogonales de base son códigos Walsh, y secuencias de complemento
biortogonales de códigos Walsh.
3. El aparato de codificación de las
reivindicaciones 1 o 2, en el que el generador de secuencia de
máscara está adaptado para proporcionar una primera
secuencia-m y una segunda
secuencia-m, que pueden sumarse entre sí para formar
un código Gold, y está adaptado además para formar un primer grupo
de secuencias, que tiene secuencias formadas mediante desplazar
cíclicamente la primera secuencia-m, y un segundo
grupo de secuencias, que tiene secuencias formadas mediante
desplazar cíclicamente la segunda secuencia-m, para
aplicar una función de transposición por columnas, a las secuencias
en el primer grupo, al efecto de convertir las secuencias en el
primer grupo en secuencias octagonales, para insertar una columna de
"0" delante de las secuencias en el segundo grupo, y para
generar y aplicar una función de transposición por columnas inversa,
a las secuencias en el segundo grupo, al efecto de convertir las
secuencias en el segundo grupo, en secuencias de máscara.
4. El aparato de codificación de cualquiera de
las reivindicaciones 1 a 3, en el que la pluralidad de secuencias
biortogonales de base son un primer código Walsh W1, un segundo
código Walsh W2, un tercer código Walsh W4, un cuarto código Walsh
W8, un quinto código Walsh W16, y una secuencia de todo "1" de
longitud 32, donde los códigos Walsh W1, W2, W4, W8 y W16 son
códigos Walsh de base, que son códigos a partir de los cuales puede
derivarse todos los demás códigos Walsh, mediante la suma de estos
códigos Walsh de base.
5. El aparato de codificación de cualquiera de
las reivindicaciones 1 a 4, en el que las secuencias de máscara de
base son:
- una primera secuencia de máscara M1 "00101000011000111111000001110111",
- una segunda secuencia de máscara M2 "00000001110011010110110111000111",
- una tercera
secuencia de máscara M4 "00001010111110010001101100101011",
\;
y
- una cuarta secuencia de máscara M8 "00011100001101110010111101010001".
6. El aparato de codificación de la
reivindicación 4 o la 5, en el que se elimina selectivamente señales
de salida del sumador, en las posiciones #0 y #16.
7. El aparato de codificación de cualquiera de
las reivindicaciones 1 a 6, en el que la pluralidad de secuencias
biortogonales de base, son secuencias de longitud 30 en las que los
símbolos #0 y #16 están excluidos de los códigos de Walsh de
longitud 32.
8. El aparato de codificación de la
reivindicación 1, en el que los primeros bits de información son 6
bits, y los segundos bits de información son 4 bits, del TFCI.
9. Un método de codificación de bits de
información TFCI, Indicador de Combinación de Formato de Transporte,
para un sistema de comunicación, que comprende las etapas de:
- generar (800, 810, 840-845, 1400, 1410, 1440-1445) una pluralidad de secuencias biortogonales de base, y entregar una secuencia biortogonal de base, seleccionada en función de primeros bits de información, entre la pluralidad de secuencias biortogonales de base;
- generar (820, 846-849, 1420, 1446-1449) una pluralidad de secuencias de máscara de base, y entregar una secuencia de máscara de base, seleccionada en función de segundos bits de información, entre la pluralidad de secuencias de máscara de base; y
- sumar (860, 1460) la secuencia biortogonal de base seleccionada, y la secuencia de máscara de base seleccionada.
10. El método de codificación de la
reivindicación 9, en el que la pluralidad de secuencias
biortogonales de base son códigos Walsh y códigos de complementos de
los códigos Walsh de longitud 32.
11. El método de codificación de la
reivindicación 9 o la 10, en el que las secuencias de máscara son
generadas a partir de una secuencia Gold, que se genera mediante
sumar una primera secuencia-m y una segunda
secuencia-m, formando un primer grupo de secuencias,
que tiene secuencias formadas mediante desplazar cíclicamente la
primera secuencia-m, y un segundo grupo de
frecuencias, que tiene secuencias formadas mediante desplazar
cíclicamente la segunda secuencia-m, aplicar una
función de transposición por columnas a las secuencias en el primer
grupo para convertir, las secuencias en el primer grupo, en
secuencias ortogonales, insertar una columna de "0" delante de
la secuencias en el segundo grupo, y aplicar una función de
trasposición por columnas inversa, a las secuencias en el segundo
grupo para convertir, las secuencias en el segundo grupo, en
secuencias de máscara.
12. El método de codificación de cualquiera
de las reivindicaciones 9 a 11, en el que la pluralidad de
secuencias biortogonales de base son un primer código Walsh W1, un
segundo código Walsh W2, un tercer código Walsh W4, un cuarto código
Walsh W8, un quinto código Walsh W16, y una secuencia de todo
"1" de longitud 32, donde los códigos de Walsh W1, W2, W4, W8 y
W16 son códigos Walsh de base, que son códigos a partir de los
cuales puede derivarse todos los demás códigos Walsh, mediante la
suma de estos códigos Walsh de base.
13. El método de codificación de cualquiera
de las reivindicaciones 9 a 12, en el que las señales sumadas son
eliminadas selectivamente en las posiciones #0 y #16.
14. El método de codificación de cualquiera
de las reivindicaciones 9 a 12, en el que la pluralidad de
secuencias biortogonales de base son secuencias de longitud 30, en
las que los símbolos #0 y #16 están excluidos de los códigos Walsh
de longitud 32.
15. El método de codificación de cualquiera
de las reivindicaciones 9 a 14, en el que las secuencias de máscara
de base son secuencias de longitud 30, en las que los símbolos #0 y
#16 están excluidos de la secuencias de máscara de base de longitud
32.
16. El método de codificación de cualquiera
de las reivindicaciones 9 a 15, en el que las secuencias de máscara
de base son:
- una primera secuencia de máscara M1 "00101000011000111111000001110111",
- una segunda secuencia de máscara M2 "00000001110011010110110111000111",
- una tercera
secuencia de máscara M4 "00001010111110010001101100101011",
\;
y
- una cuarta secuencia de máscara M8 "00011100001101110010111101010001".
17. El método de codificación de la
reivindicación 9, en el que los primeros bits de información son 6
bits, y los segundos bits de información son 4 bits, del TFCI.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR99-027932 | 1999-07-06 | ||
KR19990027932 | 1999-07-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2275154T3 true ES2275154T3 (es) | 2007-06-01 |
Family
ID=19600939
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES04016750T Expired - Lifetime ES2275154T3 (es) | 1999-07-06 | 2000-07-06 | Aparato y metodo para codificar/descodificar un indicador de combinacion de formato de transporte, en un sistema de comunicacion movil cdma. |
ES00944446.4T Active ES2228562T7 (es) | 1999-07-06 | 2000-07-06 | Aparato de codificación de un indicador de combinación de formato de transporte para un sistema de comunicación móvil CDMA. |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES00944446.4T Active ES2228562T7 (es) | 1999-07-06 | 2000-07-06 | Aparato de codificación de un indicador de combinación de formato de transporte para un sistema de comunicación móvil CDMA. |
Country Status (18)
Country | Link |
---|---|
US (2) | US6882636B1 (es) |
EP (5) | EP2242192B1 (es) |
JP (5) | JP3579027B2 (es) |
KR (1) | KR100342556B1 (es) |
CN (5) | CN1531235B (es) |
AT (3) | ATE524891T1 (es) |
AU (1) | AU765735B2 (es) |
BR (2) | BR0012179B1 (es) |
CA (1) | CA2378493C (es) |
DE (3) | DE60031462T2 (es) |
DK (2) | DK1475913T3 (es) |
ES (2) | ES2275154T3 (es) |
IL (2) | IL147346A0 (es) |
PL (1) | PL352897A1 (es) |
PT (2) | PT1475913E (es) |
RU (1) | RU2236752C2 (es) |
WO (1) | WO2001003366A1 (es) |
ZA (1) | ZA200200091B (es) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2378493C (en) * | 1999-07-06 | 2009-11-17 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding/decoding transport format combination indicator in cdma mobile communication system |
DE60043720D1 (de) | 1999-11-18 | 2010-03-11 | Lg Electronics Inc | Verfahren zum Kodieren und Übertragen eines Transportformatkombinationsindikators |
JP3426200B2 (ja) * | 2000-08-02 | 2003-07-14 | 松下電器産業株式会社 | 通信端末装置および無線通信方法 |
AU767790B2 (en) * | 2000-10-09 | 2003-11-27 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system |
WO2002056297A1 (en) * | 2001-01-11 | 2002-07-18 | Sasken Communication Technologies Limited | Adaptive-block-length audio coder |
WO2002065647A1 (en) * | 2001-02-13 | 2002-08-22 | Samsung Electronics Co., Ltd | Apparatus and method for generating codes in communication system |
JP3708078B2 (ja) | 2001-02-15 | 2005-10-19 | サムスン エレクトロニクス カンパニー リミテッド | 移動通信システムのチャネル符号化/復号化装置および方法 |
WO2002069514A1 (en) * | 2001-02-27 | 2002-09-06 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding tfci bits in an asynchronous cdma communication system |
KR100464364B1 (ko) * | 2001-03-20 | 2004-12-31 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 부호화 및 복호화장치 및 방법 |
US7293224B2 (en) | 2001-03-20 | 2007-11-06 | Samsung Electronics Co., Ltd. | Encoding/decoding apparatus and method in a CDMA mobile communication system |
GB0108381D0 (en) * | 2001-04-04 | 2001-05-23 | Koninl Philips Electronics Nv | Radio communication system |
KR100724847B1 (ko) * | 2001-05-09 | 2007-06-04 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 부호화 및 복호화장치 및 방법 |
CA2391841C (en) | 2001-06-28 | 2006-05-16 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting tfci bits for a hard split mode in a cdma mobile communication system |
FR2855686B1 (fr) * | 2001-07-09 | 2006-03-24 | Samsung Electronics Co Ltd | Procede et appareil pour effectuer une application de symboles codes vers une trame radio dans un systeme de communication mobile amrc |
FI118944B (fi) * | 2001-07-09 | 2008-05-15 | Samsung Electronics Co Ltd | Laite ja menetelmä TFCI-bittien symbolikuvausta varten kovassa jakomoodissa CDMA-matkaviestinjärjestelmässä |
KR100402786B1 (ko) | 2001-07-30 | 2003-10-22 | 한국전자통신연구원 | 무선 통신 단말기에서의 전송율 정보 매핑 장치 및 그 방법 |
GB2379839B (en) * | 2001-09-12 | 2004-07-21 | Ubinetics Ltd | Apparatus and methods for block encoding data |
DE10159637C1 (de) * | 2001-12-05 | 2003-08-07 | Siemens Ag | Verfahren zur Zuweisung von Übertragungskanälen in einer Mobilfunkzelle für einen Multicast-Dienst |
KR100878801B1 (ko) * | 2002-02-21 | 2009-01-14 | 엘지전자 주식회사 | 물리채널 전송 포맷 스크램블링 방법 |
EP1470656B1 (en) * | 2002-01-30 | 2008-08-27 | Lg Electronics Inc. | Method for scrambling packet data using variable slot length and apparatus thereof |
CN1181633C (zh) * | 2002-02-04 | 2004-12-22 | 华为技术有限公司 | 传输格式组合指示数据的译码方法及装置 |
JP3594086B2 (ja) * | 2002-02-08 | 2004-11-24 | ソニー株式会社 | 移動体通信における情報多重方法、伝送フォーマット組合せ識別子のデコード方法および装置、移動局装置、基地局装置および移動体通信システム |
US6973579B2 (en) | 2002-05-07 | 2005-12-06 | Interdigital Technology Corporation | Generation of user equipment identification specific scrambling code for the high speed shared control channel |
SG113440A1 (en) * | 2002-11-19 | 2005-08-29 | St Microelectronics Asia | Method and apparatus for a transport format combination indicator (tfci) decoder |
CN100433599C (zh) * | 2003-01-03 | 2008-11-12 | 华为技术有限公司 | 通信系统中的传输格式组合指示译码方法 |
JP4152205B2 (ja) * | 2003-01-29 | 2008-09-17 | 富士通株式会社 | ディジタルベースバンド変/復調装置 |
US20040170121A1 (en) * | 2003-02-28 | 2004-09-02 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting header information in an ultra wide band communication system |
JP4116925B2 (ja) * | 2003-05-13 | 2008-07-09 | 松下電器産業株式会社 | 無線基地局装置、制御局装置、通信端末装置、送信信号生成方法、受信方法及び無線通信システム |
JP2004349763A (ja) * | 2003-05-20 | 2004-12-09 | Nec Corp | Cdma受信装置 |
US7930331B2 (en) * | 2005-09-26 | 2011-04-19 | Temarylogic Llc | Encipherment of digital sequences by reversible transposition methods |
FR2859850B1 (fr) * | 2003-09-12 | 2006-04-28 | Thales Sa | Procede de codage lineaire pour transmissions erratiques |
CN100449975C (zh) * | 2003-09-28 | 2009-01-07 | 华为技术有限公司 | 一种传输格式组合选择平滑处理方法 |
US20050068921A1 (en) * | 2003-09-29 | 2005-03-31 | Jung-Tao Liu | Multiplexing of physical channels on the uplink |
US7639725B1 (en) * | 2004-03-26 | 2009-12-29 | Wilson Michael L | System and method for multi-phase composite PN code generation |
EP1817860B1 (en) * | 2004-11-25 | 2015-07-15 | Telefonaktiebolaget L M Ericsson (publ) | Tfci decoding apparatus and method |
CN1845482B (zh) * | 2005-04-07 | 2011-05-11 | 华为技术有限公司 | 宽带码分多址系统下行信道编码打孔压缩装置和实现方法 |
FI20055311A0 (fi) * | 2005-06-15 | 2005-06-15 | Nokia Corp | Datasekvenssin ilmaisu viestintäjärjestelmässä |
FI20055314A0 (fi) * | 2005-06-15 | 2005-06-15 | Nokia Corp | Lähetysparametrien ja hajotuskertoimien samanaikainen ilmaisu CDMA-viestintäjärjestelmässä |
US8780944B2 (en) * | 2005-08-26 | 2014-07-15 | Qualcomm Incorporated | Method and apparatus for reliable signaling in wireless communication |
DE102006032961A1 (de) * | 2006-07-17 | 2008-02-21 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und System zur Ermittlung der Abhängigkeit zwischen Geräteparametern eines Mobilfunkgeräts und Signalgrößen |
CA2665900C (en) * | 2006-10-02 | 2014-06-03 | Interdigital Technology Corporation | Method and apparatus for encoding channel quality indicator and precoding control information bits |
KR20080035424A (ko) * | 2006-10-19 | 2008-04-23 | 엘지전자 주식회사 | 데이터 전송 방법 |
US8014359B2 (en) | 2006-10-27 | 2011-09-06 | Interdigital Technology Corporation | Method and apparatus for assigning radio resources and controlling transmission parameters on a random access channel |
US8094747B2 (en) | 2007-07-12 | 2012-01-10 | Samsung Electronics Co., Ltd. | Transmit methods for CCFI/PCFICH in a wireless communication system |
WO2009082146A2 (en) | 2007-12-24 | 2009-07-02 | Lg Electronics Inc. | Channel coding method of variable length information using block code |
ES2686629T3 (es) | 2007-12-24 | 2018-10-18 | Lg Electronics Inc. | Codificación de canal usando un código (32,11) de bloque y un código (20,O) de bloque con longitud variable O |
KR100970645B1 (ko) * | 2007-12-24 | 2010-07-15 | 엘지전자 주식회사 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
CN101335598B (zh) * | 2008-07-29 | 2012-06-20 | 华为技术有限公司 | 软判决方法和装置及信道译码系统 |
EP2315360B1 (en) | 2009-05-25 | 2012-12-26 | Huawei Technologies Co., Ltd. | Method and device for encoding by linear block code, and method and device for generating linear block code |
EP2421187B1 (en) | 2010-08-20 | 2018-02-28 | LG Electronics Inc. | Method for transmitting control information in a wireless communication system and apparatus therefor |
US9201652B2 (en) * | 2011-05-03 | 2015-12-01 | Qualcomm Incorporated | Methods and apparatus for storage and translation of entropy encoded software embedded within a memory hierarchy |
US10120692B2 (en) | 2011-07-28 | 2018-11-06 | Qualcomm Incorporated | Methods and apparatus for storage and translation of an entropy encoded instruction sequence to executable form |
US20140293847A1 (en) * | 2013-04-01 | 2014-10-02 | Mediatek Inc. | Data processing methods performed by umts-fdd device with tfci early termination |
KR102328268B1 (ko) * | 2017-03-23 | 2021-11-18 | 삼성전자 주식회사 | 무선통신 시스템을 위한 짧은 블록 부호화 및 복호화 장치 및 방법 |
US11546075B2 (en) | 2017-09-06 | 2023-01-03 | Zte Corporation | Method and device for pilot sequence transmission |
WO2024010652A2 (en) * | 2022-07-08 | 2024-01-11 | Qualcomm Incorporated | Generation of coded pseudorandom sequences |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797752B2 (ja) * | 1985-09-13 | 1995-10-18 | 日本電信電話株式会社 | 符号化方法 |
US5568483A (en) * | 1990-06-25 | 1996-10-22 | Qualcomm Incorporated | Method and apparatus for the formatting of data for transmission |
KR100231311B1 (ko) | 1991-01-03 | 1999-11-15 | 제이코버스 코네ㅐㄹ리스 레이서 | 신속히 포획하는 다층 흡수코아를 갖는 흡수제품 |
US5353352A (en) | 1992-04-10 | 1994-10-04 | Ericsson Ge Mobile Communications Inc. | Multiple access coding for radio communications |
US5550809A (en) * | 1992-04-10 | 1996-08-27 | Ericsson Ge Mobile Communications, Inc. | Multiple access coding using bent sequences for mobile radio communications |
KR0171012B1 (ko) * | 1995-11-22 | 1999-03-30 | 양승택 | 다단변복조 송수신 시스템에서의 심벌오율 측정방법 |
CA2185847A1 (en) | 1996-09-18 | 1998-03-19 | Jean-Paul Chaib | Method and apparatus for encoding and decoding digital signals |
KR100244766B1 (ko) * | 1997-06-25 | 2000-02-15 | 전주범 | 개선된 모뎀용 부호화 및 복호화 시스템 |
KR100222408B1 (ko) * | 1997-08-02 | 1999-10-01 | 윤종용 | 디지털 이동통신시스템에서의 정보 전송량 증가를 위한송신기 및 방법 |
KR19990015261A (ko) * | 1997-08-04 | 1999-03-05 | 정선종 | 광대역 코드분할 다중접속 시스템 기지국 신호변조 장치 |
US5926488A (en) | 1997-08-14 | 1999-07-20 | Ericsson, Inc. | Method and apparatus for decoding second order reed-muller codes |
GB9726673D0 (en) * | 1997-12-17 | 1998-02-18 | Notetry Ltd | A vacuum cleaner |
IL136808A0 (en) | 1997-12-19 | 2001-06-14 | Supergold Comm Ltd | Concatenated codes for spread spectrum communication |
KR100326182B1 (ko) * | 1998-03-23 | 2002-07-02 | 윤종용 | 부호분할다중접속통신시스템의의사잡음시퀀스발생방법및장치 |
KR100281321B1 (ko) | 1998-03-26 | 2001-02-01 | 전주범 | 적응적인 산술 부호화 및 그 복호화 방법 |
KR19990076303A (ko) | 1998-03-31 | 1999-10-15 | 전주범 | 모뎀용 데이터 부호화 및 복호화 방법 |
FI981546A (fi) * | 1998-07-03 | 2000-01-04 | Nokia Networks Oy | Tiedonsiirtomenetelmä ja matkapuhelinjärjestelmä |
CN100385840C (zh) * | 1998-09-08 | 2008-04-30 | 三星电子株式会社 | 在码分多址通信系统中产生四元复数准正交码并用准正交码对发送信号进行扩频的装置和方法 |
KR100556461B1 (ko) * | 1998-11-09 | 2006-05-25 | 엘지전자 주식회사 | 이동통신시스템에서의 프레임 동기 획득방법 |
KR20000040479A (ko) * | 1998-12-18 | 2000-07-05 | 강상훈 | 가변직교확산코드를 이용한 데이터 전송 방법 |
US6515987B1 (en) * | 1999-01-29 | 2003-02-04 | Trw Inc. | Serial to parallel conversion of data to facilitate sharing a single buffer among multiple channels |
US7496132B2 (en) * | 1999-03-15 | 2009-02-24 | Kg Electronics Inc. | Pilot signals for synchronization and/or channel estimation |
CA2378493C (en) * | 1999-07-06 | 2009-11-17 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding/decoding transport format combination indicator in cdma mobile communication system |
US6208699B1 (en) * | 1999-09-01 | 2001-03-27 | Qualcomm Incorporated | Method and apparatus for detecting zero rate frames in a communications system |
US6665288B1 (en) * | 1999-11-08 | 2003-12-16 | Ericsson Inc. | Method and apparatus for reducing synchronization code interference in CDMA communications systems |
DE60043720D1 (de) * | 1999-11-18 | 2010-03-11 | Lg Electronics Inc | Verfahren zum Kodieren und Übertragen eines Transportformatkombinationsindikators |
KR100407942B1 (ko) * | 1999-11-19 | 2003-12-01 | 엘지전자 주식회사 | 이동통신 시스템에서 전송 포맷 조합 지시자를 전송하는 방법 |
KR100421164B1 (ko) * | 2000-06-12 | 2004-03-04 | 삼성전자주식회사 | 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법 |
-
2000
- 2000-07-06 CA CA002378493A patent/CA2378493C/en not_active Expired - Lifetime
- 2000-07-06 DE DE60031462T patent/DE60031462T2/de not_active Expired - Lifetime
- 2000-07-06 ES ES04016750T patent/ES2275154T3/es not_active Expired - Lifetime
- 2000-07-06 CN CN2004100333241A patent/CN1531235B/zh not_active Expired - Lifetime
- 2000-07-06 AT AT04016724T patent/ATE524891T1/de not_active IP Right Cessation
- 2000-07-06 EP EP10006880.8A patent/EP2242192B1/en not_active Expired - Lifetime
- 2000-07-06 DE DE60014897.1T patent/DE60014897T3/de not_active Expired - Lifetime
- 2000-07-06 CN CN2004100333222A patent/CN1531218B/zh not_active Expired - Lifetime
- 2000-07-06 AT AT00944446T patent/ATE279827T1/de active
- 2000-07-06 AT AT04016750T patent/ATE343269T1/de active
- 2000-07-06 CN CN2004100333256A patent/CN1531236B/zh not_active Expired - Lifetime
- 2000-07-06 AU AU58543/00A patent/AU765735B2/en not_active Expired
- 2000-07-06 ES ES00944446.4T patent/ES2228562T7/es active Active
- 2000-07-06 KR KR1020000039433A patent/KR100342556B1/ko not_active IP Right Cessation
- 2000-07-06 BR BRPI0012179-7A patent/BR0012179B1/pt not_active IP Right Cessation
- 2000-07-06 EP EP04016724A patent/EP1475911B1/en not_active Expired - Lifetime
- 2000-07-06 DK DK04016750T patent/DK1475913T3/da active
- 2000-07-06 PT PT04016750T patent/PT1475913E/pt unknown
- 2000-07-06 IL IL14734600A patent/IL147346A0/xx active IP Right Grant
- 2000-07-06 DK DK00944446.4T patent/DK1188269T6/da active
- 2000-07-06 RU RU2002100061/09A patent/RU2236752C2/ru active
- 2000-07-06 CN CN2004100333237A patent/CN1531234B/zh not_active Expired - Lifetime
- 2000-07-06 WO PCT/KR2000/000731 patent/WO2001003366A1/en active IP Right Grant
- 2000-07-06 BR BR122014013984-5B patent/BR122014013984B1/pt active IP Right Grant
- 2000-07-06 JP JP2001508108A patent/JP3579027B2/ja not_active Expired - Lifetime
- 2000-07-06 PT PT00944446T patent/PT1188269E/pt unknown
- 2000-07-06 DE DE20023280U patent/DE20023280U1/de not_active Expired - Lifetime
- 2000-07-06 CN CNB008107149A patent/CN100365970C/zh not_active Expired - Lifetime
- 2000-07-06 PL PL00352897A patent/PL352897A1/xx not_active Application Discontinuation
- 2000-07-06 US US09/611,069 patent/US6882636B1/en not_active Expired - Lifetime
- 2000-07-06 EP EP04016750A patent/EP1475913B1/en not_active Expired - Lifetime
- 2000-07-06 EP EP04016728.0A patent/EP1475912B1/en not_active Expired - Lifetime
- 2000-07-06 EP EP00944446.4A patent/EP1188269B3/en not_active Expired - Lifetime
-
2001
- 2001-12-26 IL IL147346A patent/IL147346A/en unknown
-
2002
- 2002-01-04 ZA ZA200200091A patent/ZA200200091B/xx unknown
-
2004
- 2004-06-01 JP JP2004163766A patent/JP4038494B2/ja not_active Expired - Lifetime
- 2004-06-01 JP JP2004163765A patent/JP4038493B2/ja not_active Expired - Lifetime
- 2004-06-01 JP JP2004163767A patent/JP3987508B2/ja not_active Expired - Lifetime
- 2004-06-01 JP JP2004163768A patent/JP3987509B2/ja not_active Expired - Lifetime
- 2004-12-07 US US11/006,388 patent/US7706348B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2275154T3 (es) | Aparato y metodo para codificar/descodificar un indicador de combinacion de formato de transporte, en un sistema de comunicacion movil cdma. | |
KR100421164B1 (ko) | 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법 | |
KR100421165B1 (ko) | 통신시스템에서 블록부호 발생 장치 및 방법 |