BR0012179B1

BR0012179B1 - Aparelho de codificação de indicador de combinação de formato de transporte (tfci) em um sistema de comunicação móvel

Info

Publication number: BR0012179B1
Application number: BRPI0012179-7A
Authority: BR
Inventors: Jae-Yoel Kim; Hee-Won Kang
Original assignee: Samsung Electronics Co Ltd
Priority date: 1999-07-06
Filing date: 2000-07-06
Publication date: 2014-12-23
Also published as: JP2003503951A; ES2228562T7; US7706348B2; CN1531236A; JP3987509B2; EP1475911A1; CN1531234A; ATE343269T1; EP2242192A3; DK1188269T6; CN1367967A; CN1531218B; EP1475913B1; ES2228562T3; EP2242192B1; JP2004260863A; ZA200200091B; IL147346A; DE60014897T3; EP1188269A4

Description

APARELHO DE CODIFICAÇÃO DE INDICADOR DE COMBINAÇÃO DE FORMATO DE TRANSPORTE (TFCI) EM UM SISTEMA DE COMUNICAÇÃO

MÓVEL

HISTÓRICO DA INVENÇÃO 1. Campo da invenção [001] A presente invenção relaciona-se genericamente a um aparelho e método transmissor de informação em um sistema IMT 2000 e em particular, a um aparelho e método para transmitir um indicador de combinação de formato de transporte (TFCI). 2. Descrição da tecnologia relacionada [002] Um sistema de comunicação móvel CDMA (doravante referido como um sistema IMT 2000) geralmente transmite quadros que fornecem um serviço de voz, um serviço de imagem, um serviço de caracteres em um canal fisico como um canal de dados físicos dedicados (DPDCH) a uma taxa de dados fixa ou variável. No caso em que os quadros de dados que incluem esse tipo de serviços são transmitidos em uma taxa de dados fixa, não há necessidade de informar um receptor da taxa de espalhamento de cada quadro de dados. Por outro lado, se os quadros de dados são transmitidos a uma taxa de dados variável, que implica que cada quadro de dados tem uma taxa de dados diferente, um transmissor deve informar ao receptor da taxa de espalhamento de cada quadro de dados determinado por sua taxa de dados. Uma taxa de dados é proporcional a uma taxa de transmissão de dados e a taxa de transmissão de dados é inversamente proporcional a uma taxa de espalhamento em um sistema IMT 2000 geral. [003] Para a transmissão de quadros de dados em uma taxa de dados variável, um campo TFCI de um DPCCH informa um receptor da taxa de dados do atual quadro de serviço. 0 campo TFCI inclui um TFCI que indica muita informação, incluindo a taxa de dados de um quadro de serviço. O TFCI é informação que ajuda um serviço de voz ou de dados a ser fornecido com confiabilidade. [004] As Figuras IA a 1D ilustram exemplos de aplicações de um TFCI. A Figura IA ilustra a aplicação do TFCI a um DPDCH de enlace ascendente e um canal de controle físico dedicado de enlace ascendente (DPCCH). A Figura 1B ilustra a aplicação do TFCI a um canal de acesso aleatório (RACH) . A Figura 1C ilustra a aplicação do TFCI a um DPDCH de enlace descendente e a um DPCCH de enlace descendente. A Figura 1D ilustra uma aplicação do TFCI a um canal físico de controle comum secundário (SCCPCH). [005] Com referência às Figuras IA a 1D, um quadro é compreendido de 16 sulcos e cada sulco tem um campo TFCI. Assim, um quadro inclui 16 campos TFCI. O campo TFCI inclui NTFCi bits e um TFCI geralmente tem 32 bits em um quadro. Para transmitir o TFCI de 32 bits em um quadro, 2 bits de TFCI podem ser designados a cada um dos 16 sulcos (Tsuico=0,625 ms) . [006] A Figura 2 é um diagrama de blocos de um transmissor de estação base em um sistema IMT 2000 geral. [007] Com referência à Figura 2, os multiplicadores 211, 231 e 232 multiplicam sinais de entrada por coeficientes de ganho Gi, G3 e G5. Os multiplicadores 221, 241 e 242 multiplicam palavras de código TFCI (símbolos de código TFCI) recebidos dos codificadores TFCI correspondentes pelos coeficientes de ganho G2, G4 e G6. Os coeficientes de ganho Gi a Gô podem ter valores diferentes de acordo com os tipos de serviço ou as situações de entrega. Os sinais de entrada incluem pilotos e sinais de controle de potência (TPCS) de um DPCCH e dados de DPDCH. Um multiplexador 212 insere símbolos de código TFCI de 32 bits (palavra de código TFCI) recebidos do multiplicador 221 dentro dos campos TFCI como é mostrado na Figura 1C. Um multiplexador 242 insere os símbolos de código TFCI de 32 bits recebidos do multiplicador 241 dentro dos campos TFCI. 0 multiplexador 252 insere os símbolos de código TFCI de 32 bits recebidos do multiplicador 242 dentro dos campos TFCI. A inserção dos símbolos de código TFCI dentro dos campos TFCI é mostrada nas Figuras IA a 1D. Os 32 símbolos de código são obtidos pela codificação dos bits TFCI (bits de informação) que definem a taxa de dados de um sinal de dados em um canal de dados correspondente. 0 primeiro, segundo e terceiro conversores série para paralelo (S/Ps) 213, 233 e 234 separam as saídas dos multiplexadores 212, 242 e 252 em canais I e canais Q. Os multiplicadores 214, 222 e 235 a 238 multiplicam as saídas dos S/Ps 213, 233 e 234 por códigos de canalização Cchi, CCh2, e Cch3. Os códigos de canalização são códigos ortogonais. Um primeiro somador 215 soma as saídas dos multiplicadores 214, 235 e 237 e gera um sinal de canal I e um segundo somador 223 soma as saídas dos multiplicadores 222, 236 e 238 e gera um sinal de canal Q. Um deslocador de fase 224 desloca a fase do sinal de canal Q recebido do segundo somador 223 por 90°. Um somador 216 soma as saídas do primeiro somador 215 e do deslocador de fase 224 e gera um sinal complexo I + jQ. Um multiplicador 217 mistura o sinal complexo com uma sequência PN complexa Cscramb designada à estação base. Um processador de sinal (S/P) 218 separa o sinal misturado em um canal I e um canal Q. Filtros passa-baixa (LPFs) 219 e 225 limitam as larguras de banda dos sinais do canal I e do canal Q recebidos do S/P 218 por filtragem passa-baixa. Os multiplicadores 220 e 226 multiplicam as saldas dos LPFs 219 e 225 pelas portadoras cos (2nfct) e 3€η(2πί0ί), respectivamente, assim transformando as saldas dos LPFs 219 e 225 em uma banda RF (freqüência de rádio). Um somador 227 soma os sinais RF do canal I e do canal Q. [008] A Figura 3 é um diagrama de blocos de um transmissor de estação móvel em um sistema geral IMT 2000. [009] Com referência a Figura 3, os multiplicadores 311, 321 e 323 multiplicam os sinais correspondentes por códigos canalizados Cchi, Cch2 e Cch3. Os sinais 1, 2, 3 são o primeiro, segundo e terceiro sinais DPDCH. Um sinal de entrada 4 inclui pilotos e TPCs de um DPCCH. Os bits de informação TFCI são codificados em 32 símbolos de código de bits TFCI por um codificador TFCI 309. Um multiplicador 310 insere 32 símbolos de código de bits TFCI no sinal 4 como mostrado na Figura IA. Um multiplicador 325 multiplica um sinal DPCCH que inclui símbolo de código TFCI recebido do multiplicador 310 por um código canalizado Cch4. Os códigos canalizados Cchi a Cch4 são códigos ortogonais. Os 32 símbolos de código TFCI são obtidos codificando os bits de informação TFCI que definem a taxa de dados dos sinais DPDCH. Os multiplicadores 312, 322, 324 e 326 multiplicam as saídas dos multiplicadores 311, 321, 323 e 325 por coeficientes de ganho Gi a G4, respectivamente. Os coeficientes de ganho Gi a G4 podem ter valores diferentes. Um primeiro somador 313 gera um sinal de canal I somando as saídas dos multiplicadores 312 e 322. Um segundo somador 327 gera um sinal de canal Q somando as saídas dos multiplicadores 324 e 326. Um deslocador de fase 328 desloca a fase do sinal de canal Q recebido do segundo somador 327 por 90°. Um somador 314 adiciona as saídas do primeiro somador 313 e do deslocador de fase 328 e gera um sinal complexo I+jQ. Um multiplicador 315 mistura o sinal complexo com uma sequência PN Cscramb designada para uma estação base. Um S/P 32 9 divide o sinal misturado em um canal I e um canal Q. Filtros passa-baixa LPFs 316 e 330 os sinais de canal I e canal Q recebidos do S/P 329 e geram sinais com largura de banda limitadas. Multiplicadores 317 e 331 multiplicam as saídas dos LPFs 316 e 330 pelas portadoras cos (2ufct) e sen(2nfct), respectivamente, assim transformando as saídas dos LPFs 316 e 330 para uma banda RF. Um somador 318 soma os sinais RF do canal I e do canal Q. [010] Os TFCIs são categorizados em um TFCI básico e um TFCI estendido. O TFCI básico representa 1 a 64 informações diferentes incluindo as taxas de dados dos canais de dados correspondentes utilizando 6 bits de informação TFCI, enquanto o TFCI estendido representa de 1 a 128, 1 a 256, 1 a 512 ou 1 a 1024 informações diferentes utilizando 7, 8, 9 ou 10 bits de informação TFCI. O TFCI estendido foi sugerido para satisfazer o requisito do sistema IMT 2000 para mais serviços diversos. Os bits TFCI são essenciais para o receptor receber quadros de dados recebidos de um transmissor. Essa é a razão porque a transmissão não confiável dos bits de informação TFCI devido a erros de transmissão levam a interpretação errada dos quadros no receptor. Portanto, o transmissor codifica os bits TFCI com um código de correção de erro antes da transmissão de modo que o receptor possa corrigir erros possivelmente gerados no TFCI. [011] A Figura 4A ilustra de forma conceituai uma estrutura de codificação dos bits TFCI básicos em um sistema IMT 2000 convencional e a Figura 4B é uma tabela de codificação exemplar aplicada a um codificador bi-ortogonal mostrado na Figura 4A. Como foi declarado acima, o TFCI básico tem 6 bits TFCI (doravante referidos como bits TFCI básicos) que indicam 1 a 64 informações diferentes. [012] Com referência às Figuras 4A e 4B, um codificador bi-ortogonal 402 recebe os bits TFCI básicos e emite 32 símbolos codificados (palavra de código TFCI ou símbolo de código TFCI). O TFCI básico é basicamente expresso em 6 bits. Portanto, no caso em que um bit TFCI básico de menos de 6 bits são aplicados ao codificador bi-ortogonal 402, Os são acrescentados na extremidade esquerda, isto é, MSB (Most Significant Bit - Bit Mais Significativo) dos bits TFCI básicos para aumentar o número dos bits TFCI básicos para 6. O codificador bi-ortogonal 402 tem uma tabela de codificação predeterminada como é mostrado na Figura 4B para saída 32 símbolos codificados para entrada dos 6 bits TFCI básicos. Como é mostrado na Figura 4B, a tabela de codificação relaciona 32 (32 símbolos) palavras de código ortogonais C32.1 a C32.32 e 32 palavras de código bi-ortogonais C32.1 a C32.32 que são os complementos das palavras de código C32.1 a C32.32· Se o LSB (Least Significant Bit -Bit Menos Significativo) do TFCI básico é 1, o codificador bi-ortogonal 402 seleciona entre as 32 palavras de código bi-ortogonal. Se o LSB for 0, o codificador bi-ortogonal 402 seleciona entre as 32 palavras de código ortogonais. Uma das palavras de código ortogonais ou palavras de código bi-ortogonais é então selecionada com base nos outros bits TFCI. [013] A palavra de código TFCI deve ter poderosa capacidade de correção de erro conforme foi declarado antes. A capacidade de correção de erro dos códigos lineares binários depende da distância minima (dmin) entre os códigos lineares binários. Uma distância minima para códigos lineares binários ótima é descrita em "An Updated Table of Minimum-Distance Bounds for Binary Linear Codes -Uma Tabela Atualizada de Limites de Distância-Mínima para Códigos Lineares Binários", A.E. Brouwer e Tom Verhoeff, IEEE Transactions on Information Theory, vol. 39, No. 2, março de 1993 (doravante referido como referência 1). [014] A referência 1 dá 16 como a distância minima para códigos lineares binários pelo qual 32 bits são emitidos para a entrada de 6 bits. As palavras de código TFCI emitidas do codificador bi-ortogonal 402 tem uma distância minima de 16, que implica que as palavras de código TFCI são códigos ótimos.

[015] A Figura 5A ilustra de forma conceituai uma estrutura de codificação de bits TFCI estendidos no sistema IMT 2000 convencional. A Figura 5B é um algoritmo exemplar da distribuição de bits TFCI em uma controladora mostrada na Figura 5A, e a Figura 5C ilustra uma tabela de codificação exemplar aplicada aos codificadores bi-ortogonais mostrados na Figura 5A. Um TFCI estendido também é definido pelo número de bits TFCI. Isto é, o TFCI estendido inclui 7, 8, 9 ou 10 bits TFCI (doravante referidos como bits TFCI estendidos) que representam 1 a 128, 1 a 256, 1 a 512 ou 1 a 1024 informações diferentes, como foi declarado antes. [016] Com referência às Figuras 5A, 5B e 5C, uma controladora 500 divide os bits TFCI em duas metades. Por exemplo, para a entrada de 10 bits TFCI estendidos, a controladora 500 emite a primeira metade do TFCI estendido como os primeiros bits TFCI (palavra 1) e a última metade como os segundos bits TFCI (palavra 2) . O TFCI estendido são basicamente expressos em 10 bits. Portanto, no caso em que bits TFCI estendidos de menos de 10 bits são iniciados, a controladora 500 acrescenta Os no MSB dos bits TFCI estendidos para representar o TFCI estendido em 10 bits. Então, a controladora 500 divide os 10 bits TFCI estendidos na palavra 1 e na palavra 2. A palavra 1 e a palavra 2 são alimentadas nos codificadores bi-ortogonais 502 e 504, respectivamente. Um método de separar os bits TFCI estendidos ai a aio na palavra 1 e na palavra 2 é ilustrado na Figura 5B. [017] A codificadora bi-ortogonal 502 gera uma primeira palavra de código TFCI com 16 símbolos ao codificar a palavra 1 recebida da controladora 500. O codificador bi-ortogonal 504 gera uma segunda palavra de código TFCI com 16 símbolos ao codificar a palavra 2 recebida da controladora 500. Os codificadores bi-ortogonais 502 e 504 possuem tabelas de codificação predeterminadas para emitir as palavras de código TFCI de 16 símbolos para as duas entradas de TFCI de 5 bits (palavra 1 e palavra 2) . Uma tabela de codificação exemplar é ilustrada na Figura 5C.

Como é mostrado na Figura 5C, a tabela de codificação relaciona 16 palavras de código ortogonais de 16 bits de comprimento C16.1 a C16.16 e palavras de código bi-ortogonais C16.1 a C16.16 que são os complementos das 16 palavras de código ortogonais. Se o LSB de 5 bits TFCI for 1, um codificador bi-ortogonal (502 ou 504) seleciona as 16 palavras de código bi-ortogonais. Se o LSB for 0, o codificador bi-ortogonal seleciona as 16 palavras de código ortogonais. Então, o codificador bi-ortogonal seleciona uma das palavras de código ortogonais ou bi-ortogonais com base nos outros bits TFCI e emite a palavra de código selecionada como a primeira ou a segunda palavra de código TFCI. [018] Um multiplexador 510 multiplexa a primeira e a segunda palavra de código TFCI para uma palavra de código TFCI final de 32 símbolos. [019] Quando do recebimento da palavra de código TFCI de 32 símbolos, um receptor decodifica a palavra de código TFCI separadamente em metades (palavra 1 e palavra 2) e obtém 10 bits TFCI ao combinar as duas metades decodificadas de TFCI de 5 bits. Nesta situação, um possível erro mesmo em um dos TFCI de 5 bits decodificado emitido durante a decodificação leva a um erro pelos 10 bits TFCI. [020] Uma palavra de código TFCI estendida também deve ter uma capacidade de correção de erro poderosa. Para efetuar, a palavra de código TFCI estendida deve ter a distância mínima como sugerido na referência 1. [021] Em consideração do número 10 de bits TFCI estendidos e o número 32 de símbolos de uma palavra de código TFCI, a referência 1 considera 12 como a distância mínima para um código ótimo. No entanto, a palavra de código TFCI emitida da estrutura mostrada na Figura 5A tem uma distância mínima de 8 pois um erro em pelo menos uma da palavras 1 e da palavra 2 durante a decodificação resulta em um erro em todos os 10 bits TFCI. Isto é, embora os bits TFCI estendidos são codificados separadamente em metades, uma distância mínima entre as palavras de código TFCI finais é igual a uma distância mínima de 8 entre as emissões de palavra de código dos codificadores bi-ortogonais 502 e 504. [022] Portanto, uma palavra de código TFCI transmitida da estrutura de codificação mostrada na Figura 5A não é ótima, que pode aumentar a probabilidade de erro de bits TFCI no mesmo ambiente de canal de rádio. Com o aumento na probabilidade de erro de bit TFCI, o receptor erra no julgamento da taxa de dados dos quadros de dados recebidos e decodifica os quadros de dados com uma taxa de erro aumentada, assim diminuindo a eficiência do sistema IMT 2000. [023] De acordo com a tecnologia convencional, estruturas de hardware separadas são necessárias para suportar o TFCI básico e o TFCI estendido. Como resultado, restrições são impostas na implementação de um sistema IMT 2000 em termos de custo e de tamanho do sistema.

SUMÁRIO DA INVENÇÃO [024] É, portanto, um objeto da presente invenção, fornecer um aparelho e método para codificar um TFCI estendido em um sistema IMT 2000. [025] Também é um objeto da presente invenção, fornecer um aparelho e método para codificar um TFCI básico e um TFCI estendido de forma compatível em um sistema IMT 2000. [026] É outro objeto da presente invenção fornecer um aparelho e método para decodificar um TFCI estendido em um sistema IMT 2000. [027] É ainda outro objeto da presente invenção fornecer um aparelho e método para decodificar um TFCI básico e um TFCI estendido de forma compatível em um sistema IMT 2000. [028] É ainda outro objeto da presente invenção fornecer um aparelho e método para gerar um código ótimo ao codificar um TFCI estendido em um sistema IMT 2000. [029] É um outro objeto da presente invenção fornecer um método de gerar sequências de máscara para utilização na codificação/decodificação de um TFCI estendido em um sistema IMT 2000. [030] Para alcançar os objetos acima, é fornecido um aparelho e método de codificação/decodificação de TFCI em um sistema de comunicação móvel CDMA. No aparelho de codificação TFCI, um gerador de um bit gera uma sequência com os mesmos símbolos. Um gerador de sequência ortogonal base gera uma pluralidade de sequências ortogonais bases. Um gerador de sequência de máscara base gera uma pluralidade de sequências de máscara base. Uma unidade de operação recebe bits TFCI que são divididos em uma primeira parte de informação que representa a conversão da sequência bi-ortogonal, uma segunda parte de informação que representa a conversão de sequência ortogonal e uma terceira parte de informação que representa a conversão da sequência de máscara e combina uma sequência ortogonal selecionada da sequência ortogonal base com base na segunda informação, uma sequência bi-ortogonal obtida pela combinação da sequência ortogonal selecionada com os mesmos símbolos selecionados com base na primeira parte de informação, e uma sequência de máscara selecionada com base na sequência de código bi-ortogonal e a terceira parte de informação, assim gerando uma sequência TFCI.

DESCRIÇÃO SUCINTA DOS DESENHOS [031] Os objetos acima e outros objetos, recursos e vantagens da presente invenção tornar-se-ão mais aparentes da seguinte descrição detalhada quando tomada em conjunto com os desenhos acompanhantes em que: As Figuras IA a 1D ilustram aplicações exemplares de um TFCI para canalizar quadros em um sistema IMT 2000 geral; A Figura 2 é um diagrama de blocos de um transmissor de estação base no sistema IMT 2000 geral; A Figura 3 é um diagrama de blocos de um transmissor de estação móvel no sistema IMT 2000 geral; A Figura 4A ilustra de forma conceituai uma estrutura de codificação TFCI básica em um sistema IMT 2000 convencional; A Figura 4B é um exemplo de uma tabela de codificação utilizada em um codificador bi-ortogonal mostrado na Figura 4A; A Figura 5A ilustra de forma conceituai uma estrutura de codificação TFCI estendida no sistema IMT 2000 convencional; A Figura 5B é um exemplo de um algoritmo de distribuição de bits TFCI em uma controladora mostrada na Figura 5A; A Figura 5C é um exemplo de uma tabela de codificação utilizada em codificadores bi-ortogonais mostrada na Figura 5 A; A Figura 6 ilustra de forma conceituai uma estrutura de codificação TFCI em um sistema IMT 2000 de acordo com a presente invenção; A Figura 7 é um fluxograma que ilustra uma versão de um procedimento gerador de sequência de máscara para a codificação TFCI no sistema IMT 2000 de acordo com a presente invenção; A Figura 8 é um diagrama de blocos de uma versão de um aparelho de codificação TFCI no sistema IMT 2000 de acordo com a presente invenção; A Figura 9 é um diagrama de blocos de uma versão de um aparelho de decodificação TFCI no sistema IMT 2000 de acordo com a presente invenção; A Figura 10 é um fluxograma que ilustra uma operação de controle de um comparador de correlação mostrado na Figura 9; A Figura 11 é um fluxograma que ilustra uma versão do procedimento de codificação TFCI no sistema IMT 2000, de acordo com a presente invenção; A Figura 12 é um fluxograma que ilustra outra versão do procedimento de codificação TFCI no sistema IMT 2000 de acordo com a presente invenção; A Figura 13 ilustra uma versão das estruturas de sequências ortogonais e sequências de máscara determinadas por um TFCI de acordo com a presente invenção; A Figura 14 é um diagrama de blocos de outra versão do aparelho de codificação TFCI no sistema IMT 2000 de acordo com a presente invenção; A Figura 15 é um diagrama de blocos de outra versão do aparelho de decodificação TFCI no sistema IMT 2000 de acordo com a presente invenção; A Figura 16 é um fluxograma que ilustra outra versão do procedimento de codificação TFCI no sistema IMT 2000 de acordo com a presente invenção; e A Figura 17 é um diagrama de blocos da terceira versão do aparelho de decodificação TFCI no sistema IMT 2000 de acordo com a presente invenção.

DESCRIÇÃO DETALHADA DAS VERSÕES PREFERIDAS [032] As versões preferidas da presente invenção serão descritas aqui em baixo com referência aos desenhos acompanhantes. Na descrição seguinte, funções ou construções bem conhecidas não são descritas em detalhe pois elas obscureceriam a invenção em detalhe desnecessário. [033] A presente invenção é dirigida a um conceito de codificação TFCI de emitir símbolos de código finais (uma palavra de código TFCI) ao somar símbolos do primeiro código (uma primeira palavra de código TFCI) resultante dos primeiros bits TFCI e um segundo símbolo de código (uma segunda palavra de código TFCI) resultante do segundo bits TFCI em um sistema IMT 2000. O conceito de codificação TFCI é mostrado na Figura 6. Aqui, uma sequência bi-ortogonal e uma sequência de máscara são dados como a primeira palavra de código TFCI e a segunda palavra de código TFCI, respectivamente. [034] Com referência à Figura 6, os bits TFCI são separados nos primeiros bits TFCI e nos segundos bits TFCI. Um gerador de sequência de máscara 602 gera uma sequência de máscara predeterminada ao codificar os segundos bits TFCI e um gerador de sequência bi-ortogonal 604 gera uma sequência bi-ortogonal predeterminada ao codificar os primeiros bits TFCI. Um somador 610 soma a sequência de máscara e a sequência bi-ortogonal e emite os símbolos de código finais (uma palavra de código TFCI). O gerador se sequência de máscara 602 pode ter uma tabela de codificação que relaciona as sequências de máscara para todos os possíveis segundos bits TFCI. O gerador de sequência bi-ortogonal 604 também pode ter uma tabela de codificação que relaciona as sequências bi-ortogonais para todos os possíveis primeiros bits TFCI. [035] Como é descrito acima, as sequências de máscara e um método de geração de sequência de máscara devem ser definidos para implementar a presente invenção. Códigos Walsh são dados como sequências ortogonais por meio de exemplo em versões da presente invenção. 1. Método de geração de sequência de máscara [036] A presente invenção diz respeito à codificação e à decodificação de bits TFCI e ao uso de um código Reed Muller estendido em um sistema IMT 2000. Para este fim, sequências predeterminadas são utilizadas e as sequências devem ter uma distância mínima que assegura excelente desempenho de correção de erro. [037] Um parâmetro significativo que determina o desempenho ou capacidade de um código de correção de erro linear é uma distância minima entre palavras de código do código de correção de erro. O peso Hamming de uma palavra de código é o número de seus símbolos diferentes de 0. Se uma palavra de código é dada como '0111', seu peso Hamming é 3. O menor peso Hamming de uma palavra de código exceto a palavra de código de todo '0' é denominado o peso mínimo e a distância mínima de cada código linear binário é igual ao peso mínimo. Um código de correção de erro linear tem um melhor desempenho de correção de erro pois sua distância mínima é aumentada. Para detalhes, ver "The Theory of Error-Correcting Codes - A teoria de códigos de correção de erros", F. J. Macwilliams e N.J.A. Sloane, North-Holland (doravante referido como referência 2). [038] Um código Reed Muller estendido pode ser derivado de um conjunto de sequências cada uma sendo a soma dos elementos de uma m-sequência e uma sequência predeterminada. Para utilizar o conjunto de sequência como um código de correção de erro linear, o conjunto de sequência deve ter uma grande distância mínima. Tais conjuntos de sequência incluem um conjunto de sequência Kasami, um conjunto de sequência Gold, e um conjunto de sequência Kerdock. Se o comprimento total de uma sequência em tal conjunto de sequência for L=22m, uma distância mínima =(22m-2m)/2. Para L=22m+1, a distância mínima =(22m+1-22m)/2. Isto é, se L=32, a distância mínima = 12. [039] Será feita uma descrição de um método de gerar um código de correção de erro linear com desempenho excelente, isto é, um código de correção de erro estendido (códigos Walsh e sequências de máscara). [040] De acordo com uma teoria de codificação, há uma função de transposição de coluna para fazer códigos Walsh de m-sequências em um grupo que foi formado pelo deslocamento ciclico de uma m-sequência originadora por um a 'n' vezes, em que o 'n' é um comprimento da m-sequência. Em outras palavras, cada uma das m-sequências é formada pelo deslocamento ciclico da m-sequência originadora por um número particular de vezes. A função de transposição de coluna é uma função de conversão que converte as sequências no grupo de m-sequências em códigos Walsh. Supomos que há uma sequência tal como uma sequência Gold ou uma sequência Kasami que é formada pela soma da m-sequência originadora com outra m-sequência originadora. Outro grupo de m-sequências é formado de modo similar pelo deslocamento ciclico da outra m-sequência originadora de um a 'n' vezes, em que 'n' é o comprimento da sequência predeterminada. Depois, uma função de transposição de coluna inversa é aplicada ao segundo grupo de m-sequências formado da outra m-sequência originadora. A aplicação da função de transposição de coluna inversa ao segundo grupo de m-sequências cria outro conjunto de sequências que deverá ser definido como sequências de máscaras. [041] Em uma versão da presente invenção, um método de geração de sequência de máscara é descrito em conexão com a geração de um código (2n, n+k) (código Reed Muller estendido) (aqui, k=l, ..., n+1) utilizando um conjunto de sequência Gold. O código (2n, n+k) representa a saida de uma palavra de código TFCI de 2n-símbolo para a entrada dos bits TFCI (n+k) (bits de informação de entrada) . É bem conhecido· que uma sequência Gold pode ser expressa como a soma de duas m-sequências diferentes. Para gerar o código (2n, n+k), portanto, sequências Gold de comprimento {2n-l) devem ser produzidas. Aqui, uma sequência Gold é a soma de duas m-sequências de mi(t) e mztt) que são geradas do polinômio gerador f 1 (x) e £2{x). Dados os polinômios geradores fl(x) e f2 (x), as m-sequências mi (t) e ms (t) sâo calculadas utilizando uma função Trace. [042] em que A é determinado pelo valor inicial de uma m-sequência, α é a raiz do polinômio, e n é a ordem do polinômio·. [043] A Figura 7 ê um fluxograma que ilustra um procedimento de geração de sequência de máscara para utilização na geração de um código {2n, n+k) de um conjunto de sequência Gold. [044] Com referência à Figura 7, as m-sequências mi (t) e ms(t) são geradas na Eq.l utiiizando os polinômios geradores f1(x) e f2(x), respectivamente na etapa 710. Na etapa 712, uma função de transposição de sequência σ(t) é calculada para fazer códigos Walsh de um conjunto de sequência com m-sequências formadas pelo deslocamento cíclico m2 (t) 0 a n-2 vezes em que toda a coluna formada por O's é inserida a frente das m-sequências feitas de m2 (t), como é mostrado abaixo; [045] Um conjunto de 31 sequências produzidas pelo deslocamento cíclico da m-sequência mi(t)G até 30 vezes são transpostas por coluna com a utilização de o"1(t) +2 derivado da função inversa de σ {t) na etapa 730. Então, são acrescentados Os ao início de cada uma das sequências transpostas por colunas resultantes para fazer o comprimento da sequência 2r‘. Assim, um conjunto di (t) de (2n -1) sequências de comprimento 2n{i=0, 2n-2, t=l, 2n) são geradas. [046] Uma pluralidade de dx(t) são funções de máscara que podem ser utilizadas como 31 máscaras. [047] di (t) é caracterizado no sentido de que duas máscaras diferentes entre as máscaras acima são somadas a uma das (2^-1) máscaras exceto pelas duas máscaras. Para generalizá-lo ainda mais, cada uma das máscaras {2^-1) pode ser expressa como· a soma de pelo menos duas das n máscaras em particular. As n máscaras são denominadas sequências de máscaras base. Quando o código (2n, n+k) está para ser gerado, o número total de palavras de código necessárias ê 2n+* para n+k bits de informação inseridos (bits TFCI). 0 número de 2n sequências ortogonais {sequências Walsh) e seus complementos, isto é, sequências bi-ortogonais, é 2T'x2-2n'1. 2k_í-l {= {2n+!V2nf 1)-1) máscaras que não sâo Os são necessárias para a geração do código (2n, n+k)- Aqui, as máscaras 2k_1-l podem ser expressas pela utilização de sequências de máscara base k-1, como foi declarado antes. [048] Agora, será dada uma descrição de um método para selecionar as sequências de máscara base k-1. A sequência mi (t) é deslocada ciclicamente 0 a 2n_1 vezes para gerar um conjunto de sequências na etapa 730 da Figura 7. Aqui, uma m-sequência obtida pelo deslocamento cíclico da m-sequência mi (t) i vezes é expressa como Tríal.a^) de acordo com a Eq. 1. Isto é, um conjunto de sequências são gerados pelo deslocamento cíclico da m-sequência mi (t) 0 a 30 vezes com relação a uma sequência inicial A={1, a, ..., a2n”2} . Aqui, k-1 elementos base linearmente independentes são encontrados dos elementos de Galois 1, a, ..., a2n_2 e as sequências de máscara que correspondem às sequências de saida de uma função de Trace com os elementos base k-1 como uma sequência inicial tornam-se as sequências de máscara base. Uma condição de independência linear é expressa como di, ..., ak-i: linearmente independente [049] Para descrever o método de geração da função de máscara generalizada acima em detalhe, como gerar um código (32, 10) utilizando um conjunto de sequências Gold será descrito com referência à Figura 7. É bem conhecido que uma sequência Gold é expressa como a soma de diferentes m-sequências predeterminadas. Portanto, uma sequência Gold de comprimento 31 deve ser gerada primeiro para gerar o código (32, 10) pretendido. A sequência Gold é a soma das duas m-sequências geradas respectivamente dos polinômios x5+x2+l e x3+xJ,+x2+x+l. Dado um gerador de polinômio correspondente cada uma das m-sequências nu {t) e m2 (t) ê calculada utilizando uma função Trace por [050] em que A é determinado pelo valor inicial da m-sequênciâ, or é a raiz do polinômio, e n é a ordem do polinômio, aqui 5. [051] A Figura ? ilustra o procedimento de geração da função de máscara para gerar o código (32, 10). [052] Com referência à Figura 7, as m-sequências mi (t) e m2(t) são geradas na Eq.l utilizando o polinômio gerador fl< x) e f2(x), respectivamente na etapa 710. Na etapa 712, a função de transposição de coluna σ (t) é calculada para fazer um código Walsh da m-sequência m:? (t) por [053] Então, um conjunto de 31 sequências produzidas pelo deslocamento cíclico da m-sequência mi(t) 0 a 30 vezes são transpostos por coluna com a utilização de o'1 (t) +2 derivado da função inversa de σ (t) na etapa 730. Então, 0s são acrescentados ao início de cada uma das sequências transportas por sequência para fazer o comprimento da sequência 31. Assim, 31 d,; (t) de comprimento 32 são gerados. Aqui, se i=0, 31, t=l, ..., 32. 0 conjunto de sequências gerado na etapa 730 pode ser expresso como [054] Uma pluralidade de d. (t) obtida da Eq. 7 pode ser utilizada como 31 sequências de máscara. [055] d, (t) é caracterizado pois duas máscaras diferentes entre as máscaras acima sào acrescentadas a uma das 31 máscaras exceto para as duas máscaras. Em outras palavras, cada uma das 31 máscaras pode ser expressa como a soma de 5 máscaras em particular. Essas, 5 máscaras sào sequências de máscara base. [056] Quando o código (32, 10) está para ser gerado, o número total de palavras de código necessárias é 2n=1024 para todos os 10 bits de informação de entrada possíveis (bits TFCI). O número de sequências bi-ortogonais de comprimento 32 é 32x2=64. 15 máscaras sâo necessárias para gerar o código (32, 10). As 15 máscaras podem ser expressas como combinações de 4 sequências de máscara base. [057] Agora, será dada uma descrição de um método de seleção das 4 sequências de máscara base. Uma m-sequência obtida pelo deslocamento cíclico da m-sequência m:(t) i vezes é expresso como Trtc^.cTq de acordo com a Eq.l. Isto é, um conjunto de sequências é gerado pelo deslocamento cíclico da m-sequência mi(t) 0 a 30 vezes com relação a uma sequência inicial A={ 1, α, ..., a2"*2}. Aqui, 4 elementos base linearmente independentes sâo encontrados dos elementos de Galois 1, a, ..., a2,w e sequências de máscara que correspondem às sequências de saída de uma função Trace com 4 elementos base como uma sequência inicial tornando-se sequências de máscara base. Uma condição de independência linear é expressa como α, β, γ, δ: linearmente independente [058] Na verdade, 1, a, a2, a3 no Galois GF(25) são sub-bases polinomiais que são bem conhecidas como quatro elementos linearmente independentes. Ao substituir a variável A na Eq.l com as bases polinomiais, quatro sequências de máscara base Ml, M2, M4 e M8 são alcançadas. 1. Ml=00101000011000111111000001110111 2. M2=00000001110011010110110111000111 3. M3=00001010111110010001101100101011 4. M4=00011100001101110010111101010001 [059] Será aqui abaixo dada uma descrição de um aparelho e método para codificar/decodificar um TFCI utilizando sequências de máscara base conforme obtidas na maneira acima em um sistema IMT 2000 de acordo com as versões da presente invenção. 2. Primeira versão do aparelho e método para codificação/decodificação [060] As Figuras 8 e 9 são diagramas de bloco de aparelhos de codificação e de decodificação TFCI em um sistema IMT 2000 de acordo com uma versão da presente invenção. [061] Com referência à Figura 8, 10 bits TFCI aO a a9 são aplicados aos multiplicadores correspondentes 840 a 849. Um gerador de um bit 800 gera continuamente um bit de código predeterminado. Isto é, como a presente invenção lida com sequências bi-ortogonais, os bits necessários são gerados para fazer uma sequência bi-ortogonal de uma sequência ortogonal. Por exemplo, o gerador de um bit 800 gera bits tendo ls para inverter uma sequência ortogonal (isto é, código Walsh) gerado de um gerador de código Walsh base 810 e assim gerar uma sequência bi-ortogonal. O gerador de código Walsh base 810 gera códigos Walsh base de um comprimento predeterminado. Os códigos Walsh base referem-se a códigos Walsh o qual todos os códigos Walsh pretendidos podem ser produzidos através de adição arbitrária. Por exemplo, quando os códigos Walsh de comprimento 32 são utilizados, os códigos Walsh base são o primeiro, segundo, quarto, oitavo e décimo sexto códigos Walsh Wl, W2, W4, W8 e W16, em que: W1:01010101010101010101010101010101 W2 :00110011001100110011001100110011 W4:00001111000011110000111100001111 W8 :00000000111111110000000011111111 Wl 6:00000000000000001111111111111111 [062] Um gerador de sequência de máscara base 820 gera uma sequência de máscara base de um comprimento predeterminado. Um método de geração de sequência de máscara base já foi descrito antes e seus detalhes não serão descritos. Se uma sequência de máscara de comprimento 32 é utilizada, sequências de máscara base são a primeira, segunda, quarta e oitava sequências de máscara Ml, M2, M4, M8, em que: Ml :00101000011000111111000001110111 M2 :00000001110011010110110111000111 M4 :00001010111110010001101100101011 Μ8 :00011100001101110010111101010001. [063] O multiplicador 840 multiplica os ls emitidos do gerador de um bit 800 pelo bit de informação de entrada aO em base de símbolo. [064] O multiplicador 841 multiplica o código Walsh base W1 recebido do gerador de código Walsh base 810 pelo bit de informação de entrada al. O multiplicador 842 multiplica o código Walsh base W2 recebido do gerador de código Walsh base 810 pelo bit de informação de entrada a2. O multiplicador 843 multiplica o código Walsh base W4 recebido do gerador de código Walsh base 810 pelo bit de informação de entrada a3. O multiplicador 844 multiplica o código Walsh base W8 recebido do gerador de código Walsh base 810 pelo bit de informação de entrada a4. O multiplicador 845 multiplica o código Walsh base W16 recebido do gerador de código Walsh base 810 pelo bit de informação de entrada a5. Os multiplicadores 841 a 845 multiplicam os códigos Walsh base recebidos Wl, W2, W4, W8, e W16 por seus bits de informação de entrada correspondentes símbolo a símbolo. [065] Entrementes, o multiplicador 846 multiplica a sequência de máscara base Ml pelo bit de informação de entrada a6. O multiplicador 847 multiplica a sequência de máscara base M2 pelo bit de informação de entrada a7. O multiplicador 848 multiplica a sequência de máscara base M4 pelo bit de informação de entrada a8. O multiplicador 849 multiplica a sequência de máscara base M8 pelo bit de informação de entrada a9. Os multiplicadores 846 a 849 multiplicam as sequências de máscara base Ml, M2, M4 e M8 por seus bits de informação de entrada correspondentes símbolo por símbolo. [066] Um somador 860 soma os bits de informação de entrada codificados recebidos dos multiplicadores 840 a 849 e emite símbolos de código final de comprimento de 32 bits (uma palavra de código TFCI). O comprimento dos símbolos de código final (palavra de código TFCI) é determinado pelos comprimentos dos códigos Walsh base gerados do gerador de código Walsh base 810 e as sequências de máscara base geradas do gerador de sequência de máscara base 820. [067] Por exemplo, se os bits de informação de entrada aO a a9 são "0111011000", o multiplicador 840 multiplica 0 como aO pelos ls recebidos do gerador de um bit 800 e gera 32 símbolos de código sendo todo 'Os'. O multiplicador 841 multiplica 1 como al pelo W1 recebido do gerador de código Walsh base 810 e gera os símbolos de código "01010101010101010101010101010101". O multiplicador 842 multiplica 1 como a2 pelo W2 recebido do gerador de código Walsh base 810 e gera os símbolos de código "00110011001100110011001100110011". O multiplicador 843 multiplica 1 como a3 pelo W4 recebido do gerador de código Walsh base 810 e gera os símbolos de código "00001111000011110000111100001111". O multiplicador 844 multiplica 0 como a4 pelo W8 recebido do gerador de código Walsh base 810 e gera 32 símbolos de código sendo todos "0s". O multiplicador 845 multiplica 1 como a5 pelo W16 recebido do gerador de código Walsh base 810 e gera "00000000000000001111111111111111". O multiplicador 846 multiplica 1 como a6 pelo Ml recebido do gerador de sequência de máscara base 820 e gera "00101000011000111111000001110111". O multiplicador 847 multiplica 0 como a7 pelo M2 recebido do gerador de sequência de máscara base 820 e gera 32 símbolos de código sendo todos Os. O multiplicador 848 multiplica 0 como a8 pelo M4 recebido do gerador de sequência de máscara base 820 e gera 32 símbolos de código sendo todos Os. O multiplicador 849 multiplica 0 como a9 pelo M8 recebido do gerador de sequência de máscara base 820 e gera 32 símbolos de código sendo todos Os. O somador 860 soma os símbolos de código recebidos dos multiplicadores 840 a 849 e emite os símbolos de código final "01000001000010100110011011100001". Os símbolos de código final podem ser alcançados somando-se os códigos Walsh base Wl, W2, W4 e W16 correspondente aos bits de informação ls na sequência de máscara base Ml símbolo a símbolo. Em outras palavras, os códigos Walsh base Wl, W2, W4 e W16 são somados até W23 e o código Walsh W23 e a sequência de máscara base Ml são somados para formar a palavra de código TFCI (símbolos de código final) (=W23+Ml) que é emitido do somador 860. [068] A Figura 11 é um fluxograma que ilustra uma versão de um procedimento de codificação TFCI em um sistema IMT 2000 de acordo com a presente invenção. [069] Com referência à Figura 11, 10 bits de informação de entrada (isto é, bits TFCI) são recebidos e as variáveis sum e j são fixadas a um valor inicial 0 na etapa 1100. A variável sum indica símbolos de código final, e j indica o número de contagem da saída de símbolos de código final após a adição do símbolo-base. Na etapa 1110, é determinado se j é 32 em vista do comprimento de 32 símbolos dos códigos Walsh e das sequências de máscara utilizados para codificar os bits de informação de entrada. A etapa 1110 é efetuada para verificar se os bits de informação de entrada são todos codificados com os códigos Walsh e as sequências de máscara símbolo a símbolo. [070] Se j não for 32 na etapa 1110, que implica que os bits de informação de entrada não são codificados completamente com relação a todos os símbolos dos códigos Walsh, as sequências de máscara, os símbolos jesimos wi(j), W2(j), W4(j), W8(j) e W16(j) dos códigos Walsh base Wl, W2, W4, W8 e W16, e os jesiItlos símbolos Ml(j), M2(j), M4(j) e M8(j) das sequências de máscara base Ml, M2, M4 e M8 são recebidas na etapa 1120. Então, os símbolos recebidos são multiplicados pelos bits de informação de entrada em base de símbolo e os símbolos produtos são somados na etapa 1130. A soma torna-se a variável sum. [071] A etapa 1130 pode ser expressa como sum = aO + al.Wl(j) + a2.W2(j) + a3.w4(j) + a4.W8(j) + a5.Wl6(j) + a6.Ml(j) + a7.M2(j) + A8.M4(j) + a9.M8(j) ....(Eq. 9). [072] Como é observado da Eq.9, os bits de informação de entrada são multiplicado pelos símbolos correspondentes dos códigos Walsh base e as sequências de máscara base, os produtos símbolos são somados, e a soma torna-se um símbolo de código pretendido. [073] Na etapa 1140, a soma que indica o jésimo símbolo de código alcançado, é emitida, j é aumentado por 1 na etapa 1150 e depois o procedimento retorna para a etapa 1110. Assim, se j é 32 na etapa 1110, o procedimento de codificação termina. [074] O aparelho de codificação da Figura 8 de acordo com a versão da presente invenção pode suportar TFCIs estendidos bem como os TFCIs básicos. Os codificadores para suportar um TFCI estendido incluem um codificador (32, 10), um codificador (32, 9) e um codificador (32, 7). [075] Para a entrada de 10 bits de informação de entrada, o codificador (32, 10) emite uma combinação de 32 códigos Walsh de comprimento 32, 32 códigos bi-ortogonais invertidos dos códigos Walsh, e 15 sequências de máscara. Os 32 códigos Walsh podem ser gerados de combinações de 5 códigos Walsh base. Os 32 códigos bi-ortogonais podem ser obtidos ao somar 1 aos 32 símbolos de cada código Walsh. Este resultado tem o mesmo efeito que a multiplicação de -1 pelos 32 códigos Walsh vistos como números reais. As 15 sequências de máscara podem ser alcançadas através de combinações de 5 sequências de máscara base. Portanto, um total de 1024 palavras de código podem ser produzidas do codificador (32, 10). [076] O codificador (32, 9) recebe 9 bits de informação de entrada e emite uma combinação de 32 códigos Walsh de comprimento 32, 32 códigos bi-ortogonais invertidos dos códigos Walsh, e 4 sequências de máscara. As 4 sequências de máscara são obtidas ao combinar duas das 4 sequências de máscara base. [077] O codificador (32, 7) recebe 7 bits de informação de entrada e emite uma combinação de 32 códigos Walsh de comprimento entre as 1024 palavras de código, 32 códigos bi-ortogonais invertidos dos Códigos Walsh e uma de 4 sequências de máscara base. [078] Os codificadores acima para fornecer TFCIs estendidos têm uma distância mínima de 12 e podem ser implementados pelo bloqueio da entrada e da saída de pelo menos uma das quatro sequências de máscara base geradas das sequências de máscara base 820. [079] Isto é, o codificador (32, 9) pode ser implementado pelo bloqueio da entrada e da saida de uma das quatro sequências de máscara base geradas do gerador de sequência de máscara base 820 mostrado na Figura 8. O codificador (32, 8) pode ser implementado pelo bloqueio da entrada e da saida de duas das sequências de máscara base geradas do gerador de sequência de máscara base 820. O codificador (32, 7) pode ser implementado pelo bloqueio da entrada e da saída de três das sequências de máscara base geradas do gerador de sequência de máscara base 820. Como foi descrito acima, o aparelho de codificação de acordo com a versão da presente invenção pode codificar com flexibilidade de acordo com o número de bits de informação de entrada, isto é, o número de bits TFCI a serem transmitidos e maximiza uma distância mínima que determinou o desempenho do aparelho de codificação. [080] As palavras de código no aparelho de codificação acima são sequências obtidas pela combinação de 32 códigos Walsh de comprimento 32, 32 códigos bi-ortogonais resultantes do acréscimo de ls aos códigos Walsh, e 15 sequências de máscara de comprimento 15. A estrutura das palavras de código é mostrada na Figura 13. [081] Para melhor compreensão do procedimento de codificação dos bits TFCI, as Tabelas la a lf relacionam os símbolos de código (palavras de código TFCI) versus 10 bits TFCI .

Tabela la [082] O aparelho de decodificação de acordo com a versão da presente invenção será descrito com relação à Figura 9. Um sinal de entrada r{t) é aplicado a 15 multiplicadores 902 a 906 e uma calculadora de correlação 920. O sinal de entrada r{t) foi codificado com um código Walsh predeterminado e uma sequência de máscara predeterminada em um transmissor. Um gerador de sequência de máscara 910 gera todas as 15 sequências de máscara possíveis Ml a M15. Os multiplicadores 902 a 906 multiplicam as sequências de máscara recebidas do gerador de sequência de máscara 910 pelo sinal de entrada r(t) . O multiplicador 902 multiplica o sinal de entrada r(t) pela sequência de máscara Ml recebida do gerador de sequência de máscara 910. O multiplicador 904 multiplica o sinal de entrada r(t) pela sequência de máscara M2 recebida do gerador de sequência de máscara 910. O multiplicador 906 multiplica o sinal de entrada r(t) pela sequência de máscara Ml 5 recebida do gerador de sequência de máscara 910. Se os bits TFCI codificados no transmissor com a sequência de máscara predeterminada, uma das saídas dos multiplicadores 902 a 906 é livre da sequência de máscara, que significa que a sequência de máscara não tem qualquer efeito nas correlações calculadas por uma das calculadoras de correlação. Por exemplo, se o transmissor utilizou a sequência de máscara M2 para codificar os bits TFCI, a saída do multiplicador 904 que multiplica a sequência de máscara M2 pelo sinal de entrada r(t) é livre da sequência de máscara. O sinal livre de sequência de máscara são bits TFCI codificados com o código Walsh predeterminado. As calculadoras de correlação 920 a 926 calculam as correlações do sinal de entrada r(t) e as saídas dos multiplicadores 902 a 906 em 64 códigos bi-ortogonais. Os 64 códigos bi-ortogonais foram definidos anteriormente. A calculadora de correlação 920 calcula os valores de correlação do sinal de entrada r(t) para os 64 códigos bi- ortogonais de comprimento 32, seleciona o valor de correlação máximo das 64 correlações, e emite o valor de correlação selecionado, um índice de código bi-ortogonal que corresponde ao valor de correlação selecionado, e seu índice singular "0000" a um comparador de correlação 940. [083] A calculadora de correlação 922 calcula os valores de correlação da saída do multiplicador 902 para os 64 códigos bi-ortogonais, seleciona o valor máximo das 64 correlações, e emite o valor de correlação selecionado, um índice de código bi-ortogonal que corresponde à correlação selecionada, e seu índice singular "0001" para o comparador de correlação 940. A calculadora de correlação 924 calcula os valores de correlação da saída do multiplicador 904 para os 64 códigos bi-ortogonais, seleciona o máximo dos 64 valores de correlação, e emite o valor de correlação selecionado, um índice de código bi-ortogonal que corresponde ao valor de correlação selecionado, e seu índice singular "0010" ao comparador de correlação 940. Outras calculadoras de correlação (não mostradas) calculam os valores de correlação das saídas dos multiplicadores correspondentes para os 64 códigos bi-ortogonais e operam similarmente às calculadoras de correlação descritas acima, respectivamente. [084] Finalmente, a calculadora de correlação 926 calcula os valores de correlação da saída do multiplicador 906 para os 64 códigos bi-ortogonais, seleciona o valor máximo das 64 correlações, e emite o valor de correlação selecionado, um índice de código bi-ortogonal que corresponde ao valor de correlação selecionado, e seu índice singular "1111" ao comparador de correlação 940. [085] Os índices singulares das calculadoras de correlação 920 a 926 são os mesmos que os índices das sequências de máscara multiplicados pelo sinal de entrada r{t) nos multiplicadores 902 a 906. A Tabela 2 relaciona os 15 Índices de máscara multiplicados nos multiplicadores e um índice de máscara designado para o caso de que nenhuma sequência de máscara é utilizada, por meio de exemplo Tabela 2 [086] Como é mostrado na Tabela 2, a calculadora de correlação 922, que recebe o sinal que é o produto do sinal de entrada r(t) e a sequência de máscara Ml, emite "0001" como seu índice. A calculadora de correlação 926, que recebe o sinal que é o produto do sinal de entrada r{t) e a sequência de máscara Ml5, emite "1111" como seu índice. A calculadora de correlação 920, que recebe apenas o sinal de entrada r (t), emite "0000" como seu índice. [087] Assim, os índices de código bi-ortogonal sâo expressos em código binário. Por exemplo, se a correlação para W4 que é o complemento do W4 é o valor de correlação maior, um índice de código bi-ortogonal correspondente (aO a a9) é "001001". [088] O comparador de correlação 940 compara os 16 valores de correlação máximos recebidos das calculadoras de correlação 920 a 926, seleciona o valor de correlação mais alto dos 16 valores de correlação máximos recebidos, e emite bits TFCI com base no índice de código bi-ortogonal e o índice de sequência de máscara (o índice singular) recebido da calculadora de correlação que corresponde ao valor de correlação mais alto. Os bits TFCI podem ser determinados ao combinar o índice de código bi-ortogonal e o índice de sequência de máscara. Por exemplo, se o índice de sequência de máscara é o de M4 (0100) e o índice de código bi-ortogonal é o de W4 (001001) , os bits TFCI (a9 a aO) são "o indice M4(0100) + o índice W4(001001)". Isto é, os bits TFCI (a9 a aO) são "0100001001". [089] Supondo que o transmissor transmitiu símbolos de código que correspondem aos bits TFCI (aO a a9) "1011000010", pode-se dizer que o transmissor codificou os bits TFCI com W6 e M4 de acordo com o procedimento de codificação descrito anteriormente. O receptor pode determinar que o sinal de entrada r(t) é codificado com a sequência de máscara M4 ao multiplicar o sinal de entrada r(t) por todas as sequências de máscara e que o sinal de entrada r(t) é codificado com W6 ao calcular as correlações do sinal de entrada r(t) a todos os códigos bi-ortogonais. Com base no exemplo acima, a quinta calculadora de correlação (não mostrada) emitirá o valor de correlação maior, o índice de W6 (101100) e seu índice singular (0010) . Depois, o receptor emite os bits TFCI decodificados (aO a a9) "ÍOIIOOOOIO" ao somar o índice de W6 "101100" e o índice M4 "0010". [090] Na versão do aparelho de decodificação, o sinal de entrada r(t) é processado em paralelo de acordo com o número de sequências de máscara. Pode ser ainda contemplado que o sinal de entrada r(t) é multiplicado sequencialmente pelas sequências de máscara e as correlações dos produtos são calculadas sequencialmente em outra versão do aparelho de decodificação. [091] A Figura 17 ilustra outra versão do aparelho de decodificação. [092] Com referência à Figura 17, uma memória 1720 armazena um sinal r(t) de 32 símbolos de entrada. Um gerador de sequência de máscara 1710 gera 16 sequências de máscara que foram utilizadas no transmissor e as emite sequencialmente. Um multiplicador 1730 multiplica uma das 16 sequências de máscara recebidas do gerador de sequência de máscara 1710 pelo sinal de entrada r(t) recebido da memória 1720. Uma calculadora de correlação 1740 calcula a saída do multiplicador 1730 para 64 códigos bi-ortogonais de comprimento 32 e emite o valor de correlação máximo e o índice de um código bi-ortogonal que corresponde ao maior valor de correlação a um comparador de correlação 1750. O comparador de correlação 1750 armazena o valor de correlação máximo e o índice de código bi-ortogonal recebido da calculadora de correlação 1740, e o índice da sequência de máscara recebido do gerador de sequência de máscara 1710. [093] Quando do término do processamento acima com a sequência de máscara, a memória 1720 emite o sinal de entrada armazenado r(t) para o multiplicador 1730. O multiplicador 1730 multiplica o sinal de entrada r(t) por uma das outras sequências de máscara. A calculadora de correlação 1740 calcula a correlação da saida do multiplicador 1730 aos 64 códigos bi-ortogonais de comprimento 32 e emite o valor de correlação máximo e o índice de um código bi-ortogonal que corresponde ao valor de correlação máximo. O comparador de correlação 1750 armazena o valor de correlação máximo, o índice de código bi-ortogonal que corresponde ao valor de correlação máximo, e o índice de sequência de máscara recebido do gerador de sequência de máscara 1710. [094] 0 procedimento acima é efetuado em todas as 16 sequências de máscara geradas do gerador de sequência de máscara 1710. Então, 16 valores de correlação máximos, os índices dos códigos bi-ortogonais que correspondem ao valor de correlação máximo são armazenados no comparador de correlação 1750. O comparador de correlação 1750 compara os 16 valores de correlação armazenados e seleciona aquele com a correlação mais alta e emite bits TFCI ao combinar os índices do código bi-ortogonal e o índice de sequência de máscara que corresponde ao valor de correlação máximo selecionado. Quando a decodificação dos bits TFCI é completada, o sinal de entrada r(t) é apagado da memória 1720 e o próximo sinal de entrada r(t+l) é armazenado. [095] Enquanto o comparador de correlação 1750 compara os 16 valores de correlação máximos em uma vez no aparelho de decodificação da Figura 17, a comparação do valor de correlação em tempo real pode ser contemplada. Isto é, o primeiro valor de correlação máximo de entrada é comparado com o próximo valor de correlação máximo de entrada e o maior dos dois valores de correlação e um indice de sequência de máscara e um indice de código bi-ortogonal que corresponde à correlação, são armazenados. Então, a terceira correlação máxima entrada é comparada com a correlação armazenada e a maior das duas correlações e um indice de sequência de máscara e um indice de código bi-ortogonal que corresponde à correlação selecionada, são armazenados. Esta comparação/operação ocorre 15 vezes que é o número de sequências de máscara geradas do gerador de sequência de máscara 1710. Quando do término de todas as operações, o comparador de correlação 1710 emite o indice bi-ortogonal finalmente armazenado (aO a a6) e o indice de sequência de máscara (a7 a a9) e emite os bits acrescentados como bits TFCI. [096] A Figura 10 é um fluxograma que ilustra a operação do comparador de correlação 940 mostrado na Figura 9. O comparador de correlação 940 armazena os 16 valores de correlação máximos, seleciona um valor de correlação mais alto dos 16 valores de correlação máximos e emite bits TFCI com base nos índices de um código bi-ortogonal e uma sequência de máscara que corresponde ao valor de correlação mais alto selecionado. Os 16 valores de correlação são comparados, e bits TFCI são emitidos com base nos índices de um código bi-ortogonal e uma sequência de máscara que corresponde ao valor de correlação mais alto. [097] Com referência à Figura 10, um índice de correlação máximo i é fixado em 1 e os índices de um valor de correlação máximo, um código bi-ortogonal, e uma sequência de máscara a ser verificada são fixados em Os na etapa 1000. Na etapa 1010, o comparador de correlação 940 recebe um primeiro valor de correlação máximo, um primeiro índice de código bi-ortogonal, e um primeiro índice de sequência de máscara da calculadora de correlação 920. O comparador de correlação 940 compara a primeira correlação máxima com um valor de correlação máximo anterior na etapa 1020. Se a primeira correlação máxima for maior do que a correlação máxima anterior, o procedimento vai para a etapa 1030. Se a primeira correlação máxima for igual ou menor do que a correlação máxima anterior, o procedimento vai para a etapa 1040. Na etapa 1030, o comparador de correlação 940 designa a primeira correlação máxima como a correlação máxima final e armazena os índices do primeiro código bi-ortogonal e os índices da sequência de máscara como código bi-ortogonal final e índices da sequência de máscara. Na etapa 1040, o comparador de correlação 940 compara o índice i com o número 16 das calculadoras de correlação para determinar se todas as 16 correlações máximas são completamente comparadas. Se i não for 16, o índice i é aumentado por 1 na etapa 1060 e o procedimento retorna para a etapa 1010. Então, o procedimento acima é repetido. [098] Na etapa 1050, o comparador de correlação 940 emite os índices do código bi-ortogonal e da sequência de máscara que correspondem à correlação máxima final como bits decodificados. O índice de código bi-ortogonal e o índice de sequência de máscara que correspondem aos bits decodificados são aqueles que correspondem à correlação máxima final entre os 16 valores de correlação máxima recebidos das 16 calculadoras de correlação. 3. Segunda versão do aparelho e método de codificação/ decodificação [099] O codificador TFCI (32, 10) que emite uma palavra de código TFCI de 32 símbolos em vista dos 16 sulcos foi descrito na primeira versão da presente invenção. Recentemente, a especificação padrão do IMT 2000 dita haver 15 sulcos em um quadro. Portanto, a segunda versão da presente invenção é dirigida a um codificador TFCI (30, 10) que emite uma palavra de código TFCI de 30 símbolos em vista dos 15 sulcos. Portanto, a segunda versão da presente invenção sugere um aparelho e método de codificação para emitir 30 símbolos de código ao perfurar dois símbolos dos 32 símbolos codificados (palavra de código) conforme geradas do codificador TFCI (32, 10). [0100] Os aparelhos de codificação de acordo com a primeira e a segunda versões da presente invenção são os mesmos na configuração, exceto que as sequências de saída do gerador de um bit, um gerador de código Walsh base, e um gerador de sequência de máscara base. O aparelho codificador emite símbolos codificados de comprimento 30 com o símbolo #0 (primeiro símbolo) e o símbolo #16 (décimo sétimo símbolo) são perfurados no aparelho de codificação da segunda versão. [0101] Com referência à Figura 8, 10 bits de informação de entrada aO a a9 são aplicados à entrada do 840 a 849. O gerador de um bit 800 emite símbolos ls (comprimento 32) para o multiplicador 840. O multiplicador 840 multiplica o bit de informação de entrada aO por cada um dos 32 símbolos recebidos do gerador de um bit 800. O gerador de código Walsh base 810 gera simultaneamente os códigos Walsh base Wl, W2, W4, W8 e W16 de comprimento 32. 0 multiplicador 841 multiplica o bit de informação de entrada al pelo código Walsh base Wl "01010101010101010101010101010101". O multiplicador 842 multiplica o bit de informação de entrada a2 pelo código Walsh base W2 "00110011001100110011001100110011". O multiplicador 843 multiplica o bit de informação de entrada a3 pelo código Walsh base W4 "00001111000011110000111100001111". O multiplicador 844 multiplica o bit de informação de entrada a4 pelo código Walsh base W8 "00000000111111110000000011111111". O multiplicador 845 multiplica o bit de informação de entrada a5 pelo código Walsh base W16 "00000000000000001111111111111111". [0102] O gerador de sequência de máscara base 820 gera simultaneamente as sequências de máscara base Ml, M2, M4 e M8 de comprimento 32. O multiplicador 846 multiplica o bit de informação de entrada a6 pela sequência de máscara base Ml "00101000011000111111000001110111". O multiplicador 847 multiplica o bit de informação de entrada a7 pela sequência de máscara base M2 "00000001110011010110110111000111". O multiplicador 848 multiplica o bit de informação de entrada a8 pela sequência de máscara base M4 "00001010111110010001101100101011". O multiplicador 849 multiplica o bit de informação de entrada a9 pela sequência de máscara base M8 "00011100001101110010111101010001". Os multiplicadores 840 a 849 funcionam como comutadores que controlam a saida ou a geração dos bits do gerador de um bit, cada um dos códigos Walsh base e cada uma das sequências de máscara base. [0103] O somador 860 soma as saídas dos multiplicadores 840 a 849 símbolo a símbolo e emite 32 símbolos codificados (isto é, uma palavra de código TFCI). Dos 32 símbolos codificados, dois símbolos serão perfurados em posições predeterminadas (isto é, o símbolo #0 (o primeiro símbolo) e o símbolo #16 (o décimo sétimo símbolo) da saída do somador 860 são perfurados). Os 30 símbolos restantes tornar-se-ão os 30 símbolos TFCI. Será fácil modificar a segunda versão da presente invenção. Por exemplo, o gerador de um bit 800, o gerador Walsh base 810, o gerador de sequência de máscara base 820 podem gerar 30 símbolos que exclui os símbolos #0 e #16. O somador 860 então soma a saída do gerador de um bit 800, o gerador Walsh base 810 e o gerador de sequência de máscara base 820 bit por bit e emite 30 símbolos codificados como símbolos TFCI. [0104] A Figura 12 é um método de codificação para a segunda versão da presente invenção. O fluxograma ilustra as etapas do aparelho de codificação de acordo com a segunda versão da presente invenção quando o número de sulcos é 15. [0105] Com referência à Figura 12, 10 bits de informação de entrada aO a a9 são recebidos e as variáveis sum e j são fixadas para um valor inicial de 0 na etapa 1200. Na etapa 1210, é determinado se j é 30. Se j não for 30 na etapa 1210, os jesimos símbolos Wl(j), W2(j), W4(j), W8(j) e W16(j) dos códigos Walsh base Wl, W2, W4, W8 e W16 (cada um tendo dois bits perfurados) e os jesimos símbolos Ml(j), M2(j), M4(j) e M8(j) das sequências de máscara base Ml, M2, M4 e M8 (cada um tendo dois bits perfurados) são recebidos na etapa 1220. Então, os símbolos recebidos são multiplicados pelos bits de informação de entrada em base de símbolo e os símbolos multiplicados são somados na etapa 1230. Na etapa 1240, sum que indica o jesimo símbolo de código alcançado é emitido, j é aumentado por 1 na etapa 1250 e depois o procedimento retorna para a etapa 1210. Assim, se j for 30 na etapa 1210, o procedimento de codificação termina. [0106] O codificador (30, 10) emite 1024 palavras de código equivalentes às palavras de código do codificador (32, 10) com os símbolos #0 e #16 perfurados. Portanto, o número total de informação que pode ser expresso é 1024. [0107] A saída de um codificador (30, 9) é combinações de 32 códigos Walsh de comprimento 30 obtida pelos símbolos perfurados #0 e #16 de cada um dos 32 códigos Walsh de comprimento 32, 32 códigos bi-ortogonais obtidos ao acrescentar 1 a cada símbolo dos códigos Walsh perfurados (ao multiplicar -1 a cada símbolo no caso de um número real), e 8 sequências de máscara obtidas pela combinação de quaisquer três das quatro sequências de máscara base perfuradas. [0108] A saída de um codificador (30, 8) é combinações de 32 códigos Walsh de comprimento 30 obtida pela perfuração dos símbolos #0 e #16 de cada um dos 32 códigos Walsh de comprimento 32, 32 códigos bi-ortogonais obtidos ao acrescentar 1 a cada símbolo dos códigos Walsh perfurados (ao multiplicar -1 a cada símbolo no caso de um número real), e 4 sequências de máscara obtidas pela combinação de quaisquer 2 das quatro sequências de máscara base perfuradas. [0109] A saída de um codificador (30, 7) é combinações de 32 códigos Walsh de comprimento 30 obtidas pela perfuração dos símbolos #0 e #16 de cada um dos 32 códigos Walsh de comprimento 32, 32 códigos bi-ortogonais obtidos ao acrescentar 1 a cada símbolo dos códigos Walsh perfurados (ao multiplicar -1 a cada símbolo no caso de um número real), e uma das quatro sequências de máscara base perfuradas. [0110] Todos os codificadores acima para fornecer um TFCI estendido têm uma distância mínima de 10. Os codificadores (30, 9), (30, 8) e (30, 7) podem ser implementados pelo bloqueio de entrada e de saída de pelo menos uma das quatro sequências de máscara base geradas do gerador de sequência de máscara base 820 na Figura 8. [0111] Os codificadores acima codificam flexivelmente os bits TFCI de acordo com o número dos bits TFCI e tem uma distância mínima maximizada que determina o desempenho da codificação. [0112] Um aparelho de decodificação de acordo com a segunda versão da presente invenção é o mesmo na configuração e na operação que o aparelho de decodificação da primeira versão, exceto para os comprimentos de sinal diferentes dos símbolos codificados. Isto é, após a codificação (32, 10) , dois símbolos dos 32 símbolos codificados são perfurados, ou os códigos Walsh base com dois símbolos perfurados e sequências de máscara base com dois símbolos perfurados são utilizados para gerar os 30 símbolos codificados. Portanto, exceto pelo sinal recebido r(t) que inclui um sinal de 30 símbolos codificados e a inserção de sinais falsos nas posições perfuradas, todas as operações de decodificação são iguais à descrição da primeira versão da presente invenção. [0113] Como a Figura 17, esta segunda versão de decodificação também pode ser implementada por um único multiplicador para multiplicar as máscaras com r(t) e um único calculador de correlação para calcular os valores de correlação dos códigos bi-ortogonais. 4. Terceira versão do aparelho e método de codificação/ decodificação [0114] A terceira versão da presente invenção fornece um aparelho de codificação para bloquear a saida do gerador de um bit no codificador (30, 7), (30, 8), (30, 9) ou (30, 10) (doravante expresso como codificador (30, 7-10)) da segunda versão e gerando uma sequência de máscara adicional a fim de ajustar a distância minima para 11. Os codificadores referem-se a um codificador que emite uma palavra de código TFCI de 30 símbolos para a entrada de 7, 8, 9 ou 10 bits TFCI. [0115] A Figura 14 é um diagrama de blocos de uma terceira versão do aparelho de codificação para codificar um TFCI no sistema IMT 2000. No desenho, um codificador (30, 7-10) é configurado para ter uma distância mínima de 11. [0116] O aparelho de codificação da terceira versão é similar em estrutura àquele da segunda versão exceto que um gerador de sequência de máscara 1480 para gerar uma sequência de máscara base Ml 6 e um comutador 1470 para comutar o gerador de sequência de máscara 1480 e um gerador de um bit 1400 para um multiplicador 1440 são ainda fornecidos ao aparelho de codificação de acordo com a terceira versão da presente invenção. [0117] As sequências de máscara base perfurada em dois bits Ml, M2, M4, M8 e Ml 6 conforme utilizadas na Figura 14, são: Ml=000001011111000010110100111110 M2=000110001100110001111010110111 M4=010111100111101010000001100111 M8=011011001000001111011100001111 Ml 6=100100011110011111000101010011 [0118] Com referência à Figura 14, quando um codificador (30, 6) é utilizado, o comutador 1470 comuta o gerador de um bit 1400 para o multiplicador 1440 e bloqueia todas as sequências de máscara base geradas de um gerador de sequência de máscara 1480. O multiplicador 1440 multiplica os símbolos do gerador de um bit 1400 com o bit de informação de entrada aO, símbolo a símbolo. [0119] Se um codificador (30, 7-10) for utilizado, o comutador 1470 comuta o gerador de sequência de máscara 1480 para o multiplicador 1440 e utiliza seletivamente quatro sequências de máscara base geradas de um gerador de sequência de máscara base 1420. Neste caso, 31 sequências de máscara Ml a M31 podem ser geradas ao combinar 5 sequências de máscara base. [0120] A estrutura e a operação da emissão de símbolos de código para os bits de informação de entrada aO a a9 utilizando os multiplicadores 1440 a 1449 são as mesmas que a primeira e a segunda versões. Portanto, sua descrição será omitida. [0121] Como foi declarado acima, o comutador 1470 comuta o gerador de sequência de máscara 1480 para o multiplicador 1440 para utilizar o codificador (30, 7-10), enquanto o comutador 1470 comuta o gerador de um bit 1400 para o multiplicador 1440 utilizar o codificador (30, 6). [0122] Para a entrada de 6 bits de informação, o codificador (30, 6) emite uma palavra de código de 30 símbolos ao combinar 32 códigos Walsh de comprimento 30 com 32 códigos bi-ortogonais obtidos pela inversão dos códigos Walsh pela utilização do gerador de um bit 1400. [0123] Para a entrada de 10 bits de informação, o codificador (30, 10) emite uma palavra de código de 30 símbolos ao combinar 32 códigos Walsh de comprimento 30 e 32 sequências de máscara geradas utilizando cinco sequências de máscara base. Aqui, as cinco sequências de máscara base são Ml, M2, M4, M8 e M16, conforme declarado acima e a sequência de máscara base Ml 6 é emitida do gerador de sequência de máscara 1480 que é acrescentado ao aparelho de codificação de acordo com a terceira versão da presente invenção. Assim, 1024 palavras de código podem ser alcançadas do codificador (30, 10) . O codificador (30, 9) emite uma palavra de código de 30 símbolos ao combinar 32 códigos Walsh e 16 sequências de máscara, para a entrada de 9 bits de informação. As 16 sequências de máscara são alcançadas pela combinação de quadro das cinco sequências de máscara base. O codificador (30, 8) emite uma palavra de código de 30 símbolos ao combinar 32 códigos Walsh e 8 sequências de máscara, para a entrada de 8 bits de informação. As 8 sequências de máscara são obtidas pela combinação de três das cinco sequências de máscara base. Para a entrada de 7 bits de informação, o codificador (30, 7) emite uma palavra de código de 30 símbolos ao combinar 32 códigos Walsh de comprimento 30 e 4 sequências de máscara. As 4 sequências de máscara são obtidas pela combinação de duas das cinco sequências de máscara base. [0124] Todos os codificadores (30, 7-10) acima têm uma distância minima de 11 para fornecer TFCIs estendidos. Os codificadores (32, 7-10) podem ser implementados ao controlar a utilização de pelo menos uma das cinco sequências de máscara base geradas do gerador de sequência de máscara base 142 0 e o gerador de sequência de máscara 1480 mostrados na Figura 14. [0125] A Figura 16 é um fluxograma que ilustra uma terceira versão do procedimento de codificação TFCI no sistema IMT 2000 de acordo com a presente invenção. [0126] Com referência à Figura 16, 10 bits de informação (bits TFCI) aO a a9 são recebidos e as variáveis sum e j são fixadas em valores iniciais Os na etapa 1600. A variável sum indica um símbolo de código final emitido após a adição do símbolo base e a variável j indica o número de contagem dos símbolos de código final emitidos após a adição do símbolo base. É determinado se j é 30 na etapa 1610 em vista do comprimento 30 dos códigos Walsh perfurados e das sequências de máscara utilizadas para a codificação. A finalidade de efetuar a etapa 1610 é julgar se os bits de informação de entrada são codificados com relação aos 30 símbolos de cada código Walsh e os 30 símbolos de cada sequência de máscara. [0127] Se j não for 30 na etapa 1610, que implica que a codificação não está terminada com relação a todos os símbolos dos códigos Walsh e das sequências de máscara, os j esimos sijtboios wl(j), W2(j), W4(j), W8(j) e Wl6(j) dos códigos Walsh base Wl, W2, W4, W8 e W16 e os jesimos símbolos Ml(j), M2(j), M4(j), M8(j) e M16(j) das sequências de máscara base Ml, M2, M4, M8 e M16 são recebidas na etapa 1620. Na etapa 1630, os bits de informação de entrada são multiplicados pelos símbolos recebidos símbolo a símbolo e os produtos dos símbolos são somados. [0128] A etapa 1630 pode ser expressa como: sum=a0.Ml 6(j)+al.Wl(j)+a2.W2(j)+a3.W4(j)+a4.W8(j)+a5.W16 (j)+a6.Ml(j)+A7.M2(j)+A8.M4(j)+a9.M8(j) .....(Eq. 10) [0129] Como é observado da Eq. 10, um símbolo de código pretendido é obtido pela multiplicação de cada bit de informação de entrada pelos símbolos de um código Walsh base correspondente ou uma sequência de máscara base e somar os produtos. [0130] Na etapa 1640, sum indica que o jesimo símbolo de código alcançado é emitido, j é aumentado por 1 na etapa 1650 e então o procedimento retorna para a etapa 1610. Assim, se j é 30 na etapa 1610, o procedimento de codificação termina. [0131] Agora será dada uma descrição da terceira versão do aparelho de decodificação com referência à Figura 15. Um sinal de entrada r(t) que inclui os 30 sinais de símbolos codificados transmitidos por um transmissor e dois símbolos falsos que foram inseridos nas posições que foram perfuradas pelo codificador é aplicado a 31 multiplicadores 1502 a 1506 e uma calculadora de correlação 1520. Um gerador de sequência de máscara 1500 gera todas as 31 possíveis sequências de máscara de comprimento 32 Ml a M31. Os multiplicadores 1502 a 1506 multiplicam as sequências de máscara recebidas do gerador de sequência de máscara 1500 pelo sinal de entrada r(t). Se um transmissor codificou bits TFCI com uma sequência de máscara predeterminada, uma das saídas dos multiplicadores 1502 a 1506 é livre da sequência de máscara, que significa que a sequência de máscara não tem qualquer efeito na calculadora de correlação seguinte. Por exemplo, se o transmissor utilizou a sequência de máscara M31 para codificar os bits TFCI, a saida do multiplicador 1506 que multiplica a sequência de máscara M31 pelo sinal de entrada r(t) é livre da sequência de máscara. No entanto, se o transmissor não utilizar uma sequência de máscara, o próprio sinal de entrada r(t) aplicado a uma calculadora de correlação 1520 é um sinal isento de sequência de máscara. Cada uma das calculadoras de correlação 1520 a 1526 calcula os valores de correlação das saidas dos multiplicadores 1502 a 1506 com 64 códigos bi-ortogonais de comprimento 32, determina o valor de correlação máximo entre os 64 conjuntos de correlação, e emite os valores de correlação máxima determinado, os índices de cada código bi-ortogonal correspondente aos valores de correlação máximo determinado, e cada índice de sequências de máscara para um comparador de correlação 1540, respectivamente. [0132] O comparador de correlação 1540 compara os 32 valores de correlação máximos recebidos das calculadoras de correlação 1520 a 1526 e determina o maior dos valores de correlação máximo como uma correlação máxima final. Então, o comparador de correlação 1540 emite os bits TFCI decodificados transmitidos pelo transmissor em base dos índices do código bi-ortogonal e da sequência de máscara que correspondem ao valor de correlação máximo final. Como na Figura 17, a terceira versão da presente invenção, também pode ser implementada por um único multiplicador para multiplicar as máscaras com r(t) e uma única calculadora de correlação para calcular valores de correlação de códigos bi-ortogonais. [0133] Como foi descrito acima, a presente invenção fornece um aparelho e método para codificar e decodificar um TFCI básico e um TFCI estendido variavelmente de modo que o hardware é simplificado. Outra vantagem é que o suporte tanto do TFCI básico como do TFCI estendido na correção de esquemas de codificação aumenta a estabilidade do serviço. Ademais, uma distância mínima, um fator que determinou o desempenho de um aparelho de codificação, é suficientemente grande para satisfazer o requisito de um sistema IMT 2000, assim assegurando um desempenho excelente. [0134] Embora a invenção tenha sido mostrada e descrita com referência a certas versões preferidas da mesma, será compreendido por aqueles habilitados na tecnologia que várias modificações na forma e nos detalhes podem nela ser feitos sem desviar do espírito e escopo da invenção conforme definida pelas reivindicações apensas.

Claims

1. Aparelho de codificação de Indicador de Combinação de Formato de Transporte (TFCI) em um sistema de comunicação móvel, caracterizado pelo fato de compreender: um gerador de sequência ortogonal (810) para gerar uma pluralidade de sequências bi-ortogonais base de acordo com uma primeira parte de bits de informação; um gerador de sequência de máscara (820) para gerar uma pluralidade de sequências de máscara base de acordo com uma segunda parte de bits de informação; e um somador (860) para somar a sequência bi-ortogonal base e as sequências de máscara base geradas a partir do gerador de sequência ortogonal e o gerador de sequência de máscara.

2. Aparelho de codificação de TFCI, de acordo com a reivindicação 1, caracterizado pelo fato de a pluralidade de sequências bi-ortogonais base serem um primeiro código Walsh Wl, um segundo código Walsh W2, um terceiro código Walsh W4, um quarto código Walsh W8, um quinto código Walsh W16 e uma sequência toda de "1", em que os códigos Walsh Wl, W2, W4, W8 e W16 são códigos Walsh base os quais são códigos a partir dos quais todos os outros códigos Walsh podem ser derivados através da adição destes códigos Walsh base.

3. Aparelho de codificação TFCI, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de o gerador de sequência de máscara ser adaptado para gerar uma primeira m-sequência e uma segunda m-sequência que podem ser somadas para formar um código Gold, ser ainda adaptado para formar um primeiro grupo de sequência com sequências formadas pelo deslocamento cíclico da primeira m-sequência e um segundo grupo de sequência com sequências formadas pelo deslocamento cíclico da segunda m-sequência, ser ainda adaptado para gerar e aplicar uma função de transposição de coluna para as sequências no primeiro grupo para converter as sequências no primeiro grupo em sequências ortogonais, ser ainda adaptado para inserir uma coluna de "0" na frente das sequências no segundo grupo, e ser ainda adaptado para gerar e aplicar uma função de transposição de coluna inversa às sequências no segundo grupo para converter as sequências no segundo grupo em sequências de máscara.

4. Aparelho de codificação de TFCI, de acordo com qualquer uma das reivindicações 1 a 3, caracterizado por compreender: uma pluralidade de primeiros multiplicadores (840 a 845) para multiplicar as sequências bi-ortogonal base pela primeira parte dos bits de informação; e uma pluralidade de segundos multiplicadores (846 a 849) para multiplicar as sequências de máscara base pela segunda parte dos bits de informação; em que o somador é adaptado para somar as saídas do primeiro e do segundo multiplicadores.

5. Aparelho de codificação de TFCI, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato do gerador de sequência ortogonal (810) ser adaptado para emitir sequências de comprimento 30 no qual os símbolos #0 e #16 são excluídos dos códigos Walsh de comprimento 32.

6. Aparelho de codificação de TFCI, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato do gerador de sequência de máscara (820) ser adaptado para emitir sequências de comprimento 30 no qual os símbolos #0 e #16 são excluídos das sequências de máscara base de comprimento 32.

7. Aparelho de codificação de TFCI, de acordo com a reivindicação 5 ou 6, caracterizado pelo fato de que: o código Walsh base Wl é "01010101010101010101010101010101"; o código Walsh base W2 é "00110011001100110011001100110011"; o código Walsh base W4 é "00001111000011110000111100001111"; o código Walsh base W8 é "00000000111111110000000011111111"; e o código Walsh base W16 é "00000000000000001111111111111111".

8. Aparelho de codificação de TFCI, de acordo com qualquer uma das reivindicações 5 a 7, caracterizado pelo fato de que as sequências de máscara base serem uma primeira sequência de máscara Ml "00101000011000111111000001110111", uma segunda sequência de máscara M2 "00000001110011010110110111000111", uma terceira sequência de máscara M4 "00001010111110010001101100101011", e uma quarta sequência de máscara M8 "00011100001101110010111101010001".

9. Aparelho de codificação de TFCI, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que o aparelho de codificação compreende meios adaptados para emitir uma sequência de comprimento 30 na qual os símbolos #0 e #16 são excluídos de uma sequência feita através da soma das sequências bi-ortogonais base e das sequências de máscara base.

10. Aparelho de codificação de TFCI, de acordo com a reivindicação 9, caracterizado pelo fato de que as sequências bi-ortogonais base são: "01010101010101010101010101010101", "00110011001100110011001100110011", "00001111000011110000111100001111", "00000000111111110000000011111111", "00000000000000001111111111111111", e em que as sequências de máscara base são: "00101000011000111111000001110111", "00000001110011010110110111000111", "00001010111110010001101100101011", "00011100001101110010111101010001".